JPH04305934A - 半導体装置，およびその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、半導体装置，および
その製造方法に関し、さらに詳しくは、バイポーラトラ
ンジスタを含んで形成される半導体装置，およびその製
造方法の改良に係るものである。

【０００２】

【従来の技術】従来例によるこの種のバイポーラトラン
ジスタを含んで形成される半導体装置（以下，第１の従
来装置と呼ぶ）の要部構成の概要を図１５に模式的に示
し、また、同上バイポーラトランジスタを含んで形成さ
れ、かつベース引き出し電極を備えた半導体装置（以下
，第２の従来装置と呼ぶ）の要部構成の概要を図１６に
模式的に示してある。

【０００３】まず最初に、図１５に示す第１の従来装置
の構成において、符号１は　Ｐ型のシリコン基板であり
、２は当該シリコン基板１の主面上に選択的に埋め込ま
れたＮ＋型の埋め込み層、３は当該埋め込み層２を含ん
でシリコン基板１上にエピタキシャル成長されたＮ−型
のエピタキシャル層、４ａ，４ｂ，４ｃは素子間分離用
の分離絶縁膜である。

【０００４】また、５は前記エピタキシャル層３内に選
択的に拡散形成されて、前記埋め込み層２に接続させた
Ｎ＋型の拡散層であり、６は同様にエピタキシャル層３
内に選択的に拡散形成されたＰ＋型の外部ベース領域、
８は同様にエピタキシャル層３内に選択的に拡散形成さ
れて、当該外部ベース領域６に接するＰ−型の真性ベー
ス領域である。

【０００５】さらに、１０ａ，１０ｂは前記真性ベース
領域８上で選択開口されて、これらの上部を絶縁被覆す
るそれぞれに絶縁膜であり、１４は当該各絶縁膜１０ａ
，１０ｂ間の開口部を含んで選択的に形成されたエミッ
タ電極、１５は当該エミッタ電極１４での開口部直下の
前記真性ベース領域８内に選択的に拡散形成されたエミ
ッタ領域である。

【０００６】続いて、図１６に示す第２の従来装置の構
成においても、符号１は　Ｐ型のシリコン基板であり、
２は当該シリコン基板１の主面上に選択的に埋め込まれ
たＮ＋型の埋め込み層、３は当該埋め込み層２を含んで
シリコン基板１上にエピタキシャル成長されたＮ−型の
エピタキシャル層、４ａ，４ｂ，４ｃは素子間分離用の
分離絶縁膜である。

【０００７】また、５は前記エピタキシャル層３に選択
的に拡散形成されて、前記埋め込み層２に接続させたＮ
＋型の拡散層を示し、６ａ，６ｂは同様にエピタキシャ
ル層３内に間隔を隔てゝ選択的に拡散形成されたＰ＋型
の外部ベース領域、８は同様にエピタキシャル層３内で
の当該各外部ベース領域６ａ，６ｂ間に選択的に拡散形
成されたＰ−型の真性ベース領域、９ａ，９ｂは当該各
外部ベース領域６ａ，６ｂ上に各別に接するように開口
部を介して形成され、それぞれにベース引き出し電極と
なる成形されたＰ＋型のポリシリコン膜であり、１０ａ
，１０ｂは当該各Ｐ＋型のポリシリコン膜９ａ，９ｂの
上部を絶縁被覆するそれぞれに絶縁膜である。

【０００８】さらに、１３ａ，１３ｂ，１３ｃ，１３ｄ
は前記成形された各Ｐ＋型のポリシリコン膜９ａ，９ｂ
と、その上の各絶縁膜１０ａ，１０ｂとの各端面，こゝ
では、その開口部該当の各内側壁面を含む端面に選択形
成されたそれぞれに側壁成形部を示し、１４は当該開口
部での各側壁成形部１３ａ，１３ｂ間を含んで選択的に
形成された　Ｎ型の不純物を高濃度に含むエミッタ電極
であり、１５は当該各側壁成形部１３ａ，１３ｂ間での
前記真性ベース領域８内にあって、当該エミッタ電極１
４から選択的に拡散形成されたＮ＋型のエミッタ領域で
ある。

【０００９】しかして、前記各構成による第１，および
第２の従来装置でのバイポーラトランジスタにおいては
、そのエミッタ抵抗の低減化，および電流増幅率ｈＦＥ
　の向上のために、エミッタ領域１５が極めて高濃度に
されており、かつ当該高濃度にされたエミッタ領域１５
が、比較的低濃度の真性ベース領域８に対して直接，接
することで、その濃度勾配の急峻なＰＮ接合を形成して
いる。

【００１０】また、この種のバイポーラトランジスタの
場合，一般に、その重要な電気的特性であるところの，
電流増幅率ｈＦＥ　は、次の　（１）式によって表わさ
れる。

【００１１】

【数１】

【００１２】こゝで、　　ＮＥ；エミッタ濃度ＮＢ；ベ
ース濃度 ＷＢ；ベース幅　　　　　　　　である。

【００１３】すなわち、当該　（１）式から明らかなよ
うに、前記電流増幅率ｈＦＥ　を向上させるのには、エ
ミッタ濃度ＮＥを高くし、かつベース濃度ＮＢを低くす
る必要のあることが判る。

【００１４】

【発明が解決しようとする課題】しかしながら、以上の
ように構成される第１の従来装置，および第２の従来装
置においては、先にも述べたように、バイポーラトラン
ジスタのエミッタ・ベース間でのＰＮ接合の濃度勾配が
急峻に形成されているので、当該エミッタ・ベース間が
逆バイアスされた場合，空乏層電界で加速されたキャリ
アによって、界面準位が多数発生し易くなり、順バイア
ス動作時にベース中の多数キャリアが、再結合を起こし
てリーク（漏れ）電流になるという不利がある。

【００１５】そして、このような現象は、特に、同一の
基板上にバイポーラトランジスタとＭＯＳトランジスタ
とを混載して形成するバイポーラ・ＭＯＳ混載半導体装
置にあって、例えば、図１７に示されているようなイン
バータゲートでのプルアップ側のバイポーラトランジス
タＱ１　などで問題になっている。

【００１６】この発明は、従来のこのような問題点を改
善するためになされたもので、その目的とするところは
、エミッタ・ベース接合での劣化を少なくした，この種
の半導体装置，およびその製造方法，こゝでは、バイポ
ーラトランジスタを含んで形成される半導体装置，およ
びその製造方法と、バイポーラトランジスタを含んで形
成され、かつベース引き出し電極を備えた半導体装置，
およびその製造方法とを提供することである。

【００１７】

【課題を解決するための手段】前記目的を達成するため
に、この発明に係る半導体装置，およびその製造方法は
、ベース領域内における高濃度のエミッタ領域に接して
低濃度の拡散層を介在させるようにしたものである。

【００１８】すなわち，この発明の第１の発明は、バイ
ポーラトランジスタを含んで形成される半導体装置であ
って、基板主面の所定領域上に選択的に形成された第１
導電型のベース領域と、当該ベース領域を覆って形成さ
れた絶縁膜と、前記ベース領域の所定領域部分に達して
当該絶縁膜の所定領域に開口された溝部と、当該溝部を
開口形成する前記絶縁膜の各内側壁面に選択的に形成さ
れた第２導電型の不純物を含む側壁成形部と、当該各側
壁成形部に対して自己整合的に形成された第２導電型の
不純物を高濃度に含むエミッタ電極と、当該エミッタ電
極，および前記各側壁成形部から、前記ベース領域内に
対して選択的に拡散形成された高濃度第２導電型のエミ
ッタ領域，および当該エミッタ領域に接して選択的に拡
散形成された低濃度第２導電型の拡散層とを、少なくと
も備えて構成したことを特徴とする半導体装置である。

【００１９】この発明の第１の発明方法は、バイポーラ
トランジスタを含んで形成される半導体装置の製造方法
であって、基板主面の所定領域上に第１導電型のベース
領域を選択的に形成する工程と、当該ベース領域を覆っ
て絶縁膜を形成する工程と、前記ベース領域の所定領域
部分に達するまで、当該絶縁膜の所定領域に溝部を開口
させる工程と、当該溝部を開口形成する前記絶縁膜の各
内側壁面に側壁成形部を形成させる工程，および当該各
側壁成形部に対して第２導電型の不純物をドーピングす
る工程と、当該各側壁成形部に対してエミッタ電極を自
己整合的に形成させる工程，および当該エミッタ電極に
対して第２導電型の不純物を高濃度にドーピングする工
程と、前記ベース領域内に対し、前記エミッタ電極，お
よび各側壁成形部からの熱処理などによる拡散によって
、高濃度第２導電型のエミッタ領域，および当該エミッ
タ領域に接して低濃度第２導電型の拡散層をそれぞれ選
択的に形成させる工程とを、少なくとも含むことを特徴
とする半導体装置の製造方法である。

【００２０】また、この発明の第２の発明は、バイポー
ラトランジスタを含んで形成され、かつベース引き出し
電極を備えた半導体装置であって、基板主面の所定領域
上に選択的に形成された第１導電型のベース領域，およ
び当該ベース領域に接して選択的に形成された高濃度第
１導電型の各外部ベース領域と、当該各外部ベース領域
上に積層形成されたベース引き出し電極と、当該各ベー
ス引き出し電極上に積層形成された絶縁膜と、前記ベー
ス領域の所定領域部分に達して、これらの各絶縁膜，お
よび各ベース引き出し電極間に開口された溝部と、当該
溝部を開口形成する前記各絶縁膜，および各ベース引き
出し電極での各内側壁面に形成された第２導電型の不純
物を含む側壁成形部と、当該各側壁成形部に対して自己
整合的に形成された第２導電型の不純物を高濃度に含む
エミッタ電極と、当該エミッタ電極，および前記各側壁
成形部から、前記ベース領域内に対して選択的に拡散形
成された高濃度第２導電型のエミッタ領域，および当該
エミッタ領域に接して選択的に拡散形成された低濃度第
２導電型の拡散層とを、少なくとも備えて構成したこと
を特徴とする半導体装置である。

【００２１】この発明の第２の発明方法は、バイポーラ
トランジスタを含んで形成され、かつベース引き出し電
極を備えた半導体装置の製造方法であって、基板主面の
所定領域上に、第１導電型のベース領域，および当該ベ
ース領域に接する高濃度第１導電型の各外部ベース領域
をそれぞれ選択的に形成する工程と、当該各外部ベース
領域上にベース引き出し電極を積層形成する工程と、当
該各ベース引き出し電極上に絶縁膜を積層形成する工程
と、前記ベース領域の所定領域部分に達するまで、これ
らの各絶縁膜，および各ベース引き出し電極間に溝部を
開口させる工程と、当該溝部を開口形成する前記各絶縁
膜，および各ベース引き出し電極での各内側壁面に側壁
成形部を形成させる工程，および当該各側壁成形部に対
して第２導電型の不純物をドーピングする工程と、当該
各側壁成形部に対してエミッタ電極を自己整合的に形成
させる工程，および当該エミッタ電極に対して第２導電
型の不純物を高濃度にドーピングする工程と、前記ベー
ス領域内に対し、前記エミッタ電極，および各側壁成形
部からの熱処理などによる拡散によって、高濃度第２導
電型のエミッタ領域，および当該エミッタ領域に接して
低濃度第２導電型の拡散層をそれぞれ選択的に形成させ
る工程とを、少なくとも含むことを特徴とする半導体装
置の製造方法である。

【００２２】

【作用】従って、この発明の各半導体装置，およびその
製造方法においては、基板主面上での第１導電型のベー
ス領域を絶縁膜によって覆い、かつ当該絶縁膜には、ベ
ース領域の所定領域部分に達する開口部を形成して溝部
とすると共に、当該溝部を開口形成する絶縁膜の各内側
壁面にあって、それぞれに第２導電型の不純物を含む側
壁成形部を設け、また、各側壁成形部に対して、第２導
電型の不純物を高濃度に含むエミッタ電極を自己整合的
に形成させ、さらに、当該第２導電型の不純物を高濃度
に含むエミッタ電極と、同様に第２導電型の不純物を含
む各側壁成形部から、前記第１導電型のベース領域内に
対し、高濃度第２導電型のエミッタ領域，および当該エ
ミッタ領域に接する低濃度第２導電型の拡散層をそれぞ
れ選択的に拡散形成させるようにしたから、第１導電型
のベース領域内に形成される高濃度第２導電型のエミッ
タ領域に接して低濃度第２導電型の拡散層が介在される
ことになり、エミッタ・ベース各領域間に逆バイアスを
印加した時に生ずる空乏層電界が緩和され、界面準位の
発生が抑制される。

【００２３】

【実施例】以下，この発明に係る半導体装置，およびそ
の製造方法の実施例につき、図１ないし図１４を参照し
て詳細に説明する。

【００２４】図１はこの発明の第１の発明の一実施例を
適用した半導体装置，こゝでは、バイポーラトランジス
タを含んで形成される半導体装置（以下，第１の半導体
装置と呼ぶ）の要部構成の概要を模式的に示す断面図で
あり、また、図２ないし図７は同上第１の半導体装置の
主要な製造工程を順次模式的に示すそれぞれに断面図で
ある。

【００２５】最初に、図１の実施例による第１の半導体
装置の構成について述べる。

【００２６】すなわち，図１に示す第１の半導体装置の
実施例構成においても、符号１は　Ｐ型のシリコン基板
であり、２は当該シリコン基板１の主面上に選択的に埋
め込まれたＮ＋型の埋め込み層、３は当該埋め込み層２
を含んでシリコン基板１上にエピタキシャル成長された
Ｎ−型のエピタキシャル層、４ａ，４ｂ，４ｃは素子間
分離用の分離絶縁膜である。

【００２７】また、５は前記エピタキシャル層３内に選
択的に拡散形成されて、前記埋め込み層２に接続させた
Ｎ＋型の拡散層を示し、６は同様にエピタキシャル層３
内に選択的に拡散形成されたＰ＋型の外部ベース領域、
８は同様にエピタキシャル層３内に選択的に拡散形成さ
れて、当該外部ベース領域６に接するＰ−型の真性ベー
ス領域であり、１０ａ，１０ｂは当該真性ベース領域８
上で選択開口されて、これらの上部を絶縁被覆するそれ
ぞれに絶縁膜である。

【００２８】さらに、１３ａ，１３ｂは前記各絶縁膜１
０ａ，１０ｂの開口部での各内側壁面に選択形成された
それぞれに　Ｎ型の不純物を含むＰＳＧからなる側壁成
形部を示し、１４は当該各側壁成形部１３ａ，１３ｂ間
を含んで選択的に形成された　Ｎ型の不純物を高濃度に
含むエミッタ電極であり、１５は同各側壁成形部１３ａ
，１３ｂ間での前記真性ベース領域８内にあって、当該
エミッタ電極１４から選択的に拡散形成されたＮ＋型の
エミッタ領域、１６ａ，１６ｂは同各側壁成形部１３ａ
，１３ｂでの直下の前記真性ベース領域８内にあって、
当該各側壁成形部１３ａ，１３ｂから選択的に拡散形成
され、当該エミッタ領域１５に接したＮ−型の拡散層で
ある。

【００２９】続いて、前記図１の実施例に対応した図２
ないし図７に示す第１の半導体装置の製造工程について
述べる。

【００３０】前記図１の実施例構成による第１の半導体
装置の製造についても、第１の工程（図２）においては
、　Ｐ型シリコン基板１の主面上にあって、まず、Ｎ＋
型埋め込み層２を選択的に埋め込み形成し、かつこれら
の上にＮ−型エピタキシャル層３をエピタキシャル成長
させ、ついで、当該Ｎ−型エピタキシャル層３上を素子
間分離のための分離絶縁膜４ａ，４ｂ，４ｃによって所
期通りに分離させた後、その上の所定の領域部分から、
一方では、前記埋め込み層２に接続するＮ＋型拡散層５
，他方では、Ｐ＋型外部ベース領域６をそれぞれ選択的
に順次形成させる。

【００３１】また、第２の工程（図３）においては、前
記Ｎ＋型拡散層５，およびＰ＋型外部ベース領域６以外
の表面所定の領域にフォト・レジスト膜７ａ，７ｂをパ
ターニング形成した上で、これらの各フォト・レジスト
膜７ａ，７ｂをマスクに用いることで、前記Ｎ−型エピ
タキシャル層３内に対し、　Ｐ型不純物として、この場
合，例えば、ボロンを約１０ＫｅＶ　程度の加速電圧に
より、かつ１０１３〜１０１４ｃｍ−２程度のドーズ量
で選択的に注入して、Ｐ−型真性ベース領域８を形成さ
せ、かつマスクにした各フォト・レジスト膜７ａ，７ｂ
を適宜に除去する。

【００３２】さらに、第３の工程（図４）においては、
前記各部の全面に対し、２０００〜３０００オングスト
ローム程度の厚さの絶縁膜を堆積させた上で、前記Ｐ−
型真性ベース領域８上での所定の領域に対応する絶縁膜
部分に溝部１７を選択開口させることにより、それぞれ
の各絶縁膜１０ａ，１０ｂを選択的に形成させる。

【００３３】そして、第４の工程（図５）においては、
前記溝部１７を含んだ各絶縁膜１０ａ，１０ｂ上の全面
に対し、　Ｎ型不純物として、この場合，例えば、リン
を高濃度多量（１０〜２０ｍｏｌ％程度）に含むＰＳＧ
などの絶縁膜１３を、２０００〜３０００オングストロ
ーム程度の厚さに形成させた後、第５の工程（図６）に
おいて、当該ＰＳＧなどの絶縁膜１３を、例えば、反応
性イオンエッチング（ＲＩＥ）により全面エッチングし
て、溝部１７の各内側壁面にそれぞれの各側壁成形部１
３ａ，１３ｂを選択形成させる。

【００３４】さらにまた、第６の工程（図７）において
は、前記各部の全面に対し、２０００〜３０００オング
ストローム程度の厚さのポリシリコン膜を堆積させた上
で、これをパターニング成形させることにより、前記各
側壁成形部１３ａ，１３ｂに対して、自己整合的にエミ
ッタ電極１４を選択形成させると共に、これらの各部の
全面に対し、　Ｎ型不純物として、この場合，例えば、
ヒ素を約１００ＫｅＶ程度の加速電圧により、１０１６
程度のドーズ量で注入し、これを当該エミッタ電極１４
にドーピングさせておく。

【００３５】その後、例えば、ドライブなどの熱処理を
行なうことによって、前記エミッタ電極１４，および各
側壁成形部１３ａ，１３ｂから、それぞれの　Ｎ型不純
物を前記Ｐ−型真性ベース領域８内に選択的に拡散させ
ることにより、当該Ｐ−型真性ベース領域８内にあって
、Ｎ＋型エミッタ領域１５，および当該Ｎ＋型エミッタ
領域１５に接する各Ｎ−型拡散層１６ａ，１６ｂをそれ
ぞれに形成させ、このようにして、前記図１に示す所期
通りの第１の半導体装置を得るのである。

【００３６】次に、図８はこの発明の第２の発明の一実
施例を適用した半導体装置，こゝでは、バイポーラトラ
ンジスタを含んで形成され、かつベース引き出し電極を
備えた半導体装置（以下，第２の半導体装置と呼ぶ）の
要部構成の概要を模式的に示す断面図であり、また、図
９ないし図１２は同上第２の半導体装置の主要な製造工
程を順次模式的に示すそれぞれに断面図である。

【００３７】こゝでも、最初に、図８の実施例による第
２の半導体装置の構成について述べる。

【００３８】すなわち，図８に示す第２の半導体装置の
実施例構成においても、符号１は　Ｐ型のシリコン基板
であり、２は当該シリコン基板１の主面上に選択的に埋
め込まれたＮ＋型の埋め込み層、３は当該埋め込み層２
を含んでシリコン基板１上にエピタキシャル成長された
Ｎ−型のエピタキシャル層、４ａ，４ｂ，４ｃは素子間
分離用の分離絶縁膜である。

【００３９】また、５は前記エピタキシャル層３に選択
的に拡散形成されて、前記埋め込み層２に接続させたＮ
＋型の拡散層を示し、６ａ，６ｂは同様にエピタキシャ
ル層３内に間隔を隔てゝ選択的に拡散形成されたＰ＋型
の外部ベース領域、８は同様にエピタキシャル層３内で
の当該各外部ベース領域６ａ，６ｂ間に選択的に拡散形
成されたＰ−型の真性ベース領域、９ａ，９ｂは当該各
外部ベース領域６ａ，６ｂ上に各別に接するように開口
部を介して形成され、それぞれにベース引き出し電極と
なる成形されたＰ＋型のポリシリコン膜であり、１０ａ
，１０ｂは当該各Ｐ＋型のポリシリコン膜９ａ，９ｂの
上部を絶縁被覆するそれぞれに絶縁膜である。

【００４０】さらに、１３ａ，１３ｂ，１３ｃ，１３ｄ
は前記成形された各Ｐ＋型のポリシリコン膜９ａ，９ｂ
と、その上の各絶縁膜１０ａ，１０ｂとの各端面，こゝ
では、その開口部該当の各内側壁面を含む端面に選択形
成されたそれぞれに　Ｎ型の不純物を含むＰＳＧからな
る側壁成形部を示し、１４は当該開口部での各内側壁面
対応の各側壁成形部１３ａ，１３ｂ間を含んで選択的に
形成された　Ｎ型の不純物を高濃度に含むエミッタ電極
であり、１５は当該各側壁成形部１３ａ，１３ｂ間での
前記真性ベース領域８内にあって、当該エミッタ電極１
４から選択的に拡散形成されたＮ＋型のエミッタ領域、
１６ａ，１６ｂは同各側壁成形部１３ａ，１３ｂでの直
下の前記真性ベース領域８内にあって、当該各側壁成形
部１３ａ，１３ｂからそれぞれ選択的に拡散形成され、
当該エミッタ領域１５に接したＮ−型の拡散層である。

【００４１】続いて、前記図８の実施例に対応した図９
ないし図１４に示す第２の半導体装置の製造工程につい
て述べる。

【００４２】前記図８の実施例構成による第２の半導体
装置の製造についても、第１の工程（図９）においては
、前記第１の半導体装置の場合と同様に、　Ｐ型シリコ
ン基板１の主面上にあって、まず、Ｎ＋型埋め込み層２
を選択的に埋め込み形成し、かつこれらの上にＮ−型エ
ピタキシャル層３をエピタキシャル成長させ、ついで、
当該Ｎ−型エピタキシャル層３上を素子間分離のための
分離絶縁膜４ａ，４ｂ，４ｃによって所期通りに分離さ
せた後、その上の所定の領域部分から、前記埋め込み層
２に接続するＮ＋型拡散層５を選択的に形成させる。

【００４３】また、第２の工程（図１０）においては、
前記各部の全面に対し、　Ｐ型不純物として、この場合
，例えば、ボロンを高濃度にドーピングしたＰ＋型ポリ
シリコン膜９を、２０００〜３０００オングストローム
程度の厚さに堆積させ、かつ当該Ｐ＋型ポリシリコン膜
９の全面に対し、１０００〜３０００オングストローム
程度の厚さの絶縁膜１０を堆積させて被覆する。

【００４４】さらに、第３の工程（図１１）においては
、前記Ｐ＋型ポリシリコン膜９を被覆する絶縁膜１０で
の表面の所定の領域部分に、フォト・レジスト膜１１ａ
，１１ｂをパターニング形成した上で、当該フォト・レ
ジスト膜１１ａ，１１ｂをマスクに用い、これらの各絶
縁膜１０，およびＰ＋型ポリシリコン膜９を選択的にエ
ッチング成形させて、それぞれにベース引き出し電極と
なる成形された各Ｐ＋型ポリシリコン膜９ａ，９ｂと、
その上の各絶縁膜１０ａ，１０ｂとを間隔を隔てゝ形成
すると共に、これらの両膜９ａ，１０ａと９ｂ，１０ｂ
間に溝部１７を開口形成させ、かつマスクにした各フォ
ト・レジスト膜１１ａ，１１ｂを適宜に除去する。

【００４５】さらに、第４の工程（図１２）においては
、前記溝部１７を除いた各絶縁膜１０ａ，１０ｂ上に、
再度，フォト・レジスト膜１２ａ，１２ｂをパターニン
グ形成した上で、当該フォト・レジスト膜１２ａ，１２
ｂをマスクに用い、前記Ｎ−型エピタキシャル層３内で
の該当部分に対し、　Ｐ型不純物として、この場合，例
えば、ボロンを約１０ＫｅＶ　程度の加速電圧により、
かつ１０１３〜１０１４ｃｍ−２程度のドーズ量で選択
的に注入して、Ｐ−型真性ベース領域８を形成させると
共に、一方では、例えば、熱処理を行なうことにより、
各Ｐ＋型ポリシリコン膜９ａ，９ｂから、それぞれの　
Ｐ型不純物を当該Ｐ−型真性ベース領域８に接したＮ−
型エピタキシャル層３内での該当部分に選択拡散させて
、Ｐ＋型外部ベース領域６ａ，６ｂを形成させた後、こ
ゝでもまた、マスクにした各フォト・レジスト膜１２ａ
，１２ｂを適宜に除去する。

【００４６】そして、第５の工程（図１３）においては
、前記各Ｐ＋型ポリシリコン膜９ａ，９ｂと、その上に
積層された各絶縁膜１０ａ，１０ｂとの共通する溝部１
７を含む全面に対し、　Ｎ型の不純物として、この場合
，例えば、リンを高濃度多量（１０〜２０ｍｏｌ％程度
）に含むＰＳＧなどの絶縁膜を、２０００〜３０００オ
ングストローム程度の厚さに形成させた後、当該ＰＳＧ
などの絶縁膜を、例えば、ＲＩＥにより全面エッチング
することで、これらの各Ｐ＋型外部ベース領域６ａ，６
ｂに接する各Ｐ＋型ポリシリコン膜９ａ，９ｂと、その
上の各絶縁膜１０ａ，１０ｂとの各端面，特に、溝部１
７の各内側壁面を含む端面にそれぞれの各側壁成形部１
３ａ，１３ｂ，１３ｃ，１３ｄを選択形成させる。

【００４７】さらにまた、第６の工程（図１４）におい
ては、前記各部の全面に対し、２０００〜３０００オン
グストローム程度の厚さのポリシリコン膜を堆積させた
上で、これをパターニング成形させることによって、前
記各側壁成形部１３ａ，１３ｂに対して、自己整合的に
エミッタ電極１４を選択形成させ、かつこれらの全面に
対し、Ｎ型不純物として、この場合，例えば、ヒ素を約
１００ＫｅＶ程度の加速電圧により、１０１６程度のド
ーズ量で注入し、これを当該エミッタ電極１４にドーピ
ングさせておく。

【００４８】その後、例えば、ドライブなどの熱処理を
行なって、前記エミッタ電極１４，および各側壁成形部
１３ａ，１３ｂから、それぞれの　Ｎ型不純物を前記Ｐ
−型真性ベース領域８内に選択的に拡散させることによ
り、当該Ｐ−型真性ベース領域８内にあって、Ｎ＋型エ
ミッタ領域１５，および当該Ｎ＋型エミッタ領域１５に
接する各Ｎ−型拡散層１６ａ，１６ｂをそれぞれに形成
させ、このようにして、前記図８に示す所期通りの第２
の半導体装置を得るのである。

【００４９】従って、以上，各実施例においては、前記
各Ｎ＋型側壁成形部１０ａ，１０ｂに対して、前記Ｎ＋
型エミッタ電極１４を自己整合的に形成させ、また、当
該Ｎ＋型エミッタ電極１４と各Ｎ＋型側壁成形部１０ａ
，１０ｂとから、前記Ｐ−型真性ベース領域８内に対し
て、それぞれにＮ＋型エミッタ領域１５，および当該Ｎ
＋型エミッタ領域１５に接するＮ−型拡散層１６ａ，１
６ｂを選択的に拡散形成させるようにしているために、
当該Ｐ−型真性ベース領域８内に形成されるＮ＋型エミ
ッタ領域１５接した状態で、各Ｎ−型拡散層１６ａ，１
６ｂが介在されることになって、この結果，エミッタ・
ベースの各領域８，１５間に逆バイアスを印加した時に
生ずる空乏層電界が緩和され、界面準位の発生が抑制さ
れるのであり、かつまた、装置構成自体の製造も容易に
なる。

【００５０】

【発明の効果】以上，それぞれの各実施例によって詳述
したように、この発明に係る半導体装置，およびその製
造方法によれば、バイポーラトランジスタを含んで形成
される半導体装置，およびその製造方法，ならびに、バ
イポーラトランジスタを含んで形成され、かつベース引
き出し電極を備えた半導体装置，およびその製造方法お
いて、基板主面上での第１導電型のベース領域を絶縁膜
によって覆い、かつ当該絶縁膜には、ベース領域の所定
領域部分に達する開口部を形成して溝部とすると共に、
当該溝部を開口形成する絶縁膜の各内側壁面にあって、
それぞれに第２導電型の不純物を含む側壁成形部を設け
、また、各側壁成形部に対して、第２導電型の不純物を
高濃度に含むエミッタ電極を自己整合的に形成させ、さ
らに、当該第２導電型の不純物を高濃度に含むエミッタ
電極と、同様に第２導電型の不純物を含む各側壁成形部
から、前記第１導電型のベース領域内に対し、高濃度第
２導電型のエミッタ領域，および当該エミッタ領域に接
する低濃度第２導電型の拡散層をそれぞれ選択的に拡散
形成させるようにしたから、第１導電型のベース領域内
に形成される高濃度第２導電型のエミッタ領域に接して
低濃度第２導電型の拡散層が介在されることになり、エ
ミッタ・ベース各領域間に逆バイアスを印加した時に生
ずる空乏層電界が緩和されて、界面準位の発生を抑制で
き、このために順バイアス動作時におけるリーク（漏れ
）電流を防止できるもので、しかも、その製造について
も比較的簡単で、容易に実施可能であり、結果的に、エ
ミッタ・ベース接合の劣化が少なく、信頼性に優れた装
置構成を提供し得るという特長がある。

【図面の簡単な説明】

【図１】この発明の第１の発明の一実施例を適用したバ
イポーラトランジスタを含んで形成される半導体装置（
第１の半導体装置）の要部構成の概要を模式的に示す断
面図である。

【図２】図１の実施例構成による第１の半導体装置の製
造における第１の工程の概要を示す断面模式図である。

【図３】同上第２の工程の概要を示す断面模式図である
。

【図４】同上第３の工程の概要を示す断面模式図である
。

【図５】同上第４の工程の概要を示す断面模式図である
。

【図６】同上第５の工程の概要を示す断面模式図である
。

【図７】同上第６の工程の概要を示す断面模式図である
。

【図８】この発明の第２の発明の一実施例を適用したバ
イポーラトランジスタを含んで形成され、かつベース引
き出し電極を備えた半導体装置（第２の半導体装置）の
要部構成の概要を模式的に示す断面図である。

【図９】図８の実施例構成による第２の半導体装置の製
造における第１の工程の概要を示す断面模式図である。

【図１０】同上第２の工程の概要を示す断面模式図であ
る。

【図１１】同上第３の工程の概要を示す断面模式図であ
る。

【図１２】同上第４の工程の概要を示す断面模式図であ
る。

【図１３】同上第５の工程の概要を示す断面模式図であ
る。

【図１４】同上第６の工程の概要を示す断面模式図であ
る。

【図１５】従来例によるバイポーラトランジスタを含ん
で形成される半導体装置の要部構成の概要を模式的に示
す断面図である。

【図１６】従来例によるバイポーラトランジスタを含ん
で形成され、かつベース引き出し電極を備えた半導体装
置の要部構成の概要を模式的に示す断面図である。

【図１７】従来の同上各半導体装置の問題点を説明する
ために示したバイポーラ・ＭＯＳ混載半導体装置の等価
回路図である。

【符号の説明】

１　　　Ｐ型シリコン基板 ２　　Ｎ＋型埋め込み層 ３　　Ｎ−型エピタキシャル層 ４ａ，４ｂ，４ｃ　　素子間分離絶縁膜５　　Ｎ＋型拡
散層 ６，６ａ，６ｂ　　Ｐ＋型外部ベース領域７ａ，７ｂ　
　フォト・レジスト膜 ８　　Ｐ−型真性ベース領域 ９　　Ｐ＋型ポリシリコン膜 ９ａ，９ｂ　　成形されたＰ＋型ポリシリコン膜（ベー
ス引き出し電極） １０，１０ａ，１０ｂ　　絶縁膜 １１ａ，１１ｂ　　フォト・レジスト膜１２ａ，１２ｂ
　　フォト・レジスト膜１３　　絶縁膜 １３ａ，１３ｂ，１３ｃ，１３ｄ　　側壁成形部１４　
　エミッタ電極 １５　　Ｎ＋型エミッタ領域 １６ａ，１６ｂ　　Ｎ−型拡散層 １７　　溝部

Claims (4)

【特許請求の範囲】
1. 【請求項１】　　バイポーラトランジスタを含んで形成
   される半導体装置であって、基板主面の所定領域上に選
   択的に形成された第１導電型のベース領域と、当該ベー
   ス領域を覆って形成された絶縁膜と、前記ベース領域の
   所定領域部分に達して当該絶縁膜の所定領域に開口され
   た溝部と、当該溝部を開口形成する前記絶縁膜の各内側
   壁面に選択的に形成された第２導電型の不純物を含む側
   壁成形部と、当該各側壁成形部に対して自己整合的に形
   成された第２導電型の不純物を高濃度に含むエミッタ電
   極と、当該エミッタ電極，および前記各側壁成形部から
   、前記ベース領域内に対して選択的に拡散形成された高
   濃度第２導電型のエミッタ領域，および当該エミッタ領
   域に接して選択的に拡散形成された低濃度第２導電型の
   拡散層とを、少なくとも備えて構成したことを特徴とす
   る半導体装置。
2. 【請求項２】　　バイポーラトランジスタを含んで形成
   される半導体装置の製造方法であって、基板主面の所定
   領域上に第１導電型のベース領域を選択的に形成する工
   程と、当該ベース領域を覆って絶縁膜を形成する工程と
   、前記ベース領域の所定領域部分に達するまで、当該絶
   縁膜の所定領域に溝部を開口させる工程と、当該溝部を
   開口形成する前記絶縁膜の各内側壁面に側壁成形部を形
   成させる工程，および当該各側壁成形部に対して第２導
   電型の不純物をドーピングする工程と、当該各側壁成形
   部に対してエミッタ電極を自己整合的に形成させる工程
   ，および当該エミッタ電極に対して第２導電型の不純物
   を高濃度にドーピングする工程と、前記ベース領域内に
   対し、前記エミッタ電極，および各側壁成形部からの熱
   処理などによる拡散によって、高濃度第２導電型のエミ
   ッタ領域，および当該エミッタ領域に接して低濃度第２
   導電型の拡散層をそれぞれ選択的に形成させる工程とを
   、少なくとも含むことを特徴とする半導体装置の製造方
   法。
3. 【請求項３】　　バイポーラトランジスタを含んで形成
   され、かつベース引き出し電極を備えた半導体装置であ
   って、基板主面の所定領域上に選択的に形成された第１
   導電型のベース領域，および当該ベース領域に接して選
   択的に形成された高濃度第１導電型の各外部ベース領域
   と、当該各外部ベース領域上に積層形成されたベース引
   き出し電極と、当該各ベース引き出し電極上に積層形成
   された絶縁膜と、前記ベース領域の所定領域部分に達し
   て、これらの各絶縁膜，および各ベース引き出し電極間
   に開口された溝部と、当該溝部を開口形成する前記各絶
   縁膜，および各ベース引き出し電極での各内側壁面に形
   成された第２導電型の不純物を含む側壁成形部と、当該
   各側壁成形部に対して自己整合的に形成された第２導電
   型の不純物を高濃度に含むエミッタ電極と、当該エミッ
   タ電極，および前記各側壁成形部から、前記ベース領域
   内に対して選択的に拡散形成された高濃度第２導電型の
   エミッタ領域，および当該エミッタ領域に接して選択的
   に拡散形成された低濃度第２導電型の拡散層とを、少な
   くとも備えて構成したことを特徴とする半導体装置。
4. 【請求項４】　　バイポーラトランジスタを含んで形成
   され、かつベース引き出し電極を備えた半導体装置の製
   造方法であって、基板主面の所定領域上に第１導電型の
   ベース領域，および当該ベース領域に接する高濃度第１
   導電型の各外部ベース領域をそれぞれ選択的に形成する
   工程と、当該各外部ベース領域上にベース引き出し電極
   を積層形成する工程と、当該各ベース引き出し電極上に
   絶縁膜を積層形成する工程と、前記ベース領域の所定領
   域部分に達するまで、これらの各絶縁膜，および各ベー
   ス引き出し電極間に溝部を開口させる工程と、当該溝部
   を開口形成する前記各絶縁膜，および各ベース引き出し
   電極での各内側壁面に側壁成形部を形成させる工程，お
   よび当該各側壁成形部に対して第２導電型の不純物をド
   ーピングする工程と、当該各側壁成形部に対してエミッ
   タ電極を自己整合的に形成させる工程，および当該エミ
   ッタ電極に対して第２導電型の不純物を高濃度にドーピ
   ングする工程と、前記ベース領域内に対し、前記エミッ
   タ電極，および各側壁成形部からの熱処理などによる拡
   散によって、高濃度第２導電型のエミッタ領域，および
   当該エミッタ領域に接して低濃度第２導電型の拡散層を
   それぞれ選択的に形成させる工程とを、少なくとも含む
   ことを特徴とする半導体装置の製造方法。