JPH04302056A - 回路シミュレータの収束性向上方法 - Google Patents
回路シミュレータの収束性向上方法Info
- Publication number
- JPH04302056A JPH04302056A JP3091319A JP9131991A JPH04302056A JP H04302056 A JPH04302056 A JP H04302056A JP 3091319 A JP3091319 A JP 3091319A JP 9131991 A JP9131991 A JP 9131991A JP H04302056 A JPH04302056 A JP H04302056A
- Authority
- JP
- Japan
- Prior art keywords
- potential
- node
- circuit
- initial condition
- analysis
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 22
- 238000004088 simulation Methods 0.000 title description 9
- 230000001052 transient effect Effects 0.000 claims abstract description 17
- 230000002250 progressing effect Effects 0.000 abstract 1
- 230000007704 transition Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 238000004364 calculation method Methods 0.000 description 2
- 230000001934 delay Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は集積回路等を開発する際
に利用される回路シミュレータに係り、回路の定常状態
の計算の収束性を高める収束性向上方法に関する。
に利用される回路シミュレータに係り、回路の定常状態
の計算の収束性を高める収束性向上方法に関する。
【０００２】
【従来の技術】回路シミュレータを用いて回路の過渡解
析あるいは交流解析等を行うにあたり、通常、各節点が
初期条件の電位であるときの定常状態を計算する必要が
ある。この定常状態の計算は多次連立方程式を数値解析
により解くという手法でなされている。なお、図３は従
来の回路シミュレーションのフローチャートを示してい
る。
析あるいは交流解析等を行うにあたり、通常、各節点が
初期条件の電位であるときの定常状態を計算する必要が
ある。この定常状態の計算は多次連立方程式を数値解析
により解くという手法でなされている。なお、図３は従
来の回路シミュレーションのフローチャートを示してい
る。
【０００３】
【発明が解決しようとする課題】しかしながら、任意の
条件の下での定常状態を計算することは、数値解析上非
常に困難で、その後行われる過渡解析あるいは交流解析
等を円滑に進めることができないという本質的な欠点が
ある。回路の初期条件における定常状態の解が収束しな
いときには、これが収束するようにシミュレーションへ
の入力データ中の回路記述を変更等する必要があるが、
この作業は非常に煩わしく、これが円滑なシミュレーシ
ョンを行う上で大きな障害となっている。特に、大規模
な回路の場合には非常に大きな問題となる。
条件の下での定常状態を計算することは、数値解析上非
常に困難で、その後行われる過渡解析あるいは交流解析
等を円滑に進めることができないという本質的な欠点が
ある。回路の初期条件における定常状態の解が収束しな
いときには、これが収束するようにシミュレーションへ
の入力データ中の回路記述を変更等する必要があるが、
この作業は非常に煩わしく、これが円滑なシミュレーシ
ョンを行う上で大きな障害となっている。特に、大規模
な回路の場合には非常に大きな問題となる。
【０００４】本発明は上記事情に鑑みて創案されたもの
であり、その目的とするところは、回路の初期条件にお
ける定常状態の解を入力データ中の回路記述を変更等す
ることなく求めることができる回路シミュレータの収束
性向上方法を提供することにある。
であり、その目的とするところは、回路の初期条件にお
ける定常状態の解を入力データ中の回路記述を変更等す
ることなく求めることができる回路シミュレータの収束
性向上方法を提供することにある。
【０００５】
【課題を解決するための手段】本発明の請求項１にかか
る回路シミュレータの収束性向上方法は、回路の各節点
をグランド電位にした後、当該節点の電位をグランド電
位から初期条件の電位にまで徐々に近づけ、このように
電位を変化させた過程での過渡解析を行うことにより、
前記節点が初期条件の電位であるときの定常状態を計算
することを特徴とする。
る回路シミュレータの収束性向上方法は、回路の各節点
をグランド電位にした後、当該節点の電位をグランド電
位から初期条件の電位にまで徐々に近づけ、このように
電位を変化させた過程での過渡解析を行うことにより、
前記節点が初期条件の電位であるときの定常状態を計算
することを特徴とする。
【０００６】本発明の請求項２にかかる回路シミュレー
タの収束性向上方法は、回路の各節点をグランド電位に
し、当該節点の電位をグランド電位から初期条件の電位
にまで徐々に近づけた後、初期条件の電位で所定時間だ
け保持し、このように電位を変化させた過程での過渡解
析を行うことにより、前記節点が初期条件の電位である
ときの定常状態を計算することを特徴とする。
タの収束性向上方法は、回路の各節点をグランド電位に
し、当該節点の電位をグランド電位から初期条件の電位
にまで徐々に近づけた後、初期条件の電位で所定時間だ
け保持し、このように電位を変化させた過程での過渡解
析を行うことにより、前記節点が初期条件の電位である
ときの定常状態を計算することを特徴とする。
【０００７】
【実施例】以下、本発明の回路シミュレータの収束性向
上方法の一実施例について図面を参照して説明する。図
１は回路シミュレーションのフローチャートである。図
２はゼロ条件から初期条件への移行をする様子を示す図
である。
上方法の一実施例について図面を参照して説明する。図
１は回路シミュレーションのフローチャートである。図
２はゼロ条件から初期条件への移行をする様子を示す図
である。
【０００８】ここに掲げる例は半導体集積回路の回路シ
ミュレーションである。まず、回路設計者が開発した回
路のデータ及び過渡解析又は交流解析を行う上で必要な
データを入力データとしてＣＡＤにインプットする（Ｓ
１）。なお、過渡解析又は交流解析すべき回路の各節点
の初期条件での電圧を便宜上Ｅとして表すものとする。
ミュレーションである。まず、回路設計者が開発した回
路のデータ及び過渡解析又は交流解析を行う上で必要な
データを入力データとしてＣＡＤにインプットする（Ｓ
１）。なお、過渡解析又は交流解析すべき回路の各節点
の初期条件での電圧を便宜上Ｅとして表すものとする。
【０００９】次に、入力された回路における各節点のゼ
ロ条件での定常状態の計算が行われる。ここにゼロ条件
とは電源端子を含む全ての入力端子の電位がＧＮＤレベ
ル（グランド電位）である状態をいう。このゼロ条件で
は回路の各節点の電位がＧＮＤレベルであるので、この
ときの定常状態の解は容易に求まる（Ｓ２）。
ロ条件での定常状態の計算が行われる。ここにゼロ条件
とは電源端子を含む全ての入力端子の電位がＧＮＤレベ
ル（グランド電位）である状態をいう。このゼロ条件で
は回路の各節点の電位がＧＮＤレベルであるので、この
ときの定常状態の解は容易に求まる（Ｓ２）。
【００１０】これ以後、回路の各節点の電位をＧＮＤレ
ベルから徐々に増加させてＥの値に近づけ、ゼロ条件か
ら初期条件に移行させる。移行させるに要する時間は初
期条件の解の精度等を考慮して決定されるもので、ここ
では図２に示すようにＴ１ としている。この移行と同
時に、各節点の過渡状態の解を求める（Ｓ３）。
ベルから徐々に増加させてＥの値に近づけ、ゼロ条件か
ら初期条件に移行させる。移行させるに要する時間は初
期条件の解の精度等を考慮して決定されるもので、ここ
では図２に示すようにＴ１ としている。この移行と同
時に、各節点の過渡状態の解を求める（Ｓ３）。
【００１１】回路の各節点が初期条件の電圧Ｅに一致す
ると、直ぐに過渡解析または交流解析を行うのではなく
、電圧をＥに保持したままこの状態での各接点の過渡状
態の解を求める。これは時間遅れのある回路素子の存在
を考慮したからで、時間遅れが問題とならない場合には
必ずしも必要でない。ここでは保持する時間を図２に示
すようにＴ２ に設定している。回路の各節点の電圧を
ＧＮＤレベルに設定してから、Ｔ１ ＋Ｔ２ の時間が
経過したときの各節点の過渡状態の解が初期状態の解と
なる。この過程での過渡解析は従来の直流解析とは異な
り、問題なく容易に求めることができる（Ｓ４）。
ると、直ぐに過渡解析または交流解析を行うのではなく
、電圧をＥに保持したままこの状態での各接点の過渡状
態の解を求める。これは時間遅れのある回路素子の存在
を考慮したからで、時間遅れが問題とならない場合には
必ずしも必要でない。ここでは保持する時間を図２に示
すようにＴ２ に設定している。回路の各節点の電圧を
ＧＮＤレベルに設定してから、Ｔ１ ＋Ｔ２ の時間が
経過したときの各節点の過渡状態の解が初期状態の解と
なる。この過程での過渡解析は従来の直流解析とは異な
り、問題なく容易に求めることができる（Ｓ４）。
【００１２】なお、Ｔ１ の時間を十分長く、即ち、ゼ
ロ条件から初期条件への移行を十分ゆっくり行うととも
に、Ｔ２ 即ち初期条件での保持時間を十分長くとれば
、回路全体の状態は初期条件での定常状態と極めて良く
一致したものとなる。
ロ条件から初期条件への移行を十分ゆっくり行うととも
に、Ｔ２ 即ち初期条件での保持時間を十分長くとれば
、回路全体の状態は初期条件での定常状態と極めて良く
一致したものとなる。
【００１３】回路の各節点の初期状態の解が求められ、
これを直流特性値（動作点）として所望の過渡解析また
は交流解析が行われると、ここに回路の入力信号等に対
する出力信号の時間変化を求めることができる。
これを直流特性値（動作点）として所望の過渡解析また
は交流解析が行われると、ここに回路の入力信号等に対
する出力信号の時間変化を求めることができる。
【００１４】以上説明したような本案方法によると、ス
テップ１でのデータインプット作業以外に利用者は何も
することなく、回路の各節点の初期状態の解が確実に得
られ、それ故、その後の過渡解析または交流解析も円滑
に行われることになる。
テップ１でのデータインプット作業以外に利用者は何も
することなく、回路の各節点の初期状態の解が確実に得
られ、それ故、その後の過渡解析または交流解析も円滑
に行われることになる。
【００１５】なお、本発明にかかる回路シミュレータの
収束性向上方法は、半導体集積回路を設計する上での利
用にとどまらないことは勿論、回路と等価なモデルのシ
ミュレーションを行う上での利用も可能である。また、
シミュレーションの方式についても限定されるものでは
ない。
収束性向上方法は、半導体集積回路を設計する上での利
用にとどまらないことは勿論、回路と等価なモデルのシ
ミュレーションを行う上での利用も可能である。また、
シミュレーションの方式についても限定されるものでは
ない。
【００１６】
【発明の効果】以上、本発明にかかる回路シミュレータ
の収束性向上方法による場合には、入力データ中の回路
記述を変更等することなく、回路の初期条件における定
常状態の解を求めることができる。それ故、大規模な回
路であっても円滑な回路シミュレーションを行うことが
できるというメリットがある。
の収束性向上方法による場合には、入力データ中の回路
記述を変更等することなく、回路の初期条件における定
常状態の解を求めることができる。それ故、大規模な回
路であっても円滑な回路シミュレーションを行うことが
できるというメリットがある。
【図１】本案実施例方法を示す回路シミュレーションの
フローチャートである。
フローチャートである。
【図２】本案実施例方法を説明するためゼロ条件から初
期条件への移行をする様子を示す図である。
期条件への移行をする様子を示す図である。
【図３】従来方法を説明するための図１に対応する図で
ある。
ある。
Claims (2)
- 【請求項１】 回路の各節点をグランド電位にした後
、当該節点の電位をグランド電位から初期条件の電位に
まで徐々に近づけ、このように電位を変化させた過程で
の過渡解析を行うことにより、前記節点が初期条件の電
位であるときの定常状態を計算する回路シミュレータの
収束性向上方法。 - 【請求項２】 回路の各節点をグランド電位にし、当
該節点の電位をグランド電位から初期条件の電位にまで
徐々に近づけた後、初期条件の電位で所定時間だけ保持
し、このように電位を変化させた過程での過渡解析を行
うことにより、前記節点が初期条件の電位であるときの
定常状態を計算する回路シミュレータの収束性向上方法
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3091319A JPH04302056A (ja) | 1991-03-28 | 1991-03-28 | 回路シミュレータの収束性向上方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3091319A JPH04302056A (ja) | 1991-03-28 | 1991-03-28 | 回路シミュレータの収束性向上方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04302056A true JPH04302056A (ja) | 1992-10-26 |
Family
ID=14023142
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3091319A Pending JPH04302056A (ja) | 1991-03-28 | 1991-03-28 | 回路シミュレータの収束性向上方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04302056A (ja) |
-
1991
- 1991-03-28 JP JP3091319A patent/JPH04302056A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Gajski et al. | Guest editors' introduction: New VLSI tools | |
| Wang et al. | Extended Krylov subspace method for reduced order analysis of linear circuits with multiple sources | |
| Carley et al. | How to automate analog IC designs | |
| JPH06274565A (ja) | 論理シミュレーション用のデータ作成方法，論理シミュレーション方法及び論理シミュレータ | |
| Nham et al. | A multiple delay simulator for MOS LSI circuits | |
| US5278770A (en) | Method for generating input data for an electronic circuit simulator | |
| JP2002318829A (ja) | 回路シミュレーション方法および回路シミュレーション装置、ならびに、回路シミュレーションプログラムおよびそのプログラムを記録したコンピュータ読取可能な記録媒体 | |
| US7086019B2 (en) | Systems and methods for determining activity factors of a circuit design | |
| US6615394B2 (en) | Method and apparatus for preparing a simulation model for semiconductor integrated circuit at power terminal for simulating electromagnetic interference | |
| Cherkauer et al. | Channel width tapering of serially connected MOSFET's with emphasis on power dissipation | |
| CN116611386A (zh) | 将局部穿线电阻变换成全局分布电阻 | |
| JPH04302056A (ja) | 回路シミュレータの収束性向上方法 | |
| Gil et al. | SystemC AMS power electronic modeling with ideal instantaneous switches | |
| JPH02136755A (ja) | 消費電流見積り方法 | |
| CN116882356B (zh) | 一种版图布局中高压电平转换影响低压信号的预测方法 | |
| JP2001357093A (ja) | 回路シミュレーション方法、回路シミュレーション装置、及び記憶媒体 | |
| Qu et al. | Statistical characterization and modeling of analog functional blocks | |
| JP2925304B2 (ja) | ブロック化回路シミュレーション装置及び方法 | |
| JP3091013B2 (ja) | Ｌｓｉ設計用データベースの作成装置 | |
| Günther et al. | Modelling and simulating charge sensitive MOS circuits | |
| JP2940467B2 (ja) | 出力負荷容量計算方法 | |
| JPH03175720A (ja) | 半導体集積回路 | |
| JPH04322371A (ja) | 回路シミュレータの収束性向上方法 | |
| JP2630220B2 (ja) | 回路シミュレーション方法 | |
| JPH08314983A (ja) | 回路シミュレーション方法 |