JPH04291060A - プリフォーマット信号発生装置および光ディスク原盤露光装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は光ディスク原盤の作成に
使用されるプリフォーマット信号発生装置および光ディ
スク原盤露光装置に関する。

【０００２】

【従来の技術】光ディスクの標準化案（例えば１３０ｍ
ｍ，Ｗｒｉｔｅ　　Ｏｎｃｅ／Ｒｅｗｒｉｔａｂｌｅ）
ではトラッキング方法の違うＡタイプ（ｃｏｍｐｏｓｉ
ｔｅ　　ｃｏｎｔｉｎｕｏｕｓ）、Ｂタイプ（Ｓａｍｐ
ｌｅ　　Ｓｅｒｖｏ）の光ディスクが提案されている。 Ａタイプの光ディスクでは図９に示すようにグルーブ１
，２が途切れてそこにミラー部３が形成され、グルーブ
１，２の間にヘッダ部データのピット４やデータ部デー
タのピットが記録される。Ｂタイプの光ディスクでは図
８に示すようにトラックの中心５に対して互いに反対方
向に変位したウォブルピット６，７が形成される。また
、サーボバイト内のピットの一部はトラック毎にその位
置をトラックの中心上で前後方向に変える。さらに、こ
の光ディスク上にはトラッキングしなくてもデータを読
めるＰＥＰ（Ｐｈａｓｅ　　Ｅｎｃｏｄｅｄ　　Ｐａｒ
ｔ）領域が設けてあり、このＰＥＰ領域フォーマット領
域とは全く違った構造となる。フォーマット領域には内
，外周トラックの一部領域にＳＦＰ領域といってこの光
ディスクに関する各種コントロールデータがデータ部に
記録されている領域もある。変調方式はＡタイプの光デ
ィスクがＲＬＬ（２，７）変調方式で、Ｂタイプの光デ
ィスクが４／１５変調方式である。現在、光ディスクは
大別してＡタイプの光ディスク，Ｂタイプの光ディスク
と、従来より開発されていた連続案内溝タイプの光ディ
スクに分類できる。連続案内溝タイプの光ディスクは図
１０に示すようにグルーブ８が連続して形成されている
。

【０００３】光ディスクのガラス原盤を露光する立場か
ら言えば、これらの様々なタイプの光ディスクの需要に
対して迅速に対応することが光ディスク原盤露光装置の
開発目的となる。従来、光ディスク原盤露光装置におい
ては、各タイプの光ディスクのプリフォーマット仕様に
対応した複数のプリフォーマット信号発生装置を用意し
、露光を行なう光ディスクのプリフォーマット仕様に合
ったプリフォーマット信号発生装置を搭載することによ
り、各種光ディスクの露光を行なっていた。また、ＣＤ
ーＲＯＭ製造工程で用いられているプリマスタリングシ
ステムを用い、あらかじめ編集されてＣＤーＲＯＭフォ
ーマット化された露光データを装置内のメモリから順次
に出力することにより各種ＣＤーＲＯＭ原盤を作成する
方式が三洋テクニカルレビューＶｏｌ．１９，Ｎｏ．１
，Ｆｅｂ，１９８７に記載されている。さらに、これと
同様にあらかじめ露光するデータをＶＴＲテープ上に編
集して記録しておき、これを再生して露光する方式があ
る。

【０００４】

【発明が解決しようとする課題】上記光ディスク原盤露
光装置では、各タイプの光ディスクのプリフォーマット
仕様に対応した複数のプリフォーマット信号発生装置を
用意し、露光を行なう光ディスクのプリフォーマット仕
様に合ったプリフォーマット信号発生装置を搭載するの
で、露光を行なう光ディスクのタイプが変わる毎にプリ
フォーマット信号発生装置をその光ディスクに合ったも
のと交換する作業が必要となり、機能性，信頼性，操作
性，保守性に問題があった。また、上記プリマスタリン
グシステムを用いる方式を光ディスク原盤露光装置に適
用した場合には、各タイプの光ディスクに対応しようと
すると、非常に高価なプリマスタリングシステムが必要
となり、また、ＣＤーＲＯＭ原盤にはないウォブルピッ
ト及びミラー部の形状に対して更に開発を要する。本発
明は上記欠点を改善し、各種タイプの光ディスクに対し
て同一装置で対応することができるプリフォーマット信
号発生装置および光ディスク原盤露光装置を提供するこ
とを目的とする。

【０００５】

【課題を解決するための手段】上記目的を達成するため
、請求項１の発明は、ウォブル制御信号を出力するウォ
ブル制御信号発生回路と、サーボバイト信号を出力する
サーボバイト信号発生回路と、ヘッダ部データを格納し
て出力するヘッダ部データメモリと、このヘッダ部デー
タメモリから出力されるヘッダ部データをシリアルデー
タに変換して出力する第１のパラレル／シリアル変換回
路と、前記ヘッダ部データメモリの出力データ格納アド
レスを生成するヘッダアドレスカウンタと、前記ヘッダ
部データメモリのアドレスを前記ヘッダアドレスカウン
タからのアドレスとアドレスバスからのアドレスとのい
ずれかに切換える第１のアドレスライン切換回路と、グ
ルーブ制御データを格納するグルーブ制御データメモリ
と、このグルーブ制御データメモリからのグルーブ制御
データをラッチして出力するグルーブ制御データラッチ
回路と、データ部データを格納して出力するデータ部デ
ータメモリと、このデータ部データメモリからのデータ
部データをシリアルデータに変換して出力する第２のパ
ラレル／シリアル変換回路と、前記データ部データメモ
リの出力データ格納アドレスを生成するデータ部アドレ
スカウンタと、前記データ部データメモリのアドレスを
前記データ部アドレスカウンタからのアドレスとアドレ
スバスからのアドレスとのいずれかに切換える第２のア
ドレスライン切換回路と、ＰＥＰデータを発生するＰＥ
Ｐデータ発生回路と、前記サーボバイト信号発生回路か
らのサーボバイト信号，前記第１のパラレル／シリアル
変換回路からのヘッダ部データ，前記第２のパラレル／
シリアル変換回路からのデータ部データ，前記ＰＥＰデ
ータ発生回路からのＰＥＰデータから、ウォブルピット
を有するタイプのフォーマットの信号と、ミラー部を有
するタイプのフォーマットの信号と、連続的案内溝タイ
プのフォーマットの信号とを選択的に出力する選択手段
とを備えたものであり、

【０００６】請求項２の発明は、請求項１記載のプリフ
ォーマット信号発生装置を具備し、このプリフォーマッ
ト信号発生装置からの信号により光ディスク原盤の露光
を行なうものである。

【０００７】

【作用】請求項１の発明では、ウォブル制御信号発生回
路がウォブル制御信号を出力し、サーボバイト信号発生
回路がサーボバイト信号を出力する。ヘッダ部データメ
モリはヘッダ部データを格納して出力し、このヘッダ部
データメモリから出力されるヘッダ部データが第１のパ
ラレル／シリアル変換回路によりシリアルデータに変換
されて出力される。ヘッダアドレスカウンタはヘッダ部
データメモリの出力データ格納アドレスを生成し、ヘッ
ダ部データメモリのアドレスが第１のアドレスライン切
換回路によりヘッダアドレスカウンタからのアドレスと
アドレスバスからのアドレスとのいずれかに切換えられ
る。グルーブ制御データメモリはグルーブ制御データが
格納され、このグルーブ制御データメモリからのグルー
ブ制御データがグルーブ制御データラッチ回路によりラ
ッチされて出力される。データ部データメモリはデータ
部データを格納して出力し、このデータ部データメモリ
からのデータ部データが第２のパラレル／シリアル変換
回路によりシリアルデータに変換されて出力される。デ
ータ部データメモリの出力データ格納アドレスがデータ
部アドレスカウンタにより生成され、データ部データメ
モリのアドレスが第２のアドレスライン切換回路により
データ部アドレスカウンタからのアドレスとアドレスバ
スからのアドレスとのいずれかに切換えられる。ＰＥＰ
データ発生回路がＰＥＰデータを発生し、選択手段がサ
ーボバイト信号発生回路からのサーボバイト信号，第１
のパラレル／シリアル変換回路からのヘッダ部データ，
第２のパラレル／シリアル変換回路からのデータ部デー
タ，ＰＥＰデータ発生回路からのＰＥＰデータから、ウ
ォブルピットを有するタイプのフォーマットの信号と、
ミラー部を有するタイプのフォーマットの信号と、連続
的案内溝タイプのフォーマットの信号とを選択的に出力
する。

【０００８】請求項２の発明では、請求項１記載のプリ
フォーマット信号発生装置からの信号により光ディスク
原盤の露光を行なう。

【０００９】

【実施例】図１は本発明の一実施例を示す。この実施例
は光ディスク原盤露光装置におけるプリフォーマット信
号発生装置であり、ウォブル制御信号発生回路１１はウ
ォブル制御信号Ｓ６を出力する。このウォブル制御信号
発生回路１１はＣＰＵボード２７からデータバスＢ２を
介して入力されたウォブル制御データＤ１を格納するレ
ジスタと、このレジスタに格納されたパラレルデータを
ウォブル制御信号シフトイネーブル信号ＷＳによりシリ
アルな制御データとして出力するパラレル／シリアル変
換（以下Ｐ／Ｓという）回路とにより構成されている。 レジスタに格納されたパラレルデータはＴＰ（トラック
パルス）信号の入力でＰ／Ｓ回路によりロードされ、ウ
ォブル制御信号シフトイネーブル信号ＷＳがＰ／Ｓ回路
に入力されることによりシリアルな制御データとして順
次に出力される。このデータはＰ／Ｓ回路より出力され
ると同時にＰ／Ｓ回路の最下位ビットの入力データとな
り、一旦Ｐ／Ｓ回路にロードされたデータがＰ／Ｓ回路
を巡回して出力される。次のＴＰ信号が入力される前に
レジスタ内のデータを変えておけば、ＴＰ信号の入力以
降は新たにレジスタに格納されていた別のウォブル制御
データがＰ／Ｓ回路を介して出力されることになる。

【００１０】サーボバイト信号発生回路１２はウォブル
タイプフォーマット（Ｂタイプ光ディスクのフォーマッ
ト）におけるサーボバイト信号（ウォブルピット信号，
クロックピット信号，アクセスマークパターン信号等を
含む）Ｓ１を出力する。このサーボバイト信号発生回路
１２はウォブル制御信号発生回路１１と同様にレジスタ
とＰ／Ｓ回路とで構成され、ＣＰＵボード２７からデー
タバスＢ２を介して入力されたサーボバイト信号データ
Ｄ２をレジスタに格納する。このレジスタに格納された
データはＴＰ信号の入力でＰ／Ｓ回路にロードされ、サ
ーボバイト信号シフトイネーブル信号ＳＳによりＰ／Ｓ
回路を巡回して出力される。なお、ウォブルタイプフォ
ーマットではトラック毎にアクセスマークパターン信号
を変える。

【００１１】ヘッダ部データＲＡＭ１３はセクタ内のヘ
ッダ部データ（トラック番号，セクタ番号，同期パター
ン，ＣＲＣデータ，セクタマーク，アドレスマーク等を
含む）Ｄ３を格納して出力するＲＡＭであり、ＣＰＵボ
ード２７からデータバスＢ２を介して入力された各種の
光ディスクのヘッダ部構成に従ったビットパターンデー
タＤ３がセットされる。図３は１３０ｍｍ　　ｒｅｗｒ
ｉｔａｂｌｅ光ディスクで検討されているフォーマット
の例を示す。図３において、データＨ，データＬのデー
タがヘッダ部データＲＡＭ１３にセットされ、これが光
ディスク原盤の露光時にＦＦ，Ｃ０，ＦＣ，００・・・
というようにセクタマークデータから順次に出力される
。 このヘッダ部データＲＡＭ１３から出力されたデータは
Ｐ／Ｓ回路１４にてヘッダ部データロード信号ＨＬによ
りシリアルなプリフォーマット信号に変換される。ヘッ
ダ部アドレスカウンタ１５はＣＰＵボード２７からデー
タバスＢ２を介して入力されたヘッダ部データＲＡＭス
タートアドレスデータＤ６や、ヘッダアドレスカウンタ
インクリメント信号ＨＡ，ヘッダパルス（ＨＰ）に基づ
いてヘッダ部データＲＡＭ１３から出力させるべきデー
タのアドレス信号を生成する回路である。アドレスライ
ン切換回路１６はヘッダ部データＲＡＭ１３にデータを
セットする時と、ヘッダ部データＲＡＭ１３からヘッダ
部アドレスカウンタ１５のアドレス信号に従ってデータ
を出力させる時にヘッダ部データＲＡＭ１３のアドレス
ラインをアドレスバスＢ１を介してＣＰＵボード２７に
切換えたりヘッダ部アドレスカウンタ１５に切換えたり
する。

【００１２】グルーブ制御データＲＡＭ１７はグルーブ
光の制御を行なうためのデータＤ４を格納するＲＡＭで
あり、データバスＢ２からのグルーブ制御データＤ４が
格納される。このグルーブ制御データＲＡＭ１７はヘッ
ダ部データＲＡＭ１３と同様にアドレスライン切換回路
１６からアドレス信号が入力され、グルーブ制御データ
を出力する。図３のグルーブ制御欄（右端）はそのグル
ーブ制御データの例を示す。図３の例では出力されるデ
ータの最上位ビットをグルーブ制御データに割り当て、
ＰＡの次の１バイトでミラー部を形成するようになって
いる。グルーブ制御データラッチ回路１８はグルーブ制
御データＲＡＭ１７からのデータをラッチし、ヘッダ部
データと同期してグルーブ制御データＳ７として出力す
る。出力されるデータの最上位ビット以外のビットにつ
いても任意にデータをセットすることによりその他の制
御信号を得ることができる。この実施例ではグルーブ制
御データはヘッダ部データの場合のようにＰ／Ｓ回路を
用いていないので、１バイト毎に出力されるが、グルー
ブ制御データラッチ回路１８の代りにＰ／Ｓ回路を用い
てもよい。

【００１３】データ部データＲＡＭ１９はセクタ内のデ
ータ部データ（同期パターン，コントロールデータ，Ｃ
ＲＣデータ，ＥＣＣデータ等）Ｄ５を格納して出力する
。このデータ部データＲＡＭ１９はＣＰＵボード２７か
らデータバスＢ２を介して入力された各種光ディスク原
盤におけるデータ部の構成に従ったピットパターンのデ
ータ部データＤ５が格納される。このデータ部データＲ
ＡＭ１９から出力されたデータはＰ／Ｓ回路２０にてデ
ータ部データロード信号ＤＬによりシリアルなプリフォ
ーマット信号に変換される。データ部アドレスカウンタ
２１はＣＰＵボード２７からデータバスＢ２を介して入
力されたデータ部データＲＡＭスタートアドレスデータ
Ｄ７や、データアドレスカウンタインクリメント信号Ｄ
Ａ，ヘッダパルス（ＨＰ）に基づいてデータ部データＲ
ＡＭ１９から出力させるべきデータのアドレス信号を生
成する回路である。アドレスライン切換回路２２はデー
タ部データＲＡＭ１９にデータをセットする時と、デー
タ部データＲＡＭ１９からデータ部アドレスカウンタ２
１のアドレス信号に従ってデータを出力させる時にデー
タ部データＲＡＭ１９のアドレスラインをアドレスバス
Ｂ１を介してＣＰＵボード２７に切換えたりデータ部ア
ドレスカウンタ２１とに切換えたりする。

【００１４】出力イネーブルデータラッチ回路２４はＣ
ＰＵボード２７からデータバスＢ２を介して入力された
ゲート回路２３を制御するためのデータＤ８をＴＰ信号
に同期してラッチし、ゲート回路２３は出力イネーブル
データラッチ回路２４からのデータＤ８によりトラック
毎にサーボバイト信号発生回路１２からのサーボバイト
信号Ｓ１，Ｐ／Ｓ回路１４からのヘッダ部データＳ２，
Ｐ／Ｓ回路２０からのデータ部データＳ３，ＰＥＰデー
タ発生回路２６からのＰＥＰデータＳ４を出力したり出
力しなかったりする。出力信号セレクト回路２５はゲー
ト回路２３からの各信号のうちどの信号をフォーマット
信号Ｓ５とするかを決める回路であり、出力信号セレク
トデータＳＤによってゲート回路２３からの各信号Ｓ１
〜Ｓ４を選択的に出力することによって、今発生しよう
としているフォーマットの最終的な信号列を作る。

【００１５】ＰＥＰデータ発生回路２６は内部のＰＥＰ
データ格納ＲＯＭあるいはＲＡＭ内のデータをＴＰ信号
によりトラック毎にＰＥＰフォーマットに従って出力す
る。ＣＰＵボード２７はこの実施例のプリフォーマット
信号発生装置全体をソフトウェアにより制御する制御部
であり、図２に示すように各フォーマットに合わせた各
データのセット，ヘッダ部データ及びデータ部データの
生成とヘッダ部データＲＡＭ１３，データ部データＲＡ
Ｍ１９へのセット、ＣＲＣ演算、変調等の処理を行なう
。フォーマットのタイプを指示された時のＣＰＵボード
２７上のソフトウェアの処理フローを図１１に示す。 ＣＰＵボード２７はタイプが指定されると、その指定さ
れたタイプに従ってウォブル制御データＤ１，サーボバ
イト信号データＤ２，ヘッダ部データ，グルーブ制御デ
ータ，データ部データ，出力イネーブルデータＤ８，ト
ラックパルス数カウントデータＤ９，ヘッダ部長さデー
タＤ１０，データ部長さデータＤ１１，シーケンサセレ
クトデータＤ１２等をそれぞれウォブル制御データ格納
レジスタ，サーボバイト信号データ格納レジスタ，ヘッ
ダ部データＲＡＭ１３，グルーブ制御データＲＡＭ１７
，データ部データＲＡＭ１９，出力イネーブルデータラ
ッチ回路２４，トラックパルス発生回路２８，ヘッダパ
ルス発生回路２９，シーケンス制御回路３０等へセツト
する（各タイプのフォーマットへの初期化）。これによ
り、指定されたタイプのフォーマットでの動作準備が整
い、ＣＰＵボード２７は出力開始セクタデータについて
セクタあるいはトラック番号，ＣＲＣ演算，変調等の処
理を行い、ヘッダ部データＲＡＭ１３にセットすること
により初期化を終える。ＣＰＵボード２７は出力開始の
指令により指定されたタイプのフォーマットに従ってセ
クタあるいはトラック番号等をインクリメントしながら
次のセクタデータの生成を行い、ヘッダ部データＲＡＭ
１３にデータをセットする等の処理を繰り返す。図１２
はＡタイプフォーマットにおける次セクタのデータ生成
，処理部分のさらに詳しい処理フローを示す。ＣＰＵボ
ード２７はＳＮをセクタ番号、ＳＮｍａｘをトラック内
の最終セクタ番号、ＴＮをトラック番号とし、セクタ番
号をインクリメントしながら順次にトラック番号をイン
クリメントし、各セクタ毎にＣＲＣ演算，変調等の処理
を行い、ヘッダ部データの出力が終った後でヘッダ部デ
ータＲＡＭ１３にデータのセットを行う。他のタイプの
フォーマットについても同様のフローに従う。トラック
パルス発生回路２８は１チャンネルビット相当周期の基
本クロックＣＬＫをカウントし、１トラック相当毎にＴ
Ｐ信号を発生する。フォーマットのタイプにより１トラ
ック相当のチャンネルビット数が異なるので、トラック
パルス発生回路２８はトラックパルス数カウントデータ
Ｄ９が任意にセットされてトラックパルス数カウントデ
ータＤ９によりカウンタのカウント数が設定される。ヘ
ッダパルス発生回路２９はクロックＣＬＫを基本とした
ヘッダ部長さデータＤ１０とデータ部長さデータＤ１１
をもとに１セクタ毎にヘッダ部の最初にヘッダパルス（
ＨＰ）を発生し、また同時にヘッダ部とデータ部との別
を示すヘツダ部／データ部識別信号Ｈ／Ｄを発生する。

【００１６】シーケンス制御回路３０はＣＰＵボード２
７からデータバスＢ２を介して入力されるシーケンサセ
レクトデータＤ１２に基づいて出力信号セレクト回路２
５への出力信号セレクトデータＳＤ，ウォブル制御信号
発生回路１１へのウォブル制御信号シフトイネーブル信
号ＷＳ，サーボバイト信号発生回路１２へのサーボバイ
ト信号シフトイネーブル信号ＳＳ，Ｐ／Ｓ回路１４への
ヘッダ部データロード信号ＨＬ，Ｐ／Ｓ回路２０へのデ
ータ部データロード信号ＤＬ，ヘッダアドレスカウンタ
１５へのヘッダアドレスカウンタインクリメント信号Ｈ
Ａ，データアドレスカウンタ２１へのデータアドレスカ
ウンタインクリメント信号ＤＡを出力する。このシーケ
ンス制御回路３０はこれら各信号の出力タイミングを各
フォーマットタイプ毎にプログラムした複数のシーケン
スプログラム格納ＲＯＭと、格納されたデータをシーケ
ンシャルに出力させるためにこのシーケンスプログラム
格納ＲＯＭのアドレスデータを順次にインクリメントす
るシーケンスカウンタにより構成され、フォーマットの
タイプが指定されると、そのタイプのフォーマットに対
応したシーケンスプログラムを格納したシーケンスプロ
グラム格納ＲＯＭが選択され、各信号が出力される。こ
こで、各フォーマットタイプ毎に用意された複数のシー
ケンスプログラム格納ＲＯＭは１個のシーケンスプログ
ラム格納ＲＯＭに置き換えてもよい。この場合、フォー
マットのタイプが指定されると、そのタイプのフォーマ
ットに対応したシーケンスプログラムをＣＰＵボード２
７上のソフトウエア等によりその度にセットすることに
なる。

【００１７】次に、この実施例においてＢタイプのフォ
ーマットのプリフォーマット信号を出力する場合につい
て説明する。図５はＢタイプ（サンプル・サーボ方式）
のフォーマットを示す。Ｂタイプではウォブルピットや
アクセスのためのパターン、同期のためのパターン等を
情報として含むサーボバイトと、それに続くデータエリ
アがあり、これはヘッダ部データ（セクタ番号，トラッ
ク番号）あるいはデータ部データ（コントロールデータ
）がプリフォーマットされたり、後にユーザによってデ
ータが書き込まれる領域となる。サーボバイトとデータ
エリアとでセグメントが構成され、セグメントが複数集
まってヘッダ部及びデータ部が構成される。このヘッダ
部及びデータ部には前述のヘッダ部データ，データ部デ
ータが一連のデータとして書き込まれ、あるいは後にユ
ーザによって書き込まれる。ヘッダ部とデータ部とでセ
クタが構成され、セクタが複数集まってトラックが構成
される。このトラックは光ディスク原盤上でちょうど１
周分の長さにあたる。

【００１８】このような構成のフォーマットに対してこ
の実施例のプリフォーマット信号発生装置はサーボバイ
トパターンの発生、ヘッダ部データの発生（セクタ毎に
セクタ番号を変え、トラック毎にトラック番号を変える
）、データ部データの発生（ただしコントロールトラッ
クゾーンにおいてだけ出力する）を行なう。この実施例
はＣＰＵボード２７の制御下でシーケンス制御回路３０
がその内部のシーケンスプログラムに従って動作してプ
リフォーマット信号が出力される。図５はそのシーケン
スプログラムの例を示す。この例では１バイトが１５ｃ
ｂ（チャンネルビット）で構成され、サーボバイトが２
バイト、データエリアが８バイト、１セグメントが１０
バイト（１５０ｃｂ）で構成されている。シーケンスデ
ータ中の各ビツトｂ０〜ｂ７は次の信号に対応している
。 ｂ０→データ部データロード信号ＤＬ ｂ１→ヘッダ部データロード信号ＨＬ ｂ２→サーボバイト信号シフトイネーブル信号ＳＳｂ３
→ウォブル制御信号シフトイネーブル信号ＷＳｂ４〜ｂ
６→出力信号セレクトデータＳＤ（１００＝Ｓ１セレク
トデータ，０１０＝Ｓ２セレクトデータ，１１０＝Ｓ３
セレクトデータ） ｂ７→シーケンスカウンタプリセット信号また、シーケ
ンス制御回路３０においてシーケンスプログラムが格納
されているシーケンスメモリのアドレスラインａ０〜ａ
８のうちａ８にはヘツダ部／データ部識別信号Ｈ／Ｄが
ヘッダパルス発生回路２９から入力される。

【００１９】この実施例のプリフォーマット信号発生装
置はスタートの指令が入力されると、ヘッダパルス発生
回路２９からのヘツダ部／データ部識別信号Ｈ／Ｄが１
となり、シーケンス制御回路３０内のシーケンスカウン
タが０１Ｈにプリセットされ、これがシーケンス制御回
路３０内のシーケンスメモリのアドレスラインａ０〜ａ
８にセツトされてシーケンスメモリのアドレスが１０１
Ｈとなる。ここに、シーケンス制御回路３０のシーケン
スプログラムは１セグメントを単位としてプログラムさ
れており、ａ８のアドレスデータによってヘッダ部用プ
ログラムとデータ部用プログラムとに分けられる。今、
シーケンスメモリのアドレスデータが１０１Ｈであるか
ら、図５のヘッダ部のアドレス１０１Ｈのシーケンスデ
ータ（ｂ７〜ｂ０）＝（１１００００１１）が出力され
る。これは出力信号セレクトデータＳＤ＝（１００）で
、サーボバイト信号Ｓ１及びウォブル制御信号Ｓ６がイ
ネーブルの状態を指示している。ただし、この時、サー
ボバイト信号データＤ２およびウォブル制御データＤ１
はそれぞれサーボバイト信号発生回路１２，ウォブル制
御信号発生回路１１のレジスタにセツトされているもの
とする。シーケンスカウンタは基本クロツクＣＬＫによ
りカウントを進めてウォブル制御データシフトイネーブ
ル信号ＷＳ，サーボバイトシフトイネーブル信号ＳＳに
よりサーボバイト信号発生回路１２，ウォブル制御信号
発生回路１１のＰ／Ｓ回路にサーボバイト信号Ｓ１及び
ウォブル制御信号Ｓ６を順次に出力させ、そのサーボバ
イト信号Ｓ１はゲート回路２３および出力信号セレクト
回路２５を通して出力される。このサーボバイト信号Ｓ
１及びウォブル制御信号Ｓ６はそれぞれ３２ｃｂ長，１
６ｃｂ長であってセットされており、サーボバイト信号
発生回路１２，ウォブル制御信号発生回路１１のＰ／Ｓ
回路にて丁度一巡したところでシフトが禁止される。

【００２０】シーケンスメモリのアドレスデータが１１
ＥＨになると、ｂ１が０となり、あらかじめヘッダ部デ
ータＲＡＭ１３にセットされているヘッダ部の１バイト
目のデータがＰ／Ｓ回路１４にロードされる。次に、シ
ーケンスメモリのアドレスデータが１１ＦＨになると、
出力信号セレクトデータＳＤがＳ１セレクトデータから
Ｓ２セレクトデータに切換わり、Ｐ／Ｓ回路１４からの
ヘッダ部データがゲート回路２３および出力信号セレク
ト回路２５を通して出力される。ｂ１（ＨＬ：ヘッダ部
データロード信号）はその後１５ｃｂ毎に０となり、ヘ
ッダ部の２，３，４・・・８バイト目のデータが順次に
Ｐ／Ｓ回路１４にロードされる。ただし、この時、シー
ケンス制御回路３０においてヘッダ部データロード信号
ＨＬからヘッダ部アドレスカウンタインクリメント信号
ＨＡが作られ、ヘッダ部データＲＡＭ１３からＰ／Ｓ回
路１４にデータがロードされた後にヘッダ部アドレスカ
ウンタ１５の値がプリセット値Ｄ６から１づつインクリ
メントされる。また、アドレスライン切換回路１６はヘ
ッダ部アドレスカウンタ１５側にセットされている。こ
のようにして１セグメント長のデータが出力されると、
シーケンスデータｂ７が０となることにより、シーケン
スカウンタは再び００１Ｈにプリセットされ、同様な動
作が繰り返される。

【００２１】３セグメント長のデータが出力されると、
ヘツダ部／データ部識別信号Ｈ／Ｄが０となり、シーケ
ンス制御回路３０のシーケンスは図５のデータ部に示さ
れるプログラムに従って進行する。このプログラムでは
、サーボバイト信号Ｓ１の出力が終わると、データ部信
号Ｓ３の出力となるようにプログラムされており、ヘッ
ダ部データロード信号ＨＬの代りにデータ部データロー
ド信号ＤＬが発生するようにプログラムされている。 以下、データ部アドレスカウンタ２１，アドレスライン
切換回路２２，データ部データＲＡＭ１９，Ｐ／Ｓ回路
２０はデータ部データロード信号ＤＬの発生に伴い上記
ヘッダ部データ出力の場合におけるヘッダ部アドレスカ
ウンタ１５，アドレスライン切換回路１６，ヘッダ部デ
ータＲＡＭ１３，Ｐ／Ｓ回路１４と同様に動作する。こ
のようにして１セクタ分のデータが出力される。この時
、ＣＰＵボード２７はヘツダ部／データ部識別信号Ｈ／
Ｄをモニタし、データ部データの出力状態になると、ヘ
ツダ部側のアドレスライン切換回路１６をオンライン側
（ＣＰＵボード２７）側に切換えさせてヘツダ部データ
ＲＡＭ１３内の所定のデータを次のセクタで出力すべき
セクタ番号，トラック番号のデータ（変調済）に書換え
、アドレスライン切換回路１６をヘッダ部アドレスカウ
ンタ１５側に切換える。

【００２２】１セクタ分のデータの出力を終わると、次
のセクタのヘッダ部データの出力が始まり、ヘッダパル
ス発生回路２９からＨＰが出力される。このＨＰにより
ヘッダ部アドレスカウンタ１５およびデータ部アドレス
カウンタ２１はそれぞれヘッダ部データＲＡＭスタート
アドレスＤ６，データ部データＲＡＭスタートアドレス
Ｄ７がプリセットされ、上記動作を繰り返す。トラック
内の最終セクタのデータ出力時にはサーボバイト信号デ
ータＤ２，ウォブル制御データＤ１，各信号イネーブル
データＤ８をＣＰＵボード２７により書換えておけばト
ラックの終りにトラックパルス発生回路１６で発生する
ＴＰによって新しいデータが上述のように各Ｐ／Ｓ回路
およびラッチ回路にロードされ、次のトラックからはこ
の新しいデータが出力され、あるいは新しい各信号イネ
ーブルデータに基づいたデータの出力が行われる。コン
トロールトラック領域をつくることは、この時点でデー
タ部データの出力イネーブル信号を書換えることによっ
て実現できる。以上がサンプル・サーボ方式フォーマッ
トのプリフォーマット信号を出力する場合の動作である
。なお、サンプル・サーボ方式のフォーマットではグル
ーブが無いので、グルーブ制御ＲＡＭ１７は０にリセッ
トされ、グルーブ制御信号Ｓ７は常に０が出力されてい
る。

【００２３】次に、Ａタイプ（Ｃｏｍｐｏｓｉｔｅ　　
Ｃｏｎｔｉｎｕｏｕｓ）のフォーマットのプリフォーマ
ット信号を出力する場合の動作を説明する。図６はＡタ
イプのフォーマットを示す。セクタはヘッダ部とデータ
部とから構成され、これが複数集まって１トラックを形
成する。図７はシーケンス制御回路３０のＡタイプ光デ
ィスク原盤フォーマットに対するシーケンスプログラム
例を示す。１バイトを１６ｃｂ長とし、１バイト長のプ
ログラムが繰り返されるようになっている。各回路の動
作はＢタイプのフォーマットのプリフォーマット信号を
出力する場合と同様である。ただし、サーボバイトが無
いので、サーボバイト信号データおよびウォブル制御デ
ータは０にリセットされる。ヘッダ部データＲＡＭ１３
，グルーブ制御ＲＡＭ１７には例えば図３に示したよう
なデータがセットされ、セクタ番号，トラック番号，そ
の他のデータの書換えもＢタイプのフォーマットのプリ
フォーマット信号を出力する場合と同様である。ミラー
部はグルーブ制御データを“ＦＦＨ”とプログラムする
ことで形成している。ＰＥＰ部信号Ｓ４を出力する場合
は、出力信号としてＰＥＰ部信号Ｓ４を出力信号セレク
ト回路２５でセレクトするプログラムをシーケンス制御
回路３０に用意しておけばよい。連続案内溝タイプのフ
ォーマットについても、Ａタイプのフォーマットの場合
と同様の動作で生成される。ただし、ミラー部はないの
で、グルーブ制御データは全て“ＦＦＨ”にプログラム
される。

【００２４】このようにデータＤ１〜Ｄ１２をあらかじ
め与えておくことにより、あるいは出力トラック番号に
応じて換えていくことによりＡタイプのフォーマット，
Ｂタイプのフォーマット，その他のタイプの光ディスク
原盤のフォーマットのプリフォーマット信号を１つの装
置によって発生することができる。また、ヘッダ部デー
タＲＡＭスタートアドレスデータＤ６，データ部データ
ＲＡＭスタートアドレスデータＤ７をＣＰＵボード２７
により任意にセットすることができるので、ヘッダ部デ
ータＲＡＭ１３，データ部データＲＡＭ１９内に複数の
フォーマットのデータを同時に存在させておくこともで
きる。各種変調およびＣＲＣ演算等はＣＰＵボード２７
により行うが、専用の変調回路，ＣＲＣ演算回路等をＢ
１，Ｂ２ラインに接続してこれらの回路で行うようにし
てもよい。上記実施例のプリフォーマット信号発生装置
は光ディスク原盤露光装置に搭載され、光ディスク原盤
露光装置はプリフォーマット信号発生装置からの信号に
より光ディスク原盤の露光を行なうことになる。このた
め、ソフトウェアの交換又は切換えによって各種プリフ
ォーマット信号を得ることができ、機能性，信頼性，走
査性，保守性が向上する。

【００２５】

【発明の効果】以上のように請求項１の発明によれば、
ウォブル制御信号を出力するウォブル制御信号発生回路
と、サーボバイト信号を出力するサーボバイト信号発生
回路と、ヘッダ部データを格納して出力するヘッダ部デ
ータメモリと、このヘッダ部データメモリから出力され
るヘッダ部データをシリアルデータに変換して出力する
第１のパラレル／シリアル変換回路と、前記ヘッダ部デ
ータメモリの出力データ格納アドレスを生成するヘッダ
アドレスカウンタと、前記ヘッダ部データメモリのアド
レスを前記ヘッダアドレスカウンタからのアドレスとア
ドレスバスからのアドレスとのいずれかに切換える第１
のアドレスライン切換回路と、グルーブ制御データを格
納するグルーブ制御データメモリと、このグルーブ制御
データメモリからのグルーブ制御データをラッチして出
力するグルーブ制御データラッチ回路と、データ部デー
タを格納して出力するデータ部データメモリと、このデ
ータ部データメモリからのデータ部データをシリアルデ
ータに変換して出力する第２のパラレル／シリアル変換
回路と、前記データ部データメモリの出力データ格納ア
ドレスを生成するデータ部アドレスカウンタと、前記デ
ータ部データメモリのアドレスを前記データ部アドレス
カウンタからのアドレスとアドレスバスからのアドレス
とのいずれかに切換える第２のアドレスライン切換回路
と、ＰＥＰデータを発生するＰＥＰデータ発生回路と、
前記サーボバイト信号発生回路からのサーボバイト信号
，前記第１のパラレル／シリアル変換回路からのヘッダ
部データ，前記第２のパラレル／シリアル変換回路から
のデータ部データ，前記ＰＥＰデータ発生回路からのＰ
ＥＰデータから、ウォブルピットを有するタイプのフォ
ーマットの信号と、ミラー部を有するタイプのフォーマ
ットの信号と、連続的案内溝タイプのフォーマットの信
号とを選択的に出力する選択手段とを備えたので、ヘッ
ダ部データ，データ部データ，グルーブ制御データ，サ
ーボバイト信号データ，ウォブル制御データをいずれも
任意にプログラムすることが可能であり、かつセクタ毎
のヘッダ部データの書換えおよびトラック毎のサーボバ
イト信号データ，ウォブル制御データの書換えが可能で
あり、各種タイプの光ディスクに対して同一装置で対応
することができる。また、請求項２の発明によれば、請
求項１記載のプリフォーマット信号発生装置を具備し、
このプリフォーマット信号発生装置からの信号により光
ディスク原盤の露光を行なうので、ソフトウェアの交換
又は切換えによって各種プリフォーマット信号を得るこ
とができ、機能性，信頼性，走査性，保守性を向上させ
ることができる。

【図面の簡単な説明】

【図１】本発明の一実施例を示すブロック図である。

【図２】同実施例の処理フローを示すフローチャートで
ある。

【図３】同実施例のプリフォーマットデータ例を示す図
である。

【図４】Ｂタイプ光ディスクのフォーマットを示す図で
ある。

【図５】同実施例のシーケンスプログラム例を示す図で
ある。

【図６】同実施例のＡタイプ光ディスクのフォーマット
を示す図である。

【図７】同実施例の他のシーケンスプログラム例を示す
図である。

【図８】Ｂタイプの光ディスクの一部を示す図である。

【図９】Ａタイプの光ディスクの一部を示す図である。

【図１０】連続案内溝タイプの光ディスクの一部を示す
図である。

【図１１】上記実施例におけるＣＰＵボードの処理フロ
ーを示すフローチャートである。

【図１２】同ＣＰＵボードの処理フローの一部を詳しく
示すフローチャートである。

【符号の説明】

１１　　ウォブル制御信号発生回路 １２　　サーボバイト信号発生回路 １３　　ヘツダ部データＲＡＭ １４，２０　　Ｐ／Ｓ回路 １５　　ヘッダアドレスカウンタ １６，２２　　アドレスライン切換回路１７　　グルー
ブ制御データＲＡＭ １８　　グルーブ制御データラッチ回路１９　　データ
部データＲＡＭ ２１　　データ部アドレスカウンタ ２３　　ゲート回路 ２４　　出力イネーブルデータラッチ回路２５　　出力
信号セレクト回路 ２６　　ＰＥＰデータ発生回路 ２７　　ＣＰＵボード ２８　　トラックパルス発生回路 ２９　　ヘッダパルス発生回路 ３０　　シーケンス制御回路

Claims (2)

【特許請求の範囲】
1. 【請求項１】ウォブル制御信号を出力するウォブル制御
   信号発生回路と、サーボバイト信号を出力するサーボバ
   イト信号発生回路と、ヘッダ部データを格納して出力す
   るヘッダ部データメモリと、このヘッダ部データメモリ
   から出力されるヘッダ部データをシリアルデータに変換
   して出力する第１のパラレル／シリアル変換回路と、前
   記ヘッダ部データメモリの出力データ格納アドレスを生
   成するヘッダアドレスカウンタと、前記ヘッダ部データ
   メモリのアドレスを前記ヘッダアドレスカウンタからの
   アドレスとアドレスバスからのアドレスとのいずれかに
   切換える第１のアドレスライン切換回路と、グルーブ制
   御データを格納するグルーブ制御データメモリと、この
   グルーブ制御データメモリからのグルーブ制御データを
   ラッチして出力するグルーブ制御データラッチ回路と、
   データ部データを格納して出力するデータ部データメモ
   リと、このデータ部データメモリからのデータ部データ
   をシリアルデータに変換して出力する第２のパラレル／
   シリアル変換回路と、前記データ部データメモリの出力
   データ格納アドレスを生成するデータ部アドレスカウン
   タと、前記データ部データメモリのアドレスを前記デー
   タ部アドレスカウンタからのアドレスとアドレスバスか
   らのアドレスとのいずれかに切換える第２のアドレスラ
   イン切換回路と、ＰＥＰデータを発生するＰＥＰデータ
   発生回路と、前記サーボバイト信号発生回路からのサー
   ボバイト信号，前記第１のパラレル／シリアル変換回路
   からのヘッダ部データ，前記第２のパラレル／シリアル
   変換回路からのデータ部データ，前記ＰＥＰデータ発生
   回路からのＰＥＰデータから、ウォブルピットを有する
   タイプのフォーマットの信号と、ミラー部を有するタイ
   プのフォーマットの信号と、連続的案内溝タイプのフォ
   ーマットの信号とを選択的に出力する選択手段とを備え
   たことを特徴とするプリフォーマット信号発生装置。
2. 【請求項２】請求項１記載のプリフォーマット信号発生
   装置を具備し、このプリフォーマット信号発生装置から
   の信号により光ディスク原盤の露光を行なうことを特徴
   とする光ディスク原盤露光装置。