JPH04286112A - Manufacture of sputtering-related semiconductor device - Google Patents

Manufacture of sputtering-related semiconductor device

Info

Publication number
JPH04286112A
JPH04286112A JP5005891A JP5005891A JPH04286112A JP H04286112 A JPH04286112 A JP H04286112A JP 5005891 A JP5005891 A JP 5005891A JP 5005891 A JP5005891 A JP 5005891A JP H04286112 A JPH04286112 A JP H04286112A
Authority
JP
Japan
Prior art keywords
sputtering
film
stress
shield
deposited
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5005891A
Other languages
Japanese (ja)
Other versions
JP2556205B2 (en
Inventor
Toshio Taniguchi
谷口 敏雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP3050058A priority Critical patent/JP2556205B2/en
Publication of JPH04286112A publication Critical patent/JPH04286112A/en
Application granted granted Critical
Publication of JP2556205B2 publication Critical patent/JP2556205B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Physical Vapour Deposition (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

PURPOSE:To prevent a sputtering film deposited on a shield laid out in such a fashion to surround a processing space of a sputtering device from being separated and dispersed due to internal stress and enhance manufacturing yield of IC or the like. CONSTITUTION:When sputtering is carried out for a wafer which forms an IC and a deposited to a shield involves internal stress, sputtering processing is placed between for a dummy wafer under the condition that an internal stress-involved film be formed. Two types of internal stresses of the film are canceled so that no deposited film may be separated, which inhibits the generation of dust and dirt.

Description

【発明の詳細な説明】[Detailed description of the invention]

【0001】0001

【産業上の利用分野】本発明は半導体装置の製造に用い
られるスパッタリング処理に関わり、特にスパッタリン
グ空間を囲んで設けられたシールドに付着する皮膜の剥
離抑制に関わる。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to sputtering processing used in the manufacture of semiconductor devices, and particularly to suppressing peeling of a film adhering to a shield provided surrounding a sputtering space.

【0002】半導体装置の製造に用いられるスパッタリ
ング処理の原理或いは実施の態様は当業者に周知のとこ
ろである。スパッタリング処理に於いて、ターゲットか
ら飛散するスパッタ材が処理装置の内壁に付着すると、
それを除去することが困難になるため、内壁への付着を
防止する目的でシールドと呼ばれる隔離壁を設けること
も装置構成の通常の仕様となっている。
The principles and practices of sputtering processes used in the manufacture of semiconductor devices are well known to those skilled in the art. During sputtering processing, if sputtering material scattered from the target adheres to the inner wall of the processing equipment,
Since it becomes difficult to remove it, it is a standard specification for equipment configurations to provide a separation wall called a shield to prevent it from adhering to the inner walls.

【0003】0003

【従来の技術】図3はシールドを設けたプラズマスパッ
タリング装置の断面構造を模式的に示す図である。以下
、この図面が参照される。
2. Description of the Related Art FIG. 3 is a diagram schematically showing a cross-sectional structure of a plasma sputtering apparatus provided with a shield. Reference will be made to this drawing below.

【0004】1は気密構造のチャンバであり、プラズマ
生成空間2で発生したプラズマがターゲット3に衝突す
ると、ターゲット構成物質が微細な飛沫となって叩き出
され、対向して配置された試料4(通常は半導体ウエハ
)の上に堆積する。
Reference numeral 1 denotes a chamber with an airtight structure, and when the plasma generated in the plasma generation space 2 collides with the target 3, the constituent substances of the target are thrown out in the form of fine droplets, and the sample 4 ( usually deposited on a semiconductor wafer).

【0005】この時、飛沫の放散する方向はターゲット
表面側の全方向であるから、チャンバの内壁面にもかな
りの量が飛来することになる。これをそのまま内壁面に
付着させると装置の保守作業が困難になるので、図示の
如く、シールド5を設けてチャンバ内壁面にはスパッタ
リング堆積が起こらぬようにしている。シールドは取り
外すことが出来るので、比較的簡単に付着物を除去する
ことができる。なお、6はウエハを固定するためのクラ
ンパであり、ここではシールドがウエハ支持台を兼ねた
構造となっている。
[0005] At this time, since the droplets are scattered in all directions toward the target surface, a considerable amount of the droplets will also fly onto the inner wall surface of the chamber. If it were to adhere to the inner wall surface as it was, maintenance work on the apparatus would be difficult, so as shown in the figure, a shield 5 is provided to prevent sputtering deposition from occurring on the inner wall surface of the chamber. Since the shield can be removed, deposits can be removed relatively easily. Note that 6 is a clamper for fixing the wafer, and here the shield has a structure that also serves as a wafer support stand.

【0006】[0006]

【発明が解決しようとする課題】半導体装置の製造に於
いて、スパッタリングで堆積形成する皮膜の物理的特性
は、素子設計上の要求からかなり厳しいものになること
が多い。従ってスパッタリングの処理条件は生成皮膜の
膜質を最優先にして設定されることになる。
In the manufacture of semiconductor devices, the physical characteristics of films deposited by sputtering are often quite severe due to device design requirements. Therefore, the sputtering processing conditions are set with top priority given to the quality of the produced film.

【0007】例えばAl/Ti配線のバリヤ膜として利
用される窒化チタン(TiN)は、スパッタリングによ
って形成されるのが通常である。その際、処理条件によ
って堆積層の内部応力と組成がどのように変化するかが
第2図に示されている。
For example, titanium nitride (TiN), which is used as a barrier film for Al/Ti wiring, is usually formed by sputtering. FIG. 2 shows how the internal stress and composition of the deposited layer change depending on the processing conditions.

【0008】このグラフはプラズマ原料ガスであるN2
 の供給速度に対する生成膜の応力と組成を表すもので
、引張応力を正、圧縮応力を負としている。ガス圧力は
N2 供給速度が120sccm以下では4mTorr
、それ以上では供給速度に比例して上昇し、200sc
cmで6mTorr、300sccmで8mTorrで
ある。
[0008] This graph shows the plasma raw material gas N2.
It expresses the stress and composition of the produced film with respect to the supply rate, with tensile stress being positive and compressive stress being negative. The gas pressure is 4 mTorr when the N2 supply rate is 120 sccm or less.
, above that, it increases in proportion to the supply speed, 200sc
cm is 6 mTorr, and 300 sccm is 8 mTorr.

【0009】TiN膜を金属配線膜のバリア膜として利
用するのであれば、その比抵抗は極力低いことが望まし
く、そのためには組成を化学量論的比率に近づけること
が要求される。従って図2のデータに拠れば、N2 の
供給速度は150sccm〜200sccmに設定され
ことになる。ところが、この条件では1010dyne
/cm2を越える圧縮応力が堆積層に内包されたものと
なる。
[0009] If a TiN film is to be used as a barrier film for a metal wiring film, it is desirable that its resistivity be as low as possible, and for this purpose it is required that the composition be close to the stoichiometric ratio. Therefore, according to the data in FIG. 2, the N2 supply rate is set at 150 sccm to 200 sccm. However, under this condition, 1010dyne
A compressive stress exceeding /cm2 is included in the deposited layer.

【0010】ウエハ上に被着形成する皮膜類が圧縮/引
張のいずれかの応力を内包することは好ましいことでは
ないが、該皮膜はパターニングによって細分されたり、
異種の応力を内包する皮膜と積層される等の処理を受け
る結果、全体的には内部応力は問題にならない程度に緩
和されることが多い。
[0010] Although it is not preferable that the films deposited on the wafer contain either compressive or tensile stress, the films may be subdivided by patterning or
As a result of being subjected to treatments such as being laminated with films containing different types of stress, the internal stress is often alleviated to the extent that it does not become a problem overall.

【0011】ところが、処理装置の側ではこれとは事情
が異なっている。通常のスパッタリング装置ではウエハ
は1枚づつ処理されるから、1ロットのウエハを処理す
るだけでもスパッタリングは20〜40回行われ、シー
ルドにはスパッタ膜が厚く被着してしまう。膜厚の増加
と共に皮膜の応力も増し、シールドへの接着力を上回る
ようになると、被着膜が剥離してその砕片が処理空間に
飛散することが起こる。このようにして発生した剥離片
は塵埃であり、ウエハ表面に付着して素子の良好な形成
を阻害することになる。
However, on the processing device side, the situation is different. In a normal sputtering apparatus, wafers are processed one by one, so sputtering is performed 20 to 40 times just to process one lot of wafers, resulting in a thick sputtered film deposited on the shield. As the film thickness increases, the stress of the film also increases, and when the adhesion force to the shield is exceeded, the adhered film may peel off and fragments thereof may be scattered into the processing space. The peeled off pieces generated in this way are dust, which adhere to the wafer surface and impede good formation of elements.

【0012】本発明の目的は、この種の剥離片の発生を
抑制したスパッタリング処理法を提供することであり、
それによって製造歩留まりの向上した半導体装置の製造
方法を提供することである。
[0012] An object of the present invention is to provide a sputtering treatment method that suppresses the generation of this kind of peeled pieces.
It is an object of the present invention to provide a method for manufacturing a semiconductor device with improved manufacturing yield.

【0013】[0013]

【課題を解決するための手段】上記の目的を達成するた
め、本発明の半導体装置の方法に於いては、スパッタリ
ング処理が行われる空間を囲んでシールドが設けられて
いるパッタリング装置を用いて行う半導体装置の製造に
於いて、所望の膜質を備えた堆積層が試料面に堆積形成
する条件で実施される第1のスパッタリングに続いて、
該スパッタリングによりシールド面に付着した皮膜が内
包する応力とは作用方向が反対である応力を内包する皮
膜が該シールド面に付着する条件で第2のスパッタリン
グを行い、しかる後、第1のスパッタリング又は該スパ
ッタリングによる堆積層と同種の応力を内包する堆積層
を形成するスパッタリングを行う工程が包含される。
[Means for Solving the Problems] In order to achieve the above object, the semiconductor device method of the present invention uses a sputtering apparatus in which a shield is provided surrounding a space in which sputtering processing is performed. In manufacturing a semiconductor device, following the first sputtering, which is performed under conditions such that a deposited layer with desired film quality is deposited on the sample surface,
The second sputtering is performed under the condition that a film containing stress whose acting direction is opposite to the stress contained in the film attached to the shield surface by the sputtering is attached to the shield surface, and then the first sputtering or The method includes a step of performing sputtering to form a deposited layer containing the same type of stress as the deposited layer formed by the sputtering.

【0014】また本発明の典型的な実施態様に於いて、
前記第1のスパッタリングによってシールド面に付着す
る皮膜は圧縮応力を内包し、前記第2のスパッタリング
によってシールド面に付着する皮膜は引張応力を内包す
るものである。
[0014] Also, in a typical embodiment of the present invention,
The film attached to the shield surface by the first sputtering includes compressive stress, and the film attached to the shield surface by the second sputtering includes tensile stress.

【0015】本発明の特徴である上記工程をフローチャ
ートで示したものが図1であり、所定数のウエハに対す
るスパッタリングが行われた後、正規のウエハに対する
スパッタリングを中断し、ダミーウエハを用いる歪緩和
スパッタリングを行う。この歪緩和スパッタリングによ
る堆積層は、本来のスパッタリング処理による堆積層が
内包する応力とは作用方向が反対の応力を内包するもの
であり、シールド面付着膜の内部応力を相殺するもので
ある。その後、再び正規のウエハに対するスパッタリン
グを開始する。
FIG. 1 is a flowchart showing the above-mentioned process, which is a feature of the present invention. After sputtering has been performed on a predetermined number of wafers, sputtering on regular wafers is interrupted, and strain relaxation sputtering using a dummy wafer is performed. I do. The layer deposited by this strain-relaxing sputtering contains stress whose acting direction is opposite to the stress contained in the layer deposited by the original sputtering process, and cancels out the internal stress of the film deposited on the shield surface. After that, sputtering is started again on the regular wafer.

【0016】[0016]

【作用】ウエハ上への堆積層の形成を目的として行われ
るスパッタリングによって、例えば圧縮応力を内包する
被着膜がシールド面に形成されるが、本発明によれば、
それに続いて引張応力を持つ層が堆積形成されるため、
シールドに付着する皮膜の内部応力は打ち消しあって微
弱なものとなる。
[Operation] Sputtering performed for the purpose of forming a deposited layer on a wafer forms a deposited film containing, for example, compressive stress on the shield surface, but according to the present invention,
Subsequently, a layer with tensile stress is deposited, so
The internal stress of the film attached to the shield cancels out and becomes weak.

【0017】内部応力が低減されれば、それによる剥離
は起こり難くなり、素子形成を阻害する塵埃の発生も解
消する。なお、同一の装置によってスパッタリングを行
う場合、処理条件を選択することによって、堆積層に内
包される応力を異種のものとなし得ることは、図2のグ
ラフからも明らかである。
[0017] If the internal stress is reduced, peeling due to it becomes less likely to occur, and the generation of dust that inhibits element formation is also eliminated. It is also clear from the graph of FIG. 2 that when sputtering is performed using the same apparatus, the stress contained in the deposited layer can be made to be of different types by selecting the processing conditions.

【0018】[0018]

【実施例】集積回路内の素子領域に図4に模式的に示さ
れる構造体を形成することは通常行われることであり、
図中に包含されるTiN膜の形成を実施例として説明す
る。なお、図中の10はSi基板、11はSiO2の如
き絶縁膜、12は100〜500ÅのTi膜、13が1
000〜2000ÅのTiN膜、14は3000〜10
000ÅのAl層である。
[Example] It is common practice to form a structure schematically shown in FIG. 4 in an element region within an integrated circuit.
The formation of the TiN film included in the figure will be described as an example. In the figure, 10 is a Si substrate, 11 is an insulating film such as SiO2, 12 is a Ti film with a thickness of 100 to 500 Å, and 13 is 1
000-2000 Å TiN film, 14 is 3000-10
000 Å thick Al layer.

【0019】使用するスパッタリング装置は図3に示さ
れたものであり、Ar中にN2 を40〜60%含むガ
スを1.0〜4.0mTorrの圧力で供給し、これを
プラズマ化してTiターゲットを叩き、スパッタリング
を行う。集積回路が形成されるSiウエハに所定の厚さ
のTiN膜が堆積したら、ウエハを交換して同じ処理を
行う。このスパッタリングで、シールドには圧縮応力を
内包するTiN膜が付着する。
The sputtering apparatus used is shown in FIG. 3, and it supplies a gas containing 40 to 60% N2 in Ar at a pressure of 1.0 to 4.0 mTorr, turns it into plasma, and sputters the Ti target. to perform sputtering. Once a TiN film of a predetermined thickness has been deposited on a Si wafer on which an integrated circuit will be formed, the wafer is replaced and the same process is performed. Through this sputtering, a TiN film containing compressive stress is attached to the shield.

【0020】数枚〜1ロットのSiウエハにスパッタリ
ングを行った後、ダミーのウエハをセットし、N2 1
00%、圧力10mTorrに処理条件を変更してスパ
ッタリングを行う。処理時間を正規ウエハにTiN膜を
堆積する場合の数倍〜十倍とし、引張応力を内包するT
iN膜をシールド上に十分な厚さに形成する。
After sputtering several to one lot of Si wafers, dummy wafers are set and N2 1
Sputtering is performed by changing the processing conditions to 00% and 10 mTorr pressure. The processing time is several times to ten times that of depositing a TiN film on a regular wafer, and T
An iN film is formed on the shield to a sufficient thickness.

【0021】ダミーウエハに対する処理が終われば、再
び正規のウエハをセットし、処理条件を元に戻してTi
N膜のスパッタリング形成を続行する。シールドに付着
したTiN膜は内部応力が弱められているので、剥離し
て塵埃となることがない。
When the processing on the dummy wafer is completed, the regular wafer is set again, the processing conditions are returned to the original state, and the Ti
Continue sputtering formation of the N film. Since the internal stress of the TiN film attached to the shield is weakened, it will not peel off and become dust.

【0022】スパッタリング堆積層は圧縮或いは引張応
力を内包することが多く、処理条件を変えることによっ
てその作用方向が反転することも一般的に起こることで
あるから、上記TiNに限らず、他種皮膜のスパッタリ
ング形成に本発明を適用し、付着膜の剥離を防止するこ
ともできる。
Sputtering deposited layers often contain compressive or tensile stress, and it is common for the direction of action to be reversed by changing the processing conditions. The present invention can also be applied to sputtering formation to prevent the attached film from peeling off.

【0023】[0023]

【発明の効果】以上説明したように本発明では、圧縮(
或いは引張)応力を内包する皮膜の形成をある程度進め
た後、シールド上に引張(或いは圧縮)応力を内包する
皮膜を形成してシールド面付着膜の内部応力を緩和させ
るので、付着膜の剥離飛散が著しく減少し、ウエハ上に
塵埃として落下することが無くなる。そのため、集積回
路中の不良素子の発生が抑制され、集積回路装置の製造
歩留まりが向上する。
[Effects of the Invention] As explained above, in the present invention, compression (
After the formation of a film containing tensile (or tensile) stress has progressed to a certain extent, a film containing tensile (or compressive) stress is formed on the shield to relieve the internal stress of the film attached to the shield surface, so that the attached film does not peel off and scatter. This significantly reduces the amount of dust falling onto the wafer. Therefore, the occurrence of defective elements in the integrated circuit is suppressed, and the manufacturing yield of integrated circuit devices is improved.

【図面の簡単な説明】[Brief explanation of the drawing]

【図1】  本発明の処理順を示す工程図[Figure 1] Process diagram showing the processing order of the present invention

【図2】  
処理条件と生成膜中の応力の関係を示す図
[Figure 2]
Diagram showing the relationship between processing conditions and stress in the produced film

【図3】  
スパッタリング装置の構造を示す模式図
[Figure 3]
Schematic diagram showing the structure of sputtering equipment

【図4】  実
施例で形成される素子の構造を示す図
[Figure 4] Diagram showing the structure of an element formed in an example

【符号の説明】[Explanation of symbols]

1  チャンバ 2  プラズマ生成空間 3  ターゲット 4  試料(ウエハ) 5  シールド 6  クランパ 10  Si基板 11  絶縁膜(SiO2) 12  Ti膜 13  TiN膜 14  Al層 1 Chamber 2 Plasma generation space 3 Target 4 Sample (wafer) 5 Shield 6 Clamper 10 Si substrate 11 Insulating film (SiO2) 12 Ti film 13 TiN film 14 Al layer

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】  スパッタリング処理が行われる空間を
囲んでシールドが設けられているスパッタリング装置を
用いて行う半導体装置の製造に於いて、所望の膜質を備
えた堆積層が試料面に堆積形成する条件で実施される第
1のスパッタリング処理に続いて、該スパッタリングに
よりシールド面に付着した皮膜が内包する応力とは作用
方向が反対である応力を内包する皮膜が該シールド面に
付着する条件で第2のスパッタリングを行い、しかる後
、第1のスパッタリング又は該スパッタリングによる堆
積層と同種の応力を内包する堆積層を形成するスパッタ
リングを行う工程を包含することを特徴とする半導体装
置の製造方法。
1. Conditions for forming a deposited layer with a desired film quality on a sample surface in the manufacture of a semiconductor device using a sputtering apparatus in which a shield is provided surrounding a space in which sputtering processing is performed. Following the first sputtering treatment carried out in , a second sputtering treatment is performed under the condition that a film containing stress whose acting direction is opposite to the stress contained in the film adhered to the shield surface by the sputtering is attached to the shield surface. A method for manufacturing a semiconductor device, comprising the steps of performing sputtering, and then performing sputtering to form a deposited layer containing the same type of stress as the first sputtering or the deposited layer resulting from the sputtering.
【請求項2】  請求項1の半導体装置の製造方法であ
って、前記第1のスパッタリングによってシールド面に
付着する皮膜は圧縮応力を内包し、前記第2のスパッタ
リングによってシールド面に付着する皮膜は引張応力を
内包するものであることを特徴とする半導体装置の製造
方法。
2. The method of manufacturing a semiconductor device according to claim 1, wherein the film adhered to the shield surface by the first sputtering includes compressive stress, and the film adhered to the shield surface by the second sputtering includes compressive stress. A method for manufacturing a semiconductor device, characterized in that it contains tensile stress.
JP3050058A 1991-03-15 1991-03-15 Method of manufacturing semiconductor device related to sputtering Expired - Lifetime JP2556205B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3050058A JP2556205B2 (en) 1991-03-15 1991-03-15 Method of manufacturing semiconductor device related to sputtering

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3050058A JP2556205B2 (en) 1991-03-15 1991-03-15 Method of manufacturing semiconductor device related to sputtering

Publications (2)

Publication Number Publication Date
JPH04286112A true JPH04286112A (en) 1992-10-12
JP2556205B2 JP2556205B2 (en) 1996-11-20

Family

ID=12848402

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3050058A Expired - Lifetime JP2556205B2 (en) 1991-03-15 1991-03-15 Method of manufacturing semiconductor device related to sputtering

Country Status (1)

Country Link
JP (1) JP2556205B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013190765A1 (en) * 2012-06-22 2013-12-27 株式会社アルバック Hard mask and process for producing hard mask

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61140185A (en) * 1984-12-12 1986-06-27 Fujitsu Ltd Manufacture of josephson ic
JPH01277350A (en) * 1988-04-28 1989-11-07 Matsushita Electric Ind Co Ltd Device for producing magneto-optical recording medium
JPH0238566A (en) * 1988-07-27 1990-02-07 Hitachi Ltd Method and device for sputtering
JPH0246780A (en) * 1988-08-09 1990-02-16 Agency Of Ind Science & Technol Josephson junction element

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61140185A (en) * 1984-12-12 1986-06-27 Fujitsu Ltd Manufacture of josephson ic
JPH01277350A (en) * 1988-04-28 1989-11-07 Matsushita Electric Ind Co Ltd Device for producing magneto-optical recording medium
JPH0238566A (en) * 1988-07-27 1990-02-07 Hitachi Ltd Method and device for sputtering
JPH0246780A (en) * 1988-08-09 1990-02-16 Agency Of Ind Science & Technol Josephson junction element

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013190765A1 (en) * 2012-06-22 2013-12-27 株式会社アルバック Hard mask and process for producing hard mask
JPWO2013190765A1 (en) * 2012-06-22 2016-02-08 株式会社アルバック Hard mask and method of manufacturing hard mask

Also Published As

Publication number Publication date
JP2556205B2 (en) 1996-11-20

Similar Documents

Publication Publication Date Title
JP2953340B2 (en) Wiring formation method
JPH04286112A (en) Manufacture of sputtering-related semiconductor device
TWI742251B (en) Semiconductor device and manufacturing method thereof
US5332692A (en) Method of manufacturing a semiconductor device having a polycide structure
JPH0291940A (en) Manufacture of semiconductor device
JPS58202535A (en) Film forming device
JPH07230993A (en) Wiring forming method of semiconductor device
JP2002231724A (en) Method of forming wiring
JP3077666B2 (en) Method for manufacturing semiconductor device
JPH05326511A (en) Manufacture method of semiconductor element
JPH07211697A (en) Formation of metal wiring and fabrication of semiconductor device
JPH08274099A (en) Wiring forming method
JPH0758706B2 (en) Method for manufacturing semiconductor device
KR100480913B1 (en) Method for burying contact using stacked Ti/TiN
JPH0590267A (en) Semiconductor device and manufacture thereof
JPS63310123A (en) Silicon semiconductor substrate
JP2690613B2 (en) Method and apparatus for forming multilayer film
JPH04111319A (en) Manufacture of semiconductor device
JPS62247064A (en) Growing method for metallic film
JPH05114599A (en) Semiconductor device and manufacture thereof
JPH02153527A (en) Manufacture of semiconductor device
JPH04321254A (en) Formation of insulating film
JPH04130753A (en) Semiconductor device
JPH06120358A (en) High-integration semiconductor device and manufacture thereof
JPH0555385A (en) Manufacture of semiconductor device

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19960716