JP2556205B2 - Method of manufacturing semiconductor device related to sputtering - Google Patents

Method of manufacturing semiconductor device related to sputtering

Info

Publication number
JP2556205B2
JP2556205B2 JP3050058A JP5005891A JP2556205B2 JP 2556205 B2 JP2556205 B2 JP 2556205B2 JP 3050058 A JP3050058 A JP 3050058A JP 5005891 A JP5005891 A JP 5005891A JP 2556205 B2 JP2556205 B2 JP 2556205B2
Authority
JP
Japan
Prior art keywords
sputtering
film
stress
shield
sample
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP3050058A
Other languages
Japanese (ja)
Other versions
JPH04286112A (en
Inventor
敏雄 谷口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP3050058A priority Critical patent/JP2556205B2/en
Publication of JPH04286112A publication Critical patent/JPH04286112A/en
Application granted granted Critical
Publication of JP2556205B2 publication Critical patent/JP2556205B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は半導体装置の製造に用い
られるスパッタリング処理に関わり、特にスパッタリン
グ空間を囲んで設けられたシールドに付着する皮膜の剥
離抑制に関わる。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a sputtering process used for manufacturing a semiconductor device, and more particularly to suppressing peeling of a film adhered to a shield provided around a sputtering space.

【0002】半導体装置の製造に用いられるスパッタリ
ング処理の原理或いは実施の態様は当業者に周知のとこ
ろである。スパッタリング処理に於いて、ターゲットか
ら飛散するスパッタ材が処理装置の内壁に付着すると、
それを除去することが困難になるため、内壁への付着を
防止する目的でシールドと呼ばれる隔離壁を設けること
も装置構成の通常の仕様となっている。
Those skilled in the art are familiar with the principles or embodiments of the sputtering process used in the manufacture of semiconductor devices. In the sputtering process, if the spatter material scattered from the target adheres to the inner wall of the processing equipment,
Since it becomes difficult to remove it, it is also a normal specification of the device configuration to provide an isolation wall called a shield for the purpose of preventing adhesion to the inner wall.

【0003】[0003]

【従来の技術】図3はシールドを設けたプラズマスパッ
タリング装置の断面構造を模式的に示す図である。以
下、この図面が参照される。
2. Description of the Related Art FIG. 3 is a diagram schematically showing a sectional structure of a plasma sputtering apparatus provided with a shield. Hereinafter, this drawing will be referred to.

【0004】1は気密構造のチャンバであり、プラズマ
生成空間2で発生したプラズマがターゲット3に衝突す
ると、ターゲット構成物質が微細な飛沫となって叩き出
され、対向して配置された試料4(通常は半導体ウエハ)
の上に堆積する。
Reference numeral 1 denotes an airtight chamber, and when plasma generated in the plasma generation space 2 collides with the target 3, the target constituent material is smashed into fine droplets and is ejected. (Usually a semiconductor wafer)
Deposited on top of.

【0005】この時、飛沫の放散する方向はターゲット
表面側の全方向であるから、チャンバの内壁面にもかな
りの量が飛来することになる。これをそのまま内壁面に
付着させると装置の保守作業が困難になるので、図示の
如く、シールド5を設けてチャンバ内壁面にはスパッタ
リング堆積が起こらぬようにしている。シールドは取り
外すことが出来るので、比較的簡単に付着物を除去する
ことができる。なお、6はウエハを固定するためのクラ
ンパであり、ここではシールドがウエハ支持台を兼ねた
構造となっている。
At this time, since the directions of the splashes are all in the direction of the target surface side, a considerable amount will also come to the inner wall surface of the chamber. If this is adhered to the inner wall surface as it is, the maintenance work of the apparatus becomes difficult. Therefore, as shown in the figure, the shield 5 is provided to prevent sputtering deposition on the inner wall surface of the chamber. Since the shield can be removed, the deposit can be removed relatively easily. Reference numeral 6 is a clamper for fixing the wafer, and here the shield has a structure which also serves as a wafer support.

【0006】[0006]

【発明が解決しようとする課題】半導体装置の製造に於
いて、スパッタリングで堆積形成する皮膜の物理的特性
は、素子設計上の要求からかなり厳しいものになること
が多い。従ってスパッタリングの処理条件は生成皮膜の
膜質を最優先にして設定されることになる。
In the manufacture of semiconductor devices, the physical characteristics of the film deposited by sputtering are often severe due to the requirements of device design. Therefore, the processing conditions for sputtering are set with the film quality of the formed film as the top priority.

【0007】例えばAl/Ti配線のバリヤ膜として利
用される窒化チタン(TiN)は、スパッタリングによっ
て形成されるのが通常である。その際、処理条件によっ
て堆積層の内部応力と組成がどのように変化するかが第
2図に示されている。
For example, titanium nitride (TiN) used as a barrier film for Al / Ti wiring is usually formed by sputtering. At that time, FIG. 2 shows how the internal stress and composition of the deposited layer change depending on the processing conditions.

【0008】このグラフはプラズマ原料ガスであるN2
の供給速度に対する生成膜の応力と組成を表すもので、
引張応力を正、圧縮応力を負としている。ガス圧力はN
2 供給速度が120sccm以下では4mTorr、それ以上では供
給速度に比例して上昇し、200sccmで6mTorr、300sccm
で8mTorrである。
This graph shows N 2 which is a plasma source gas.
It expresses the stress and composition of the generated film with respect to the supply rate of
Tensile stress is positive and compressive stress is negative. Gas pressure is N
2 When the feed rate is 120 sccm or less, it is 4 mTorr, and when it is higher than that, it increases in proportion to the feed rate. At 200 sccm, it is 6 mTorr and 300 sccm.
It is 8 mTorr.

【0009】TiN膜を金属配線膜のバリア膜として利
用するのであれば、その比抵抗は極力低いことが望まし
く、そのためには組成を化学量論的比率に近づけること
が要求される。従って図2のデータに拠れば、N2 の供
給速度は150sccm〜200sccmに設定されことになる。とこ
ろが、この条件では1010dyne/cm2を越える圧縮応力が堆
積層に内包されたものとなる。
If the TiN film is used as a barrier film for a metal wiring film, it is desirable that its resistivity be as low as possible, and for that purpose, the composition must be brought close to the stoichiometric ratio. Therefore, according to the data in FIG. 2, the N 2 supply rate is set to 150 sccm to 200 sccm. However, under this condition, the compressive stress exceeding 10 10 dyne / cm 2 is included in the sedimentary layer.

【0010】ウエハ上に被着形成する皮膜類が圧縮/引
張のいずれかの応力を内包することは好ましいことでは
ないが、該皮膜はパターニングによって細分されたり、
異種の応力を内包する皮膜と積層される等の処理を受け
る結果、全体的には内部応力は問題にならない程度に緩
和されることが多い。
Although it is not preferable that the coatings formed on the wafer contain either compressive or tensile stress, the coatings may be subdivided by patterning,
As a result of being subjected to a treatment such as being laminated with a coating film containing different kinds of stress, the internal stress is often relaxed as a whole to such an extent that it does not matter.

【0011】ところが、処理装置の側ではこれとは事情
が異なっている。通常のスパッタリング装置ではウエハ
は1枚づつ処理されるから、1ロットのウエハを処理す
るだけでもスパッタリングは20〜40回行われ、シールド
にはスパッタ膜が厚く被着してしまう。膜厚の増加と共
に皮膜の応力も増し、シールドへの接着力を上回るよう
になると、被着膜が剥離してその砕片が処理空間に飛散
することが起こる。このようにして発生した剥離片は塵
埃であり、ウエハ表面に付着して素子の良好な形成を阻
害することになる。
However, the situation is different from that of the processing device. In a normal sputtering apparatus, wafers are processed one by one, so even if only one lot of wafers is processed, sputtering is performed 20 to 40 times, and a thick sputtering film is deposited on the shield. When the film thickness increases and the stress of the film increases and exceeds the adhesive force to the shield, the adhered film may peel off and the fragments may scatter into the processing space. The peeled pieces thus generated are dust and adhere to the surface of the wafer, which hinders the good formation of elements.

【0012】本発明の目的は、この種の剥離片の発生を
抑制したスパッタリング処理法を提供することであり、
それによって製造歩留まりの向上した半導体装置の製造
方法を提供することである。
An object of the present invention is to provide a sputtering treatment method in which the generation of peeled pieces of this kind is suppressed.
Accordingly, it is to provide a method for manufacturing a semiconductor device with an improved manufacturing yield.

【0013】[0013]

【課題を解決するための手段】上記の目的を達成するた
め、本発明では、スパッタリング処理が行われる空間を
囲んでシールドが設けられているパッタリング装置を
用いて行う半導体装置の製造方法に於いて、所望の膜質
を備えた堆積層が試料面に堆積形成する条件で第1の試
料に対して第1のスパッタリング処理を行った後、前記
第1の試料を前記処理空間から取り出す工程と、 第2の
試料を前記処理空間に搬入し、該第2の試料に対して前
記第1のスパッタリング処理、又は、該第1のスパッタ
リング処理による堆積層と同種の応力を内包する堆積層
を形成する第2のスパッタリング処理を行う工程とを含
み、 前記第2の試料を前記処理空間に搬入する前に、前
記第1のスパッタリング処理により堆積する皮膜が内包
する応力とは作用方向が反対である応力を内包する皮膜
が前記シールド面に付着する条件で第3のスパッタリン
処理を行う工程が包含される。
To achieve the above object, according to an aspect of, the present invention, the method of manufacturing a semiconductor device performed by using a scan sputtering apparatus shield surrounds the space where sputtering processing is performed are provided In the first test under the condition that a deposited layer having a desired film quality is deposited and formed on the sample surface.
After performing the first sputtering treatment on the material,
Removing the first sample from the processing space ;
The sample is loaded into the processing space and is placed in front of the second sample.
Note First sputtering treatment or the first sputtering
Deposited layer containing the same stress as the deposited layer by the ring process
And a step of performing a second sputtering treatment to form
Seen, before loading the second sample to the processing space, before
The film deposited by the first sputtering process is included.
A film containing a stress whose direction of action is opposite to that of the stress
Includes a step of performing a third sputtering treatment under the condition that is attached to the shield surface .

【0014】また本発明の典型的な実施態様に於いて、
前記第1のスパッタリングによってシールド面に付着す
る皮膜は圧縮応力を内包し、前記第2のスパッタリング
によってシールド面に付着する皮膜は引張応力を内包す
るものである。
In a typical embodiment of the present invention,
The film attached to the shield surface by the first sputtering contains a compressive stress, and the film attached to the shield surface by the second sputtering contains a tensile stress.

【0015】本発明の特徴である上記工程をフローチャ
ートで示したものが図1であり、所定数のウエハに対す
るスパッタリングが行われた後、正規のウエハに対する
スパッタリングを中断し、ダミーウエハを用いる歪緩和
スパッタリングを行う。この歪緩和スパッタリングによ
る堆積層は、本来のスパッタリング処理による堆積層が
内包する応力とは作用方向が反対の応力を内包するもの
であり、シールド面付着膜の内部応力を相殺するもので
ある。その後、再び正規のウエハに対するスパッタリン
グを開始する。
FIG. 1 is a flow chart showing the above-mentioned process which is a feature of the present invention. After the sputtering of a predetermined number of wafers is performed, the sputtering of the regular wafer is interrupted and the strain relaxation sputtering using the dummy wafer is performed. I do. The deposited layer formed by the strain relaxation sputtering contains a stress having an action direction opposite to the stress contained in the deposited layer formed by the original sputtering process, and cancels the internal stress of the shield surface adhesion film. Then, the sputtering of the regular wafer is started again.

【0016】[0016]

【作用】ウエハ上への堆積層の形成を目的として行われ
るスパッタリングによって、例えば圧縮応力を内包する
被着膜がシールド面に形成されるが、本発明によれば、
それに続いて引張応力を持つ層が堆積形成されるため、
シールドに付着する皮膜の内部応力は打ち消しあって微
弱なものとなる。
By the sputtering performed for the purpose of forming the deposited layer on the wafer, the adhered film containing the compressive stress is formed on the shield surface.
Since a layer with tensile stress is deposited and formed subsequently,
The internal stress of the film that adheres to the shield cancels each other out and becomes weak.

【0017】内部応力が低減されれば、それによる剥離
は起こり難くなり、素子形成を阻害する塵埃の発生も解
消する。なお、同一の装置によってスパッタリングを行
う場合、処理条件を選択することによって、堆積層に内
包される応力を異種のものとなし得ることは、図2のグ
ラフからも明らかである。
If the internal stress is reduced, peeling due to it is less likely to occur, and the generation of dust that hinders element formation is eliminated. It should be noted from the graph of FIG. 2 that when the sputtering is performed by the same apparatus, the stresses contained in the deposited layer can be made different by selecting the processing conditions.

【0018】[0018]

【実施例】集積回路内の素子領域に図4に模式的に示さ
れる構造体を形成することは通常行われることであり、
図中に包含されるTiN膜の形成を実施例として説明す
る。なお、図中の10はSi基板、11はSiO2の如き絶縁
膜、12は100〜500ÅのTi膜、13が1000〜2000ÅのTi
N膜、14は3000〜10000ÅのAl層である。
EXAMPLE It is common practice to form the structure shown schematically in FIG. 4 in the device region within an integrated circuit,
The formation of the TiN film included in the figure will be described as an example. In the figure, 10 is a Si substrate, 11 is an insulating film such as SiO 2 , 12 is a Ti film of 100 to 500Å, 13 is Ti of 1000 to 2000Å.
N film, 14 is an Al layer of 3000 to 10000Å.

【0019】使用するスパッタリング装置は図3に示さ
れたものであり、Ar中にN2 を40〜60%含むガスを1.
0〜4.0mTorrの圧力で供給し、これをプラズマ化してT
iターゲットを叩き、スパッタリングを行う。集積回路
が形成されるSiウエハに所定の厚さのTiN膜が堆積
したら、ウエハを交換して同じ処理を行う。このスパッ
タリングで、シールドには圧縮応力を内包するTiN膜
が付着する。
The sputtering apparatus used is that shown in FIG. 3, and the gas containing 40 to 60% of N 2 in Ar is 1.
It is supplied at a pressure of 0 to 4.0 mTorr, and this is turned into plasma and T
The i target is hit to perform sputtering. After the TiN film having a predetermined thickness is deposited on the Si wafer on which the integrated circuit is formed, the wafer is replaced and the same process is performed. By this sputtering, a TiN film containing a compressive stress adheres to the shield.

【0020】数枚〜1ロットのSiウエハにスパッタリ
ングを行った後、ダミーのウエハをセットし、N2 100
%、圧力10mTorrに処理条件を変更してスパッタリング
を行う。処理時間を正規ウエハにTiN膜を堆積する場
合の数倍〜十倍とし、引張応力を内包するTiN膜をシ
ールド上に十分な厚さに形成する。
After performing sputtering on several wafers to one lot of Si wafers, dummy wafers are set and N 2 100
%, The pressure is 10 mTorr, and the processing conditions are changed to perform sputtering. The processing time is set to several times to ten times that for depositing a TiN film on a regular wafer, and a TiN film containing a tensile stress is formed on the shield to a sufficient thickness.

【0021】ダミーウエハに対する処理が終われば、再
び正規のウエハをセットし、処理条件を元に戻してTi
N膜のスパッタリング形成を続行する。シールドに付着
したTiN膜は内部応力が弱められているので、剥離し
て塵埃となることがない。
When the processing on the dummy wafer is completed, a regular wafer is set again, the processing conditions are returned to the original state, and the Ti
The sputtering formation of the N film is continued. Since the internal stress of the TiN film attached to the shield is weakened, it does not peel off and become dust.

【0022】スパッタリング堆積層は圧縮或いは引張応
力を内包することが多く、処理条件を変えることによっ
てその作用方向が反転することも一般的に起こることで
あるから、上記TiNに限らず、他種皮膜のスパッタリ
ング形成に本発明を適用し、付着膜の剥離を防止するこ
ともできる。
The sputtered deposited layer often contains a compressive or tensile stress, and its action direction is generally reversed by changing the treatment conditions. Therefore, the sputtered deposited layer is not limited to the above TiN, but other types of coatings. The present invention can be applied to the sputtering formation of to prevent peeling of the adhered film.

【0023】[0023]

【発明の効果】以上説明したように本発明では、圧縮
(或いは引張)応力を内包する皮膜の形成をある程度進め
た後、シールド上に引張(或いは圧縮)応力を内包する皮
膜を形成してシールド面付着膜の内部応力を緩和させる
ので、付着膜の剥離飛散が著しく減少し、ウエハ上に塵
埃として落下することが無くなる。そのため、集積回路
中の不良素子の発生が抑制され、集積回路装置の製造歩
留まりが向上する。
As described above, according to the present invention, compression is performed.
After advancing the formation of a film containing (or tensile) stress to some extent, a film containing tensile (or compression) stress is formed on the shield to relieve the internal stress of the shield surface adhesion film, so the adhesion film peels off. Scattering is significantly reduced, and it does not fall as dust on the wafer. Therefore, the generation of defective elements in the integrated circuit is suppressed, and the manufacturing yield of the integrated circuit device is improved.

【図面の簡単な説明】[Brief description of drawings]

【図1】 本発明の処理順を示す工程図FIG. 1 is a process diagram showing a processing order of the present invention.

【図2】 処理条件と生成膜中の応力の関係を示す図FIG. 2 is a diagram showing a relationship between processing conditions and stress in a formed film.

【図3】 スパッタリング装置の構造を示す模式図FIG. 3 is a schematic diagram showing the structure of a sputtering apparatus.

【図4】 実施例で形成される素子の構造を示す図FIG. 4 is a diagram showing a structure of an element formed in an example.

【符号の説明】[Explanation of symbols]

1 チャンバ 2 プラズマ生成空間 3 ターゲット 4 試料(ウエハ) 5 シールド 6 クランパ 10 Si基板 11 絶縁膜(SiO2) 12 Ti膜 13 TiN膜 14 Al層1 chamber 2 plasma generation space 3 target 4 sample (wafer) 5 shield 6 clamper 10 Si substrate 11 insulating film (SiO 2 ) 12 Ti film 13 TiN film 14 Al layer

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】スパッタリング処理が行われる空間を囲ん
でシールドが設けられているスパッタリング装置を用い
て行う半導体装置の製造方法に於いて、 所望の膜質を備えた堆積層が試料面に堆積形成する条件
第1の試料に対して第1のスパッタリング処理を行っ
た後、前記第1の試料を前記処理空間から取り出す工程
と、 第2の試料を前記処理空間に搬入し、該第2の試料に対
して前記第1のスパッタリング処理、又は、該第1のス
パッタリング処理による堆積層と同種の応力を内包する
堆積層を形成する第2のスパッタリング処理を行う工程
とを含み、 前記第2の試料を前記処理空間に搬入する前に、前記第
1のスパッタリング処理により堆積する皮膜が内包する
応力とは作用方向が反対である応力を内包する皮膜が前
記シールド面に付着する条件で第3のスパッタリング処
理を行う ことを特徴とする半導体装置の製造方法。
1. A method for manufacturing a semiconductor device, which is performed by using a sputtering apparatus having a shield surrounding a space where a sputtering process is performed, wherein a deposition layer having a desired film quality is deposited and formed on a sample surface. The first sputtering process is performed on the first sample under the conditions
And then removing the first sample from the processing space
Then, the second sample is loaded into the processing space, and the second sample is
The first sputtering treatment or the first sputtering treatment.
Includes the same kind of stress as the deposited layer by the putting process
A step of performing a second sputtering process for forming a deposited layer
And before loading the second sample into the processing space.
The film deposited by the sputtering process of No. 1 is included
The direction of action is opposite to that of stress.
The third sputtering treatment is performed under the condition that it adheres to the shield surface.
A method of manufacturing a semiconductor device, comprising:
【請求項2】請求項1の半導体装置の製造方法であっ
て、前記第1のスパッタリングによってシールド面に付
着する皮膜は圧縮応力を内包し、前記第3のスパッタリ
ングによってシールド面に付着する皮膜は引張応力を内
包するものであることを特徴とする半導体装置の製造方
法。
2. The method for manufacturing a semiconductor device according to claim 1, wherein the film deposited on the shield surface by the first sputtering contains compressive stress, and the film deposited on the shield surface by the third sputtering is A method of manufacturing a semiconductor device, which comprises a tensile stress.
JP3050058A 1991-03-15 1991-03-15 Method of manufacturing semiconductor device related to sputtering Expired - Lifetime JP2556205B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3050058A JP2556205B2 (en) 1991-03-15 1991-03-15 Method of manufacturing semiconductor device related to sputtering

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3050058A JP2556205B2 (en) 1991-03-15 1991-03-15 Method of manufacturing semiconductor device related to sputtering

Publications (2)

Publication Number Publication Date
JPH04286112A JPH04286112A (en) 1992-10-12
JP2556205B2 true JP2556205B2 (en) 1996-11-20

Family

ID=12848402

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3050058A Expired - Lifetime JP2556205B2 (en) 1991-03-15 1991-03-15 Method of manufacturing semiconductor device related to sputtering

Country Status (1)

Country Link
JP (1) JP2556205B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101599038B1 (en) * 2012-06-22 2016-03-02 가부시키가이샤 알박 Hard mask and process for producing hard mask

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61140185A (en) * 1984-12-12 1986-06-27 Fujitsu Ltd Manufacture of josephson ic
JPH01277350A (en) * 1988-04-28 1989-11-07 Matsushita Electric Ind Co Ltd Device for producing magneto-optical recording medium
JPH0238566A (en) * 1988-07-27 1990-02-07 Hitachi Ltd Method and device for sputtering
JPH0246780A (en) * 1988-08-09 1990-02-16 Agency Of Ind Science & Technol Josephson junction element

Also Published As

Publication number Publication date
JPH04286112A (en) 1992-10-12

Similar Documents

Publication Publication Date Title
JPH0387358A (en) Film forming device and formation of film and sputtering device
US5019234A (en) System and method for depositing tungsten/titanium films
JP2556205B2 (en) Method of manufacturing semiconductor device related to sputtering
KR101326106B1 (en) Extending method of cleaning period for thin film deposition apparatus
JP3200650B2 (en) Manufacturing method of refractory metal film
US6774059B1 (en) High crack resistance nitride process
JP2606548B2 (en) Cu wiring and method for forming the same
JPS59208071A (en) Method and device for forming film
JPS58202535A (en) Film forming device
JP2007100218A (en) Component for vacuum film deposition system, vacuum film deposition system using the same, and target and backing plate
JPH04354118A (en) Manufacture of semiconductor device
JP4647249B2 (en) Thin film forming apparatus component and method of manufacturing the same
JPH10135150A (en) Method of treating work piece
US6368977B1 (en) Semiconductor device manufacturing method
JP5254277B2 (en) Manufacturing method of parts for vacuum film forming apparatus
CA2511832C (en) Components for a film-forming device and method for cleaning the same
JP2690613B2 (en) Method and apparatus for forming multilayer film
KR100480913B1 (en) Method for burying contact using stacked Ti/TiN
JPH0462921A (en) Etching of rear surface of semiconductor material
JPH08203828A (en) Method and equipment for sputtering
JPH04111319A (en) Manufacture of semiconductor device
JPS63310123A (en) Silicon semiconductor substrate
KR100293356B1 (en) METHOD FOR DEPOSITING ALUMINIUM FILM AND ARC TiN FILM
JP2001303245A (en) Assembly of sputtering target and backing plate with less particle generation
KR19990006222A (en) Manufacturing Method of Semiconductor Device

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19960716