JPH04284544A - Micro-controller - Google Patents

Micro-controller

Info

Publication number
JPH04284544A
JPH04284544A JP3049430A JP4943091A JPH04284544A JP H04284544 A JPH04284544 A JP H04284544A JP 3049430 A JP3049430 A JP 3049430A JP 4943091 A JP4943091 A JP 4943091A JP H04284544 A JPH04284544 A JP H04284544A
Authority
JP
Japan
Prior art keywords
address
log
microcontroller
start address
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3049430A
Other languages
Japanese (ja)
Inventor
Satoru Yamaguchi
悟 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu VLSI Ltd
Fujitsu Ltd
Original Assignee
Fujitsu VLSI Ltd
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu VLSI Ltd, Fujitsu Ltd filed Critical Fujitsu VLSI Ltd
Priority to JP3049430A priority Critical patent/JPH04284544A/en
Publication of JPH04284544A publication Critical patent/JPH04284544A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To provide a micro-controller capable of executing easily the analysis of a fault or the debugging of a system in respect of the micro-controller which incorporates a CPU and a peripheral circuit and is used for a specified purpose. CONSTITUTION:The micro-controller is the micro-controller which incorporates the CPU and the peripheral circuit, and is used for the specified purpose, and it is constituted so as to be provided with a start address setting means 1 to set a log start address, an address discriminating means 2 to discriminate whether the value of a program counter coincides with the set log start address or not, and an address.data storage means 3 to store data on an internal bus corresponding to the address after log start address and the address when the value of the program counter coincides with the set log start address.

Description

【発明の詳細な説明】[Detailed description of the invention]

【0001】0001

【産業上の利用分野】本発明はマイクロコントローラに
関し、特に、CPUおよび周辺回路を内蔵して特定の用
途に使用されるマイクロコントローラに関する。近年、
CPUおよび周辺回路を内蔵して特定の用途に使用され
るマイクロコントローラは、回路規模が増大し、また、
制御が複雑化しているため、デバックや故障解析が難し
くなっている。そこで、簡便なプログラムトレース方法
が要望されている。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a microcontroller, and more particularly to a microcontroller that has a built-in CPU and peripheral circuits and is used for a specific purpose. recent years,
Microcontrollers, which have a built-in CPU and peripheral circuits and are used for specific purposes, have increased circuit scale and
As control becomes more complex, debugging and failure analysis are becoming more difficult. Therefore, there is a need for a simple program tracing method.

【0002】0002

【従来の技術】近年、CPUおよび周辺回路を内蔵して
特定の用途に使用されるマイクロコントローラは、回路
規模が増大し、また、制御が複雑化しているため、オン
ボードでのリアルタイムデバックが困難となっている。 そのため、従来のマイクロコントローラにおいては、回
路の複雑さから不具合現象の再現も難しく、リアルタイ
ムデバックや故障解析は、ロジックアナライザおよび個
人の経験等に頼ることが多いのが現状である。このよう
に、リアルタイムデバックや故障解析をロジックアナラ
イザおよび個人の経験等に頼って行っていたのでは、工
数が膨大なものとなり開発上のネックとなっている。
[Background Art] In recent years, microcontrollers that have a built-in CPU and peripheral circuits and are used for specific purposes have increased in circuit scale and become more complex to control, making on-board real-time debugging difficult. It becomes. Therefore, in conventional microcontrollers, it is difficult to reproduce malfunction phenomena due to the complexity of the circuit, and the current situation is that real-time debugging and failure analysis often rely on logic analyzers and personal experience. As described above, relying on logic analyzers and personal experience for real-time debugging and failure analysis requires an enormous amount of man-hours, which becomes a bottleneck in development.

【0003】特に、マイクロコントローラの場合には、
プログラムメモリを内蔵しているため、プログラムアド
レス, オペコード, オペランド等を外部から観察す
ることができず、故障解析は困難なものとなっている。 また、ノイズ等による誤動作のような突発的な現象のト
レースが困難である。
In particular, in the case of microcontrollers,
Because they have built-in program memory, program addresses, opcodes, operands, etc. cannot be observed from the outside, making failure analysis difficult. Furthermore, it is difficult to trace sudden phenomena such as malfunctions caused by noise or the like.

【0004】0004

【発明が解決しようとする課題】上述したように、従来
のマイクロコントローラは、故障解析に膨大な工数を要
している。そればかりか、デバックや故障解析をロジッ
クアナライザおよび個人の経験等に頼って行っているの
で、正確さの面でも問題がある。本発明は、上述した従
来のマイクロコントローラが有する課題に鑑み、故障解
析やシステムデバックを容易に実行することのできるマ
イクロコントローラの提供を目的とする。さらに、本発
明は、従来では捕捉し難かったノイズ等による暴走とい
った現象を捉えることも目的とする。
SUMMARY OF THE INVENTION As described above, conventional microcontrollers require an enormous amount of man-hours for failure analysis. Furthermore, since debugging and failure analysis are performed by relying on a logic analyzer and personal experience, there is also a problem in terms of accuracy. SUMMARY OF THE INVENTION In view of the problems of the conventional microcontrollers described above, an object of the present invention is to provide a microcontroller that can easily perform failure analysis and system debugging. Furthermore, the present invention also aims to capture phenomena such as runaway due to noise, etc., which have been difficult to capture in the past.

【0005】[0005]

【課題を解決するための手段】図1は本発明に係るマイ
クロコントローラの原理を示すブロック図である。本発
明によれば、CPUおよび周辺回路を内蔵して特定の用
途に使用されるマイクロコントローラであって、ログス
タートアドレスを設定するスタートアドレス設定手段1
と、プログラムカウンタの値が前記設定されたログスタ
ートアドレスに一致するかどうかを判別するアドレス判
別手段2と、前記プログラムカウンタの値が前記設定さ
れたログスタートアドレスに一致する時、該ログスター
トアドレス以降のアドレスおよび当該アドレスに対応す
る内部バス上のデータを格納するアドレス・データ格納
手段3とを具備することを特徴とするマイクロコントロ
ーラが提供される。
FIG. 1 is a block diagram showing the principle of a microcontroller according to the present invention. According to the present invention, there is provided a start address setting means 1 for setting a log start address, which is a microcontroller having a built-in CPU and peripheral circuits and used for a specific purpose.
and address determining means 2 for determining whether the value of the program counter matches the set log start address; A microcontroller is provided which is characterized by comprising address/data storage means 3 for storing subsequent addresses and data on an internal bus corresponding to the addresses.

【0006】[0006]

【作用】本発明のマイクロコントローラによれば、スタ
ートアドレス設定手段1によりログスタートアドレスが
設定される。さらに、アドレス判別手段2によりプログ
ラムカウンタの値がスタートアドレス設定手段1に設定
されたログスタートアドレスに一致するかどうかが判別
される。そして、プログラムカウンタの値が設定された
ログスタートアドレスに一致する時、アドレス・データ
格納手段3によりログスタートアドレス以降のアドレス
および当該アドレスに対応する内部バス上の実際のデー
タが格納される。
According to the microcontroller of the present invention, the log start address is set by the start address setting means 1. Further, the address determining means 2 determines whether the value of the program counter matches the log start address set in the start address setting means 1. Then, when the value of the program counter matches the set log start address, the address/data storage means 3 stores the address after the log start address and the actual data on the internal bus corresponding to the address.

【0007】そして、本発明のマイクロコントローラに
よれば、アドレス・データ格納手段3に格納されたアド
レスおよびデータが読み出されてプログラムトレースが
実行される。従って、本発明のマイクロコントローラに
よれば、故障解析やシステムデバックを容易に実行する
ことができ、さらに、従来では捕捉し難かったノイズ等
による暴走といった現象をも捉えることが可能となる。
According to the microcontroller of the present invention, the addresses and data stored in the address/data storage means 3 are read out and program tracing is executed. Therefore, according to the microcontroller of the present invention, it is possible to easily perform failure analysis and system debugging, and it is also possible to detect phenomena such as runaway due to noise, etc., which were difficult to detect in the past.

【0008】[0008]

【実施例】以下、図面を参照して本発明に係るマイクロ
コントローラの実施例を説明する。図2は本発明のマイ
クロコントローラの一実施例を示すブロック図である。 同図に示されるように、本実施例のマイクロコントロー
ラは、ROM(Read Only Memory)2
1, RAM(Random Access Memo
ry)22, プログラムカウンタ23, IPLA(
Instruction Programmable 
Logic Array)24, レジスタファイル・
ALU(Arithmetic and Logic 
Unit)25, 内部バスインターフェース26, 
内部バス27, 周辺回路28, および,ログ制御部
4を備えている。
Embodiments Hereinafter, embodiments of a microcontroller according to the present invention will be described with reference to the drawings. FIG. 2 is a block diagram showing an embodiment of the microcontroller of the present invention. As shown in the figure, the microcontroller of this embodiment has a ROM (Read Only Memory) 2
1. RAM (Random Access Memo)
ry) 22, program counter 23, IPLA(
Instruction Programmable
Logic Array) 24, register file/
ALU (Arithmetic and Logic)
Unit) 25, internal bus interface 26,
It includes an internal bus 27, a peripheral circuit 28, and a log control section 4.

【0009】ROM21 にはプログラムメモリが格納
されており、該ROM21 からのオペコードはデコー
ダ24a を介してIPLA24(CPU側) に供給
されると共に、デコードされたオペランドは内部バスイ
ンターフェース26に供給されている。IPLA24か
らプログラムカウンタ23およびレジスタファイル・A
LU25 に対してはそれぞれコントロール信号が供給
され、また、内部バスインターフェース26にもコント
ロール信号が供給されている。プログラムカウンタ23
からROM21 にはアドレスデータが供給され、また
、プログラムカウンタ23から内部バスインターフェー
ス26にもアドレス信号が供給されている。そして、ア
ドレスバスおよびデータバスを有する内部バス27によ
り、内部バスインターフェース26, RAM22,周
辺回路23, および,ログ制御部4間の信号およびデ
ータの授受が行えるようになっている。ここで、内部バ
スインターフェース26と周辺回路28の間には、アド
レスデコーダ28a が設けられている。
A program memory is stored in the ROM 21, and the operation code from the ROM 21 is supplied to the IPLA 24 (on the CPU side) via a decoder 24a, and the decoded operands are supplied to the internal bus interface 26. . From IPLA 24 to program counter 23 and register file A
A control signal is supplied to each LU 25, and a control signal is also supplied to the internal bus interface 26. Program counter 23
Address data is supplied from the program counter 23 to the ROM 21, and an address signal is also supplied from the program counter 23 to the internal bus interface 26. An internal bus 27 having an address bus and a data bus allows signals and data to be exchanged between the internal bus interface 26, RAM 22, peripheral circuit 23, and log control unit 4. Here, an address decoder 28a is provided between the internal bus interface 26 and the peripheral circuit 28.

【0010】以上において、ROM21 〜周辺回路2
8の構成は、従来のものと同様であり、詳細な説明は省
略する。 そして、本実施例の特徴は、従来のマイクロコントロー
ラに対して、さらにログ制御部4を内蔵するようにした
構成にある。すなわち、ログ制御部4は、アドレスデコ
ーダ41, ログモードレジスタ (スタートアドレス
レジスタ)42,カウンタ43, および, ログレジ
スタ44を備えている。
In the above, ROM 21 to peripheral circuit 2
The configuration of No. 8 is the same as the conventional one, and detailed explanation will be omitted. The feature of this embodiment is that a log control section 4 is further incorporated in the conventional microcontroller. That is, the log control unit 4 includes an address decoder 41, a log mode register (start address register) 42, a counter 43, and a log register 44.

【0011】ログモードレジスタ42は、プログラムの
トレースを行うスタートアドレスレジスタを設定してお
くためのレジスタであり、換言すると、注目しているプ
ログラム個所の先頭のアドレスを格納するためのもので
ある。そして、内部バス27を介して供給されるプログ
ラムカウンタ23の値が、ログモードレジスタ42に設
定されたスタートアドレスレジスタに一致すると、それ
以降のアドレスをカウンタ43によりカウントして格納
し、且つ、該アドレスに対応するデータをログレジスタ
44に格納するようになっている。
The log mode register 42 is a register for setting a start address register for tracing a program. In other words, it is a register for storing the start address of the program part of interest. When the value of the program counter 23 supplied via the internal bus 27 matches the start address register set in the log mode register 42, the counter 43 counts and stores the subsequent addresses, and Data corresponding to the address is stored in the log register 44.

【0012】次の表1はカウンタ43およびログレシス
タ44に格納されるアドレス(カウント値; プログラ
ムカウンタ値) および内部バス27上の実際のデータ
を示すものである。
Table 1 below shows the addresses (count values; program counter values) stored in the counter 43 and log register 44 and the actual data on the internal bus 27.

【0013】[0013]

【表1】[Table 1]

【0014】以上において、カウンタ43は、CPUの
1マシンサイクル毎にインクリメントされ、その時の内
部バス (データバス) 27上に出力されている実際
のデータをログレジスタ44に格納するようになってい
る。さらに、ログ制御部4に格納されるスタートアドレ
ス以降のアドレスおよび当該アドレスに対応する内部バ
ス上の実際のデータは、カウンタ43 (ログレジスタ
44) がオーバーフローするまで連続して格納される
ことになる。また、ログモードレジスタ42と内部バス
27との間にはアドレスデコーダ41が設けられていて
、該アドレスデコーダ41を介してアドレスデータの授
受等が行われるようになっている。さらに、ログ制御部
4からプログラムカウンタ23に対しては割り込みが掛
かるようになっている。 尚、このようにしてログ制御部4に格納されたアドレス
および該アドレスに対応する実際のデータは、読み出さ
れてプログラムトレースされ、該アドレスに対応する正
常な動作時に期待されるデータと比較することにより故
障解析やシステムデバックを実行するようになっている
。また、本実施例によれば、従来では捕捉し難かったノ
イズ等による暴走といった現象についても捉えることが
可能となる。
[0014] In the above, the counter 43 is incremented every machine cycle of the CPU, and the actual data output on the internal bus (data bus) 27 at that time is stored in the log register 44. . Furthermore, the addresses after the start address stored in the log control unit 4 and the actual data on the internal bus corresponding to the addresses are continuously stored until the counter 43 (log register 44) overflows. . Further, an address decoder 41 is provided between the log mode register 42 and the internal bus 27, and address data is exchanged via the address decoder 41. Furthermore, the log control unit 4 is configured to issue an interrupt to the program counter 23. Note that the addresses stored in the log control unit 4 in this way and the actual data corresponding to the addresses are read out, program traced, and compared with the data expected during normal operation corresponding to the addresses. This allows failure analysis and system debugging to be performed. Furthermore, according to this embodiment, it is also possible to capture phenomena such as runaway due to noise, etc., which was difficult to capture in the past.

【0015】図3は本発明のマイクロコントローラにお
ける処理の一例を示すフローチャートである。同図に示
されるように、ログ制御処理は、まず、ステップ51に
おいて注目しているプログラムの所定アドレスが、ログ
スタートアドレスとしてログモードレジスタ42に設定
される。次に、ステップ52でログモードが許可される
と、ステップ53に進んで、プログラムカウンタの値(
P.C.)が上記設定されたログスタートアドレスに一
致するかどうかが判別される。
FIG. 3 is a flowchart showing an example of processing in the microcontroller of the present invention. As shown in the figure, in the log control process, first, in step 51, a predetermined address of the program of interest is set in the log mode register 42 as a log start address. Next, if log mode is enabled in step 52, the process proceeds to step 53, where the value of the program counter (
P. C. ) matches the log start address set above.

【0016】ステップ53において、プログラムカウン
タの値が設定されたログスタートアドレスに一致すると
判別されると、ステップ54に進んで、ログカウンタ4
3をリセットしてステップ55に進む。また、ステップ
53において、プログラムカウンタの値が設定されたロ
グスタートアドレスに一致しないと判別されると、一致
するまでプログラムカウンタの値と設定されたログスタ
ートアドレスとの比較判別を繰り返すことになる。
If it is determined in step 53 that the value of the program counter matches the set log start address, the process proceeds to step 54, where the log counter 4 is
3 is reset and the process proceeds to step 55. If it is determined in step 53 that the program counter value does not match the set log start address, the comparison and determination between the program counter value and the set log start address is repeated until they match.

【0017】次に、ステップ55において、ログカウン
タ43がオーバーフローかどうかが判別され、ログカウ
ンタ43がオーバーフローしていないと判別されると、
すなわち、ログレジスタ44の容量が全て埋まってはい
ないと判別されると、ステップ56でアドレスおよび当
該アドレスに対応する内部バス27上のデータがログレ
ジスタ44に格納される。さらに、ステップ57でアド
レスカウンタの値をインクリメントしてステップ55へ
戻り、これにより、ログスタートアドレス以降のアドレ
スおよび当該アドレスに対応する内部バス27上のデー
タが格納される。
Next, in step 55, it is determined whether the log counter 43 has overflowed, and if it is determined that the log counter 43 has not overflowed,
That is, if it is determined that the capacity of the log register 44 is not completely filled, the address and the data on the internal bus 27 corresponding to the address are stored in the log register 44 in step 56 . Further, in step 57, the value of the address counter is incremented and the process returns to step 55, whereby the addresses after the log start address and the data on the internal bus 27 corresponding to the addresses are stored.

【0018】そして、ステップ55でログカウンタ43
がオーバーフローかどうかが判別され、ログカウンタ4
3がオーバーフローしたと判別されると、すなわち、ロ
グレジスタ44の容量が全て埋まったと判別されると、
ステップ58に進み、CPUへの割り込みが発生する。 さらに、ステップ59に進んで、CPUにてログレジス
タ44(ログ制御部4)の内容を読み出して外部ポート
へ出力する。このようにして、ログ制御部4に格納され
、そして、読み出されたログスタートアドレス以降のア
ドレスおよび当該アドレスに対応する実際のデータは、
前述したように、正常な動作時に期待されるデータと比
較されて、故障解析等が行われることになる。
Then, in step 55, the log counter 43
It is determined whether or not there is an overflow, and the log counter 4
3 has overflowed, that is, when it is determined that the capacity of the log register 44 is completely filled,
Proceeding to step 58, an interrupt to the CPU occurs. Furthermore, the process proceeds to step 59, where the CPU reads out the contents of the log register 44 (log control unit 4) and outputs it to the external port. In this way, the addresses after the log start address and the actual data corresponding to the addresses stored in the log control unit 4 and read out are as follows:
As mentioned above, failure analysis and the like are performed by comparing the data with data expected during normal operation.

【0019】[0019]

【発明の効果】以上、詳述したように、本発明のマイク
ロコントローラによれば、故障解析やシステムデバック
を容易に実行することができ、さらに、従来では捕捉し
難かったノイズ等による暴走といった現象をも捉えるこ
とができる。
[Effects of the Invention] As described in detail above, according to the microcontroller of the present invention, failure analysis and system debugging can be easily performed, and furthermore, phenomena such as runaway due to noise etc. that are difficult to detect in the past can occur. can also be captured.

【図面の簡単な説明】[Brief explanation of the drawing]

【図1】本発明に係るマイクロコントローラの原理を示
すブロック図である。
FIG. 1 is a block diagram showing the principle of a microcontroller according to the present invention.

【図2】本発明のマイクロコントローラの一実施例を示
すブロック図である。
FIG. 2 is a block diagram showing one embodiment of the microcontroller of the present invention.

【図3】本発明のマイクロコントローラにおける処理の
一例を示すフローチャートである。
FIG. 3 is a flowchart showing an example of processing in the microcontroller of the present invention.

【符号の説明】[Explanation of symbols]

1…スタートアドレス設定手段 2…アドレス判別手段 3…アドレス・データ格納手段 4…ログ制御部 21…ROM(プログラムメモリ) 22…RAM(データメモリ) 23…プログラムカウンタ 24…IPLA 25…レジスタファイル・ALU 26…内部バスインターフェース 27…内部バス 28…周辺回路 41…アドレスデコーダ 42…ログモードレジスタ(スタートアドレスレジスタ
)43…カウンタ(ログカウンタ) 44…ログレジスタ
1...Start address setting means 2...Address determination means 3...Address/data storage means 4...Log control unit 21...ROM (program memory) 22...RAM (data memory) 23...Program counter 24...IPLA 25...Register file/ALU 26...Internal bus interface 27...Internal bus 28...Peripheral circuit 41...Address decoder 42...Log mode register (start address register) 43...Counter (log counter) 44...Log register

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】  CPUおよび周辺回路を内蔵して特定
の用途に使用されるマイクロコントローラであって、ロ
グスタートアドレスを設定するスタートアドレス設定手
段(1)と、プログラムカウンタの値が前記設定された
ログスタートアドレスに一致するかどうかを判別するア
ドレス判別手段(2)と、前記プログラムカウンタの値
が前記設定されたログスタートアドレスに一致する時、
該ログスタートアドレス以降のアドレスおよび当該アド
レスに対応する内部バス上のデータを格納するアドレス
・データ格納手段(3)とを具備することを特徴とする
マイクロコントローラ。
1. A microcontroller having a built-in CPU and peripheral circuits and used for a specific purpose, comprising a start address setting means (1) for setting a log start address, and a program counter value set as described above. address determining means (2) for determining whether the address matches the log start address; and when the value of the program counter matches the set log start address;
A microcontroller comprising address/data storage means (3) for storing an address after the log start address and data on an internal bus corresponding to the address.
【請求項2】  前記マイクロコントローラは、前記ア
ドレス・データ格納手段(3)に格納されたアドレスお
よびデータを読み出してプログラムトレースを実行する
プログラムトレース実行手段をさらに具備することを特
徴とする請求項1のマイクロコントローラ。
2. The microcontroller further comprises program trace execution means for reading addresses and data stored in the address/data storage means (3) and executing program trace. microcontroller.
【請求項3】  前記アドレス判別手段(2)は、ログ
モードが許可された時にのみ実行されるようになってい
ることを特徴とする請求項1のマイクロコントローラ。
3. The microcontroller according to claim 1, wherein said address determining means (2) is configured to be executed only when log mode is permitted.
【請求項4】  プログラムが格納されたROM,アド
レス発生回路, アドレスバスおよびデータバスを有す
るマイクロコントローラであって、予め設定されたログ
スタートアドレス以降のアドレスおよび該アドレスに対
応するデータを格納するログレジスタを具備し、該ログ
レジスタの内容を読み出してプログラムトレースを行う
ようにしたことを特徴とするマイクロコントローラ。
4. A microcontroller having a ROM storing a program, an address generation circuit, an address bus, and a data bus, the log storing addresses after a preset log start address and data corresponding to the addresses. 1. A microcontroller comprising a register, and configured to perform program tracing by reading the contents of the log register.
【請求項5】  前記ログレジスタは、前記予め設定さ
れたログスタートアドレスから当該ログレジスタの記憶
容量がオーバフローするまでの前記アドレスバスに出力
されるアドレス領域および該アドレス領域に対応して前
記データバスに出力されるデータを格納するようになっ
ていることを特徴とする請求項4のマイクロコントロー
ラ。
5. The log register includes an address area that is output to the address bus from the preset log start address until the storage capacity of the log register overflows, and a data bus that corresponds to the address area. 5. The microcontroller according to claim 4, wherein the microcontroller is configured to store data output to the microcontroller.
JP3049430A 1991-03-14 1991-03-14 Micro-controller Pending JPH04284544A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3049430A JPH04284544A (en) 1991-03-14 1991-03-14 Micro-controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3049430A JPH04284544A (en) 1991-03-14 1991-03-14 Micro-controller

Publications (1)

Publication Number Publication Date
JPH04284544A true JPH04284544A (en) 1992-10-09

Family

ID=12830887

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3049430A Pending JPH04284544A (en) 1991-03-14 1991-03-14 Micro-controller

Country Status (1)

Country Link
JP (1) JPH04284544A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013191162A (en) * 2012-03-15 2013-09-26 Ricoh Co Ltd Operation analysis device, image forming device, operation analysis method, and program

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS626341A (en) * 1985-07-02 1987-01-13 Nec Corp Information processor
JPS62298842A (en) * 1986-06-19 1987-12-25 Matsushita Electric Ind Co Ltd Trace circuit
JPS6421546A (en) * 1987-07-16 1989-01-24 Nec Corp Device for collecting program execution history

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS626341A (en) * 1985-07-02 1987-01-13 Nec Corp Information processor
JPS62298842A (en) * 1986-06-19 1987-12-25 Matsushita Electric Ind Co Ltd Trace circuit
JPS6421546A (en) * 1987-07-16 1989-01-24 Nec Corp Device for collecting program execution history

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013191162A (en) * 2012-03-15 2013-09-26 Ricoh Co Ltd Operation analysis device, image forming device, operation analysis method, and program

Similar Documents

Publication Publication Date Title
US5717851A (en) Breakpoint detection circuit in a data processor and method therefor
US4667285A (en) Microcomputer unit
EP0530816A2 (en) Microprocessor with cache memory and trace analyzer therefor
JP2000132430A (en) Signal processor
JPH04284544A (en) Micro-controller
JPH08171504A (en) Emulation device
JP2525492B2 (en) Programmable controller
JP2754899B2 (en) Return address monitoring circuit of debug device
JPS57164347A (en) Undefined instruction detector for one chip microcomputer
JPH0581087A (en) Processor monitoring system
EP0525672A2 (en) Microprocessor with program tracing
JPS6111853A (en) Information processor
JPS594051B2 (en) One-chip microprocessor test processing method
JP3068578B2 (en) In-circuit emulator and saturation calculation processing method
JPH0716189Y2 (en) Break circuit
JPH1165897A (en) Microprocessor with debugger built-in
JPH11167500A (en) Event circuit and debug system for emulator device
JPH09319592A (en) Microcomputer
JPS63113743A (en) Debugging system for computer hardware
JPH05204680A (en) Malfunction preventing system for information processor
JPS6075945A (en) Program control type data processor provided with trigger timing function
JPS6345649A (en) Action tracing system for processor
JPH01129332A (en) System for detecting program traveling condition
JPH05224985A (en) Microprogram controller
JPH03263135A (en) Branch control circuit

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19980707