JPH04282736A - 半導体記憶装置のロード及びアンロード方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体記憶装置のよう
な揮発性ＩＣメモリの揮発性を磁気デイスク装置のよう
な不揮発性のメモリで補う装置にかかり、特に、揮発性
ＩＣメモリと不揮発性メモリ（磁気デイスク装置）との
間でデータをロード及びアンロードする際の信頼性を向
上するようにした半導体記憶装置のロード及びアンロー
ド方式に関する。

【０００２】

【従来の技術】一般に、半導体記憶装置に搭載される揮
発性ＩＣメモリの容量の増大に伴い、そのメモリの揮発
性を補う内蔵の磁気デイスクの容量も増加させる必要が
ある。しかし、１台の磁気デイスクでＩＣメモリの全容
量をカバーさせようとすると、ＩＣメモリから磁気デイ
スクへのデータの退避（アンロード）及び磁気デイスク
からＩＣメモリへのデータの復元（ロード）に長時間を
要するため、通常は小型の小容量の磁気デイスクを複数
台設置し、データを並列的に転送する方式がとられてい
る。

【０００３】しかし、従来の半導体記憶装置におけるロ
ード及びアンロード方式では、例えば特開平１−１３０
２４３号公報に記載されているように、ＩＣメモリとそ
の揮発性を補う複数の磁気デイスク（不揮発性メモリ）
との間のデータ転送は、単純な並列転送であり、磁気デ
イスクに障害が発生したときの対策としては、書き込み
障害に対し交替領域を確保することや、読み出し障害に
対しダミーデータを作成することが提案されているだけ
である。

【０００４】

【発明が解決しようとする課題】上記従来技術では、内
蔵磁気デイスクからＩＣメモリにデータを復元する際に
、内蔵磁気デイスクの一部に障害が発生し、例えば目的
の記録トラツクを読み出せない、または目的のセクタを
読み出せない、さらには磁気デイスクが立ち上がらない
といつた障害が発生し、半導体記憶装置自体の信頼性が
低下する。特に、磁気デイスクの台数が増加する際、こ
の傾向は強くなる。しかし、従来技術では、このような
障害に対する対応策が十分に考慮されておらず、データ
が損失してしまうという問題があつた。

【０００５】この目的を達成するため、本発明者等は、
さきに、特願平２−２４３７４１号によつて、ＩＣメモ
リへのデータ復元用磁気デイスクに加えＥＣＣデイスク
を設け、このＥＣＣ（Ｅｒｒｏｒ　　Ｃｏｒｒｅｃｔｉ
ｏｎ　　Ｃｏｄｅ）デイスクのデータにより障害発生部
分のデータを回復することを提案した。

【０００６】本発明は、この提案を更に発展させて、Ｃ
ＲＣチエツク機能（ＣｙｃｌｉｃＲｅｄｕｎｄａｎｃｙ
　　Ｃｈｅｃｋ）を組み合わせることによつて更に高信
頼性を得るものである。

【０００７】従つて、本発明の目的は、上記従来技術の
問題点を解決し、ＩＣメモリへのデータ復元用の磁気デ
イスクに障害が発生しても、ＥＣＣデイスクのデータに
より障害部分のデータを回復することによつて、データ
の損失を防止し、データ信頼性の高い半導体記憶装置の
ロード及びアンロード方式を提供することにある。

【０００８】本発明の他の目的は、ＣＲＣチエツク機能
を付加してそのチエツク結果をＥＣＣ回路にフイードバ
ツクすることにより、更に高信頼性の得られる半導体記
憶装置のロード及びアンロード方式を提供するすること
にある。

【０００９】

【課題を解決するための手段】上記目的を達成するため
、本発明は、複数の不揮発性メモリ（磁気デイスク等）
と、各不揮発性メモリに対応して複数のブロツクに論理
的に分割された揮発性ＩＣメモリとを有し、前記揮発性
ＩＣメモリから前記不揮発性メモリに、及び前記不揮発
性メモリから前記揮発性メモリに、データを並列的にア
ンロード及びロードする半導体記憶装置のロード及びア
ンロード方式において、アンロードの際、各揮発性ＩＣ
メモリから各不揮発性メモリに転送される同一順番のデ
ータグループに対するＥＣＣデータを作成してこれをＥ
ＣＣ用不揮発性メモリに書き込むと共に、転送されるデ
ータにＣＲＣデータを付加し、ロードの際、前記ＥＣＣ
用不揮発性メモリから読み出されたＥＣＣデータにより
、前記揮発性ＩＣメモリに転送される対応するデータグ
ループのデータの正常性をチエツクすると共に、前記Ｃ
ＲＣデータを前記ＥＣＣデータによる正常性チエツクの
補助情報として用い、不良データの訂正を行うように構
成する。

【００１０】この場合、揮発性ＩＣメモリと不揮発性メ
モリとの間にデータバツフアを設けるのを可とし、この
データバツフアにより、揮発性ＩＣメモリに対する読み
出しまたは書き込みを同時にまたは連続して行い、不揮
発性メモリに対する書き込みまたは読み出しは（磁気デ
イスクの回転待ちを吸収するなどして）各不揮発性メモ
リ毎に独立して行えるようにする。

【００１１】具体的な構成として、前記各々のブロツク
は、それぞれいくつかの順番のデータ毎に、複数のサブ
ブロツクに論理的に分割され、アンロードの際に、この
サブブロツク毎にＣＲＣデータが付加され、またＣＲＣ
データのＥＣＣデータが算出される。ロードの際には、
このＣＲＣデータを使つて、揮発性ＩＣメモリに転送さ
れるデータの正常性がチエツクされ、その結果転送され
るデータが不当であれば、リトライ時にＥＣＣデータに
よる自動補正をする際の補助情報としてこのＣＲＣデー
タが使用される。

【００１２】

【作用】上記構成に基づく作用を説明する。

【００１３】揮発性ＩＣメモリ上のデータを不揮発性メ
モリ（磁気デイスク）へ退避（アンロード）する際に、
揮発性ＩＣメモリの各分割領域（ブロツク）から並列的
に読み出された同一順番のデータはグループ（データ群
）としてまとめられ、ＥＣＣ回路によりこのデータ群に
対するＥＣＣデータが作成される。揮発性ＩＣメモリか
ら並列的に同時に読み出されたデータと、このＥＣＣデ
ータとは、一旦データバツフアに書き込まれた後、この
データバツフアから揮発性ＩＣメモリの各分割領域（ブ
ロツク）に対応する不揮発性メモリ（データ磁気デイス
ク）と、ＥＣＣ専用の不揮発性メモリ（ＥＣＣ用磁気デ
イスク）とに書き込まれる。この際、データバツフアは
、揮発性ＩＣメモリから並列的に読み出されるＥＣＣ計
算対象の同一順番のデータ間のタイミング合わせと、各
不揮発性メモリ（磁気デイスク）の回転状態に応じて独
立して書き込みができるようにするために（回転待ちを
吸収するのに）使われる。

【００１４】不揮発性メモリから揮発性ＩＣメモリへデ
ータを復元（ロード）する際には、ＥＣＣ用磁気デイス
クから読み出されたＥＣＣデータは各磁気デイスクから
読み出されたデータの正常性をＥＣＣ回路において検証
するのに使用される。もし磁気デイスクの障害によりデ
ータが不正となつた場合、ＥＣＣ回路においてＥＣＣデ
ータにより部分的な不良データ／欠損データの訂正回復
が行われ、障害によるデータ損失を防止することができ
る。

【００１５】また、本発明によれば、アンロード時にサ
ブブロツク毎にＣＲＣデータを算出して不揮発性メモリ
に貯えておき、ロード時にＣＲＣデータチエツクの結果
がＥＣＣ回路にフイードバツクされ、ＥＣＣによるエラ
ー訂正の補助として使用されるので、更に高い信頼性が
得られる。

【００１６】

【実施例】以下に、本発明の一実施例を添付図面の図１
〜図４により説明する。図１は半導体記憶装置２の内部
ブロツク図を示す。同図で、１はＣＰＵ、２は半導体記
憶装置、３は電源部、４はＩＣメモリ、４ａ，４ｂ，４
ｃ，４ｄはＩＣメモリ４の各分割された（領域）、５（
５ａ，５ｂ，５ｃ，５ｄ）はＣＲＣ回路、６はマイクロ
プロセツサ、７はＥＣＣ回路、８（８ａ，８ｂ，８ｃ，
８ｄ，８ｅ）はデータバツフア、９（９ａ，９ｂ，９ｃ
，９ｄ，９ｅ）はデイスク制御回路（ＤＫＣＴＬ）、１
０（１０ａ，１０ｂ，１０ｃ，１０ｄ，１０ｅ）は磁気
デイスク（磁気デイスク装置）、１１はバツフア制御回
路（ＢＦＣＴＬ）である。ＣＰＵ１は、システムの運転
が停止する時、半導体記憶装置２内の電源部３に電源切
断の指示を与える。電源部３はプロセツサ６に割込み、
ＩＣメモリ４中のデータを、不揮発性のデータ用磁気デ
イスク１０ａ〜１０ｄに退避する必要性の生じたことを
示す。プロセツサ６は、ＩＣメモリ４を、例えば４個の
データ用磁気デイスク１０ａ〜１０ｄに対応させて、４
つのブロツク４ａ，４ｂ，４ｃ，４ｄに分割し、磁気デ
イスクへの退避（アンロード）を指示する。 具体的には、前記４つのブロツクの各々を複数個のサブ
ブロツク（例えば各ブロツクを３つのサブブロツク）に
分割し、ＥＣＣ回路７にサブブロツク長と各ブロツクの
データ転送開始アドレスを与え、ＩＣメモリ４のリード
開始を指示し、各デイスク制御回路（ＤＫＣＴＬ）９に
磁気デイスクに書き込むデータ長（サブブロツク長＋付
加バイト長）と書込み開始アドレスを与え書込み指示を
する。ＥＣＣ回路７は、リード開始指示を受けるとＩＣ
メモリ４の各ブロツク４ａ〜４ｄから１バイトずつ順次
データを読み出し、データバツフア８（８ａ〜８ｄ）に
このデータを書き込むと同時に図５の式（１）のアルゴ
リズムにしたがつてＥＣＣデータを算出しデータバツフ
ア８（８ｅ）に書き込む。

【００１７】式（１）で、 Ｅ……ＥＣＣデータ Ｄ……ＩＣメモリ４からリードしたデータｉ……ブロツ
ク番号（デイスク番号） ｍ……バイト番号 この時、ＣＲＣ回路５では図５の式（２）のアルゴリズ
ムに従つて、各ブロツクにおいて、サブブロツク分の読
み出し毎に（すなわち、ｎバイト分のデータの読み出し
毎に）、ＣＲＣデータを算出している。

【００１８】式（２）で、 Ｃ……ＣＲＣデータ ｎ……サブブロツクバイト長 α……演算定数 ＥＣＣ回路７は、サブブロツクの全データを読み終える
と、ＣＲＣ回路５で算出したＣＲＣデータと、式（１）
のＥＣＣデータと、同式のアルゴリズム（図５の式（３
））で算出したＣＲＣデータのＥＣＣデータとをデータ
バツフア８に書き込む。

【００１９】式（３）で、 ＥＣ……ＣＲＣデータのＥＣＣデータこの時、バツフア
制御回路（ＢＦＣＴＬ）１１はＥＣＣ回路７の指示によ
りアンロードモードになつている。又、磁気デイスク１
０は、データ用磁気デイスク１０ａ〜１０ｄ（ブロツク
４ａ〜４ｄが対応）と、ＥＣＣ用磁気デイスク１０ｅと
から成り、データバツフア８は磁気デイスク１０（１０
ａ〜１０ｅ）対応に５分割（８ａ〜８ｅ）されており、
ＥＣＣ回路７は、それぞれ対応するエリアにデータとＥ
ＣＣデータとＣＲＣデータを書き込む。

【００２０】バツフア制御回路９は、磁気デイスク１０
の台数分（５個）（９ａ〜９ｅ）存在し、それぞれ、独
立して（非同期で）動作する。データバツフア８の自磁
気デイスク１０に対応するエリアにデータがあれば、他
磁気デイスク１０の状態に関係なく、自磁気デイスク１
０に同期してデータバツフア８中のデータを磁気デイス
ク１０に書き込む。以上のシーケンスがプロセツサ６の
制御下で繰り返し実行され、ＩＣメモリ４上の全データ
が磁気デイスク１０に退避された直後、プロセツサ６は
電源部３に動作完了を通知し、当該装置２の電源が切断
されて、アンロード完了となる。ここで、ＩＣメモリ４
上のデータは揮発（消失）する。

【００２１】その後、システムの運転が再開され、ＣＰ
Ｕ１から当該装置２の電源部３へ電源投入が指示される
と、今度は上記と逆のデータの流れ、すなわち磁気デイ
スク１０からＩＣメモリ５へのデータ復元（ロード）が
プロセツサ６の指示で行われる。この時ＥＣＣ回路７は
、磁気デイスク１０ｅ上のＥＣＣデータを使用して磁気
デイスク１０（１０ａ〜１０ｄ）から読み出したデータ
の正常性のチエツク、及び不良データの修正を行う。 又、ＣＲＣ回路５はＩＣメモリ４に復元されるデータの
正常性をチエツクする。

【００２２】次に図２を用いて、データバツフア８の制
御について説明する。図２は、図１のバツフア制御回路
１１を詳細に示したものである。データバツフア８は磁
気デイスク対応に５つのエリアに分割されており、バツ
フア制御回路（ＢＦＣＴＬ）１１の制御下に置かれてい
る。バツフア制御回路１１は、ＥＣＣ側アドレスカウン
タ（ＥＡＣ）１２と、５個（磁気デイスク台数分）のデ
イスク側アドレスカウンタ（ＤＡＣ）１３と、データバ
ツフア８をＥＣＣ側アドレスカウンタ１２又はデイスク
側アドレスカウンタ１３のいずれの制御下に置くかを切
替えるセレクタ１４とで構成されている。アンロード時
には、ＥＣＣ側アドレスカウンタ１２は、ＥＣＣ回路７
の指示に基づきＥＣＣ回路７中のデータ及び全部で５バ
イトのＥＣＣデータをそれぞれ対応するデータバツフア
８のエリアに書き込み、アドレスをカウントアツプして
次のＥＣＣ回路７の書込み指示を待つ。この動作をサブ
ブロツク長＋ＣＲＣバイト長分繰り返し、データバツフ
ア８中に磁気デイスクに書き込むデータをセツトする。 デイスク側アドレスカウンタ１３は対応するデータバツ
フアのエリアにデータが有れば、自デイスク制御回路９
からの同期化信号に基づき順次データをデイスク制御回
路９に送信する。この時、デイスク側アドレスカウンタ
１３は他デイスク側アドレスカウンタ１３の状態に関係
なく動作する。

【００２３】次に、ロード時は、各デイスク側アドレス
カウンタ１３は対応する磁気デイスクに同期して独立に
データバツフア中にデータを書く。データバツフア８中
の全エリアにデータが有れば、ＥＣＣ側アドレスカウン
タ１２はデータバツフア８中のデータをＥＣＣ回路７に
各エリアから１バイトずつ計５バイト単位で送る。ＥＣ
Ｃ回路７は、データの正常性をチエツクし、もし不正で
あれば訂正してＩＣメモリに書き込む。これにより各磁
気デイスク間の回転位置及び回転速度のずれを吸収でき
る。

【００２４】次に図３を用いて、図１の半導体記憶装置
によるＥＣＣデータの作成及びチエツク／訂正方法を示
す。この図は、５台の磁気デイスク５ａ〜５ｅ（内１台
５ｅはＥＣＣ用磁気デイスク、残り５ａ〜５ｄはデータ
用磁気デイスク）を用いて、各々ｎバイトのデータと１
バイトのＣＲＣを並列転送する場合の１サブブロツク分
（ｎバイト分）の例を示す。縦軸にバイト番号を、横軸
にデイスク番号及びＥＣＣ用磁気デイスクを示す。図１
のＥＣＣ回路７がこの図のデータを制御する。アンロー
ド時のＥＣＣデータの作成においては、同一バイト番号
のデータを１つのコードワードとし、前記の式（１），
（２）のアルゴリズムに従つてＥＣＣデータを作成する
。この手順がｎ＋１回繰り返される。ロード時のチエツ
クは、図５の式（４）のアルゴリズムで行われる。

【００２５】式（４）で、Ｓｍはバイト番号ｍのシンド
ロームである。全コードワードのＳｍが“０”であつた
場合、データは正常であり、いずれかのコードワードの
Ｓｍが“０”以外であれば、このコードワード中のいず
れかの該当するバイトが不正であることがわかる。又、
訂正については以下の如く行われる。たとえば、デイス
ク番号ｊのデータが誤つてＤｍｊ’になつたとすると、
式（４）より正しいデータＤｍｊは図５の式（５）で与
えられる。

【００２６】式（５）より不良デイスク番号ｊがわかれ
ば、容易にデータ訂正ができることがわかる。この不良
デイスク番号ｊはポインタとしてプロセツサ６によりＥ
ＣＣ回路７に与えられる。但し、本例ではデイスク１台
の不良は訂正可能であるが、２台以上のデイスクに不良
が発生した場合、訂正は不能である。２台以上のデイス
ク不良を訂正するためには、ＥＣＣ用磁気デイスクの台
数を増やし、本例以外のアルゴリズムのＥＣＣ回路（た
とえばリードソロモン符号を用いたＥＣＣ回路）を使用
すればよい。又、データの訂正を行うためにはプロセツ
サ６が、不良デイスク番号を知る必要がある。次に、プ
ロセツサ６が不良デイスク番号を知る手段について説明
する。さきに、ＣＲＣデータはＩＣメモリ４の各ブロツ
ク毎に作成することを説明した。ＩＣメモリ４のブロツ
クは、磁気デイスク１０に対応して設けてあるので、Ｃ
ＲＣのチエツク結果がポインタとして、利用できること
がわかる。つまり、ＣＲＣチエツクの結果エラーの発生
したブロツクに対応するデイスクに不良があることがわ
かる。又、他の不良デイスク番号を知る手段としては、
磁気デイスク１０対応に存在するデイスク制御回路９か
らのエラー情報がある。

【００２７】次に図４を用いて、ロード時のエラー訂正
におけるプロセツサ６の制御手順の一例を説明する。ま
ず、デイスク制御回路９に、（１）リード開始シリンダ
／トラツク／セクタ・アドレス、（２）転送データ長、
（３）デイスク・リード・モードを指定し（ステツプ１
５）、スタート指示を出す（ステツプ１６）。次に、Ｅ
ＣＣ回路７に、（１）ライト開始メモリアドレス、（２
）転送データ長、（３）メモリ・ライト・モードを指定
し（ステツプ１７）、スタート指示を出す（ステツプ１
８）。転送動作の終了判定では、まず、デイスク制御回
路９の終了をモニタし（ステツプ１９）、次にＥＣＣ回
路７の終了をモニタする（ステツプ２０）。転送終了後
エラーがなければ（ステツプ２１）、磁気デイスク１０
の全データをＩＣメモリに復元するまで（ステツプ２５
）、ステツプ１５以下の動作を繰り返す。エラーが発生
した場合（ステツプ２１）、規定リトライ内であり（ス
テツプ２２）、かつＣＲＣエラー及び、デイスク制御回
路９から報告のあつたエラーであれば（ステツプ２３）
、ＥＣＣ回路に不良デイスク番号と訂正の指示を与え（
ステツプ２４）、ステツプ１５以下の動作を繰り返す。 この時、不良デイスクから読み出された不良データは、
ＥＣＣ回路７により自動訂正されるため、ＩＣメモリ４
には正しいデータが復元される。

【００２８】

【発明の効果】以上詳しく説明したように、本発明によ
れば、アンロード時に、揮発性ＩＣメモリの分割された
各ブロツクからの同一順番のデータグループに対するＥ
ＣＣデータを作成してこれを別の不揮発性メモリ（磁気
デイスク等）に記憶しておき、ロード時に、このＥＣＣ
データを使つてデータ用の不揮発性メモリから読み出さ
れたデータグループ中の不良データをチエツクしその回
復を行うようにしたので、この種の複数の不揮発性メモ
リをＩＣメモリの揮発性を補うため用いる半導体記憶装
置の信頼性を向上することができる。

【００２９】また、アンロード時に回復するためのＥＣ
Ｃデータが常に保存され、ロード時にこのＥＣＣデータ
を用いることによつて、不良データが検出されれば、こ
れを直ちに正常なデータに訂正してＩＣメモリへ戻すよ
うにしているので、障害時に交替領域を設けたりダミー
データを作成したりする従来技術に比べて、回復処理の
ための時間を短縮できる。

【００３０】また、ＣＲＣチエツクの結果をＥＣＣによ
るエラー訂正の補助として使用することにより、さらに
高い信頼性が得られる。

【図面の簡単な説明】

【図１】本発明の実施例を適用した半導体記憶装置のブ
ロツク図である。

【図２】図１におけるデータバツフア制御部のブロツク
図である。

【図３】ＥＣＣ及びＣＲＣデータの形成法を説明するた
めのデータ構造を示す概念図である。

【図４】エラー訂正の手順を示す流れ図である。

【図５】いくつかの数式を示す図である。

【符号の説明】

１　　ＣＰＵ ２　　半導体記憶装置 ４　　揮発性ＩＣメモリ ４ａ，４ｂ，４ｃ，４ｄ　　揮発性ＩＣメモリのブロツ
ク（分割領域） ５ａ，５ｂ，５ｃ，５ｄ　　ＣＲＣ回路６　　プロセツ
サ ７　　ＥＣＣ回路 ８　　データバツフア ９ａ，９ｂ，９ｃ，９ｄ，９ｅ　　デイスク制御回路１
０ａ，１０ｂ，１０ｃ，１０ｄ　　データ用磁気デイス
ク（不揮発性メモリ） １０ｅ　　ＥＣＣ用磁気デイスク（不揮発性メモリ）１
１　　バツフア制御回路

Claims (1)

【特許請求の範囲】
1. 【請求項１】　　複数の不揮発性メモリと各不揮発性メ
   モリに対応して複数のブロツクに論理的に分割された揮
   発性ＩＣメモリとを有し、前記揮発性ＩＣメモリから前
   記不揮発性メモリに、及び前記不揮発性メモリから前記
   揮発性メモリにデータを並列的にアンロード及びロード
   する半導体記憶装置のロード及びアンロード方式におい
   て、アンロードの際、各揮発性ＩＣメモリから各不揮発
   性メモリに転送される同一順番のデータグループに対す
   るＥＣＣデータを作成してこれをＥＣＣ用不揮発性メモ
   リに書き込むと共に、転送されるデータにＣＲＣデータ
   を付加し、ロードの際、前記ＥＣＣ用不揮発性メモリか
   ら読み出されたＥＣＣデータにより、前記揮発性ＩＣメ
   モリに転送される対応するデータグループのデータの正
   常性をチエツクすると共に、前記ＣＲＣデータを前記Ｅ
   ＣＣデータによる正常性チエツクの補助情報として用い
   、不良データの訂正を行うように構成したことを特徴と
   する半導体記憶装置のロード及びアンロード方式。