JPH0428221A - 化合物半導体基板の熱処理方法 - Google Patents
化合物半導体基板の熱処理方法Info
- Publication number
- JPH0428221A JPH0428221A JP13367090A JP13367090A JPH0428221A JP H0428221 A JPH0428221 A JP H0428221A JP 13367090 A JP13367090 A JP 13367090A JP 13367090 A JP13367090 A JP 13367090A JP H0428221 A JPH0428221 A JP H0428221A
- Authority
- JP
- Japan
- Prior art keywords
- protective film
- compound semiconductor
- semiconductor substrate
- substrate
- heat treatment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 43
- 150000001875 compounds Chemical class 0.000 title claims abstract description 33
- 239000004065 semiconductor Substances 0.000 title claims abstract description 22
- 238000010438 heat treatment Methods 0.000 title claims abstract description 13
- 230000001681 protective effect Effects 0.000 claims abstract description 30
- 238000000034 method Methods 0.000 claims abstract description 14
- 239000011521 glass Substances 0.000 claims abstract description 8
- RMAQACBXLXPBSY-UHFFFAOYSA-N silicic acid Chemical compound O[Si](O)(O)O RMAQACBXLXPBSY-UHFFFAOYSA-N 0.000 claims abstract description 6
- 239000011248 coating agent Substances 0.000 claims description 3
- 238000000576 coating method Methods 0.000 claims description 3
- 150000002500 ions Chemical class 0.000 abstract description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 abstract 1
- 229910052698 phosphorus Inorganic materials 0.000 abstract 1
- 239000011574 phosphorus Substances 0.000 abstract 1
- 238000000137 annealing Methods 0.000 description 13
- 230000004913 activation Effects 0.000 description 8
- 239000007789 gas Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 230000006866 deterioration Effects 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 231100000614 poison Toxicity 0.000 description 2
- 230000007096 poisonous effect Effects 0.000 description 2
- 239000000370 acceptor Substances 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 239000002341 toxic gas Substances 0.000 description 1
Landscapes
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、ＩｎＰ基板等の化合物半導体基板の熱処理方
法に関する。
法に関する。
［背景技術とその問題点コ
化合物半導体装置の製造工程においては、種々の熱処理
が行なわれる。例えば、イオン注入後には、注入された
イオンがドナーやアクセプタとして働くようにするため
に活性化アニールが行なわれる。
が行なわれる。例えば、イオン注入後には、注入された
イオンがドナーやアクセプタとして働くようにするため
に活性化アニールが行なわれる。
ＩｎＰ素子等の化合物半導体素子の製造工程においても
、活性化アニールが行なわれるが、これは比較的高温（
８００〜９００℃）で行なわれるので、蒸気圧の高いＰ
原子が飛び出ずことによって化合物半導体基板の表面の
分解や変質が起こり、素子特性を著しく悪化させる。
、活性化アニールが行なわれるが、これは比較的高温（
８００〜９００℃）で行なわれるので、蒸気圧の高いＰ
原子が飛び出ずことによって化合物半導体基板の表面の
分解や変質が起こり、素子特性を著しく悪化させる。
このため、従来にあっては、第３図に示すように、Ｉｎ
Ｐ基板等のＰを含む化合物半導体基板３１の表面〔キャ
リア活性層）を５ｉＯｐやＳｉＮの保護膜３２で覆い、
化合物半導体基板３１の表面を保護膜３２でキャップし
た状態で真空中において活性化アニールしていた。しか
し、ＳｉＮや５ｉｎ２．５ｉＯＮのキャップ用保護膜３
２を用いて活性化アニールする方法でも、表面から保護
膜３２中へＰの抜は出しが生じており、化合物半導体基
板３１の表面の分解や変質等を充分に防止することがで
きなかった。
Ｐ基板等のＰを含む化合物半導体基板３１の表面〔キャ
リア活性層）を５ｉＯｐやＳｉＮの保護膜３２で覆い、
化合物半導体基板３１の表面を保護膜３２でキャップし
た状態で真空中において活性化アニールしていた。しか
し、ＳｉＮや５ｉｎ２．５ｉＯＮのキャップ用保護膜３
２を用いて活性化アニールする方法でも、表面から保護
膜３２中へＰの抜は出しが生じており、化合物半導体基
板３１の表面の分解や変質等を充分に防止することがで
きなかった。
そこで、ギャップ用保護膜として、ＡＱＮ膜にＰをドー
ピングしたものを用いることもあるが、猛毒ガスである
ＰＨ，ガスを取扱う必要があるため、作業者にとって非
常に危険であった。
ピングしたものを用いることもあるが、猛毒ガスである
ＰＨ，ガスを取扱う必要があるため、作業者にとって非
常に危険であった。
また、化合物半導体基板の表面に保護キャップを形成す
ることなく、第４図に示すように、ＰＨ３ガス４２の高
圧雰囲気中で、化合物半導体基板４１をアニールする方
法（キャップレスアニール法）も用いられている。しか
し、この方法でも、ＰＨａガス４２を取扱うので、やは
り非常に危険であった。
ることなく、第４図に示すように、ＰＨ３ガス４２の高
圧雰囲気中で、化合物半導体基板４１をアニールする方
法（キャップレスアニール法）も用いられている。しか
し、この方法でも、ＰＨａガス４２を取扱うので、やは
り非常に危険であった。
［発明が解決しようとする課題］
本発明は、叙」二の従来例の欠点に鑑みてなされたもの
であり、ＰＩ（、ガスを取扱うことなく、Ｉｒ＋Ｐ基板
等の半導体基板の表面からのＰの抜は出しを防止するこ
とができるようにし、安全に熱処理を行なわせることを
目的としている。
であり、ＰＩ（、ガスを取扱うことなく、Ｉｒ＋Ｐ基板
等の半導体基板の表面からのＰの抜は出しを防止するこ
とができるようにし、安全に熱処理を行なわせることを
目的としている。
［課題を解決するための手段］
このため、本発明の化合物半導体基板の熱処理方法は、
Ｐ化合物を混合された水酸化ケイ素を主成分とするスピ
ンオングラスをＩｎＰ基板等のＰを含む化合物半導体基
板の表面に塗布して保護膜を形成し、この保護膜で表面
をキャップされた化合物半導体基板に熱処理を施すこと
を特徴としている。
Ｐ化合物を混合された水酸化ケイ素を主成分とするスピ
ンオングラスをＩｎＰ基板等のＰを含む化合物半導体基
板の表面に塗布して保護膜を形成し、この保護膜で表面
をキャップされた化合物半導体基板に熱処理を施すこと
を特徴としている。
［作用］
本発明にあっては、Ｐ化合物を混合された水酸化ケイ素
を主成分とするスピンオングラスからなる保護膜でキャ
ップして熱処理を施しているので、この保護膜中のＰ濃
度によって化合物半導体基板の表面から抜けようとする
Ｐを抑制したり、化合物半導体基板の表面から抜けたＰ
を保護膜中のＰ化合物から補償させることにより、熱処
理後も化合物半導体基板の表面のＰ濃度を一定に保たせ
ることかでき、良好なキャリアプロファイルを得ること
ができる。
を主成分とするスピンオングラスからなる保護膜でキャ
ップして熱処理を施しているので、この保護膜中のＰ濃
度によって化合物半導体基板の表面から抜けようとする
Ｐを抑制したり、化合物半導体基板の表面から抜けたＰ
を保護膜中のＰ化合物から補償させることにより、熱処
理後も化合物半導体基板の表面のＰ濃度を一定に保たせ
ることかでき、良好なキャリアプロファイルを得ること
ができる。
しかも、保護膜中のＰは、ＰＨ，ガスを用いることなく
、Ｐ化合物の状態で用いることかできるので、安全に熱
処理作業を行うことかできる。
、Ｐ化合物の状態で用いることかできるので、安全に熱
処理作業を行うことかできる。
［実施例］
以下、本発明の実施例を添付図に基づいて詳述する。
第１図（ａ） （ｂ） （ｃ）は、本発明の一実施例に
おけるイオン注入からアニール終了までの工程を示す説
明図である。
おけるイオン注入からアニール終了までの工程を示す説
明図である。
まず、第１図（ａ＞に示ずように、所定のキャリア濃度
が得られるように、ＩｎＰ基板１の表面にイオン３を注
入し、ＩｎＰ基板１の表面にキャリア活性層４を形成す
る。ついで、ＩｎＰ基板１の表面のキャリア活性層４の
上に、Ｐ化合物を混合された水酸化ケイ素を主成分とす
るスピンオングラス（Ｓｐｉｎ Ｏｎ ＧＩＰｓ）をス
ピンコーティングし、Ｎ２雰囲気中において３００ ’
Ｃで約１時間焼成し、第１図（ｂ）に示ずように、キャ
リア活性層４の上に保護膜２を形成する。この工程にお
いては、猛毒ガスであるＰＨ３ガスを取り扱う必要がな
く、ＰはＰ化合物の状態で取り扱われるので、作業者に
とって安全性が高い。次に、保護膜２でＩｎＰ基板１の
表面をキャップした状態で、８００〜９００°Ｃの温度
でＩｎＰ基板１に活性化アニールを施す。このようにし
てアニールを行うと、保護膜２中のＰ化合物（もしくは
、Ｐ ？ｍ度）によってＩｎＰ基板１からのＰの抜は出
しを抑制させることができる。あるいは、ＩｎＰ基板１
から保護膜２へＰが抜は出た量だけ、保護膜２からもＩ
ｎＰ基板１へＰが移動するので、アニール終了後も、ｒ
ｎＰ基板ｌの表面におけるＰ濃度を一定に保つことがで
き、良好なキャリアプロファイルを得ることができる。
が得られるように、ＩｎＰ基板１の表面にイオン３を注
入し、ＩｎＰ基板１の表面にキャリア活性層４を形成す
る。ついで、ＩｎＰ基板１の表面のキャリア活性層４の
上に、Ｐ化合物を混合された水酸化ケイ素を主成分とす
るスピンオングラス（Ｓｐｉｎ Ｏｎ ＧＩＰｓ）をス
ピンコーティングし、Ｎ２雰囲気中において３００ ’
Ｃで約１時間焼成し、第１図（ｂ）に示ずように、キャ
リア活性層４の上に保護膜２を形成する。この工程にお
いては、猛毒ガスであるＰＨ３ガスを取り扱う必要がな
く、ＰはＰ化合物の状態で取り扱われるので、作業者に
とって安全性が高い。次に、保護膜２でＩｎＰ基板１の
表面をキャップした状態で、８００〜９００°Ｃの温度
でＩｎＰ基板１に活性化アニールを施す。このようにし
てアニールを行うと、保護膜２中のＰ化合物（もしくは
、Ｐ ？ｍ度）によってＩｎＰ基板１からのＰの抜は出
しを抑制させることができる。あるいは、ＩｎＰ基板１
から保護膜２へＰが抜は出た量だけ、保護膜２からもＩ
ｎＰ基板１へＰが移動するので、アニール終了後も、ｒ
ｎＰ基板ｌの表面におけるＰ濃度を一定に保つことがで
き、良好なキャリアプロファイルを得ることができる。
特に、この方法は、極薄のキャリア活性層４を形成する
場合に有効である。こうして、活性化アニールを完了す
ると、第１図（Ｃ）に示すように、保護膜２は、ＩｎＰ
基板１の表面から剥離される。
場合に有効である。こうして、活性化アニールを完了す
ると、第１図（Ｃ）に示すように、保護膜２は、ＩｎＰ
基板１の表面から剥離される。
第２図は、本発明の異なる実施例を示す説明図である。
この実施例では、キャリア活性層４の上にＰ化合物を混
合されたスピンオングラスを塗布して保護膜２を形成し
た後、第２図に示すように、保護膜２の上にＳｉＮ等を
ＣＶＤ法によって堆積させ、保護膜２を保護させるため
の被膜５を形成している。この被膜５は、保護膜２の強
度が弱い場合に有用である。そして、ＩｎＰ基板１の表
面に保護膜２を形成し、保護膜２の上に被膜５を形成し
た状態で、８００〜９００ ’Ｃの温度で活性化アニー
ルを行ない、アニール終了後、被膜５及び保護膜２をＴ
ｎＰ基板１から剥離させる。
合されたスピンオングラスを塗布して保護膜２を形成し
た後、第２図に示すように、保護膜２の上にＳｉＮ等を
ＣＶＤ法によって堆積させ、保護膜２を保護させるため
の被膜５を形成している。この被膜５は、保護膜２の強
度が弱い場合に有用である。そして、ＩｎＰ基板１の表
面に保護膜２を形成し、保護膜２の上に被膜５を形成し
た状態で、８００〜９００ ’Ｃの温度で活性化アニー
ルを行ない、アニール終了後、被膜５及び保護膜２をＴ
ｎＰ基板１から剥離させる。
なお、」１記実施例では、ＩｎＰ基板の場合について説
明したが、本発明は、これ以外のＰを含む基板にも実施
できる。
明したが、本発明は、これ以外のＰを含む基板にも実施
できる。
［発明の効果］
本発明によれば、Ｐ化合物を混合されたスピンオングラ
スによって化合物半導体基板の表面に保護膜を形成して
おくことにより、熱処理時に、Ｐが化合物半導体基板の
表面から抜は出すことを防止することができる。このた
め、Ｐの減少による化合物半導体基板表面のキャリア濃
度の低下を防止することができ、良好なキャリアプロフ
ァイルを得ることができる。また、猛毒ガスであるＰＨ
ａガスを用いないので、熱処理作業を安全に実施するこ
とができるという利点がある。
スによって化合物半導体基板の表面に保護膜を形成して
おくことにより、熱処理時に、Ｐが化合物半導体基板の
表面から抜は出すことを防止することができる。このた
め、Ｐの減少による化合物半導体基板表面のキャリア濃
度の低下を防止することができ、良好なキャリアプロフ
ァイルを得ることができる。また、猛毒ガスであるＰＨ
ａガスを用いないので、熱処理作業を安全に実施するこ
とができるという利点がある。
第１図（ａ） （ｂ） （ｃ）は本発明の一実施例を示
す説明図、第２図は本発明の異なる実施例における活性
化アニールの工程を示す説明図、第３図は従来例のキャ
ップアニール法を示す説明図、第４図は従来例のキャッ
プレスアニール法を示す説明図である。 １・・・ＩｎＰ基板 ２・・ 保護膜
す説明図、第２図は本発明の異なる実施例における活性
化アニールの工程を示す説明図、第３図は従来例のキャ
ップアニール法を示す説明図、第４図は従来例のキャッ
プレスアニール法を示す説明図である。 １・・・ＩｎＰ基板 ２・・ 保護膜
Claims (1)
- （１）Ｐ化合物を混合された水酸化ケイ素を主成分とす
るスピンオングラスをＩｎＰ基板等のＰを含む化合物半
導体基板の表面に塗布して保護膜を形成し、この保護膜
で表面をキャップされた化合物半導体基板に熱処理を施
すことを特徴とする化合物半導体基板の熱処理方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13367090A JPH0428221A (ja) | 1990-05-23 | 1990-05-23 | 化合物半導体基板の熱処理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13367090A JPH0428221A (ja) | 1990-05-23 | 1990-05-23 | 化合物半導体基板の熱処理方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0428221A true JPH0428221A (ja) | 1992-01-30 |
Family
ID=15110166
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13367090A Pending JPH0428221A (ja) | 1990-05-23 | 1990-05-23 | 化合物半導体基板の熱処理方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0428221A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008025599A (ja) * | 2006-07-18 | 2008-02-07 | Ntn Corp | トリポード型等速自在継手 |
| CN108455848A (zh) * | 2018-06-05 | 2018-08-28 | 台玻安徽玻璃有限公司 | 一种抗菌浮法玻璃制造方法 |
-
1990
- 1990-05-23 JP JP13367090A patent/JPH0428221A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008025599A (ja) * | 2006-07-18 | 2008-02-07 | Ntn Corp | トリポード型等速自在継手 |
| CN108455848A (zh) * | 2018-06-05 | 2018-08-28 | 台玻安徽玻璃有限公司 | 一种抗菌浮法玻璃制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4615766A (en) | Silicon cap for annealing gallium arsenide | |
| US4330569A (en) | Method for conditioning nitride surface | |
| US4075367A (en) | Semiconductor processing of silicon nitride | |
| US3437533A (en) | Method of fabricating semiconductor devices | |
| US4571348A (en) | Reducing hydrogen content of vacuum deposited films | |
| JPH0428221A (ja) | 化合物半導体基板の熱処理方法 | |
| US4040893A (en) | Method of selective etching of materials utilizing masks of binary silicate glasses | |
| JPH0428220A (ja) | 化合物半導体基板の熱処理方法 | |
| JPS6152975B2 (ja) | ||
| JPS6195515A (ja) | 半導体活性層の形成方法 | |
| JPS6112374B2 (ja) | ||
| KR100256246B1 (ko) | 반도체 소자의 게이트 전극 형성 방법 | |
| JPS60227416A (ja) | 半導体基板のアニ−ル方法 | |
| KR100214840B1 (ko) | 반도체 소자의 폴리실리콘막 형성 방법 | |
| KR960009979B1 (ko) | 게이트산화막 제조방법 | |
| JPS61283118A (ja) | 化合物半導体装置の製造方法 | |
| JP3098289B2 (ja) | ＧａＡｓ基板の熱処理方法 | |
| JPS5927094B2 (ja) | 化合物結晶の熱処理方法 | |
| JPS6258529B2 (ja) | ||
| JPS6118126A (ja) | ｐ−ｎ接合の形成方法 | |
| JPS60103014A (ja) | ケイ素層の形成方法 | |
| JPH0193115A (ja) | イオン注入層のアニール方法 | |
| JPH02111019A (ja) | 熱処理方法 | |
| JPS63196064A (ja) | 半導体装置の製造方法 | |
| JPH08213405A (ja) | 化合物半導体基板の熱処理方法 |