JPH04273349A - Information processor - Google Patents

Information processor

Info

Publication number
JPH04273349A
JPH04273349A JP3033832A JP3383291A JPH04273349A JP H04273349 A JPH04273349 A JP H04273349A JP 3033832 A JP3033832 A JP 3033832A JP 3383291 A JP3383291 A JP 3383291A JP H04273349 A JPH04273349 A JP H04273349A
Authority
JP
Japan
Prior art keywords
bus
input
information
output
adaptor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3033832A
Other languages
Japanese (ja)
Inventor
Yoshitaka Nakao
中尾 嘉隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP3033832A priority Critical patent/JPH04273349A/en
Publication of JPH04273349A publication Critical patent/JPH04273349A/en
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)
  • Bus Control (AREA)

Abstract

PURPOSE:To easily separate the fault caused by a bus adaptor and to improve the maintenance performance of an information processor by building a storage means and a comparison means into an extension adaptor in order to read the values of a memory bus and an input/output bus and to compare them with each other. CONSTITUTION:A memory bus 1 connected to a main storage 4 is connected to an input/output bus 2 connected to an input/output device 7 via an arithmetic processor 5 and a bus adaptor 6. An extension bus 3 connected to an input/ output device 9 is connected to both buses 1 and 2 via the adaptor 8. In such a configuration of an information processor, the adaptor 8 contains a storage means 83 and a comparison means 84 and the device 7 connected to the bus 2 transfers the information to the storage 4 via the adaptor 8. Under such conditions, the means 83 stores the information received by a bus adaptor 6 and the means 84 compares the information stored in the means 83 with the information transmitted from the adaptor 8 to monitor the operation of the adaptor 8.

Description

【発明の詳細な説明】[Detailed description of the invention]

【0001】0001

【産業上の利用分野】本発明はメモリバスと基本入出力
バスとを中継するバスアダプタを監視する情報処理装置
に関し、特に増設バスアダプタによってバスアダプタを
監視することによりバスアダプタによる障害の切りわけ
を容易にする情報処理装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an information processing device that monitors a bus adapter that relays a memory bus and a basic input/output bus. The present invention relates to an information processing device that facilitates information processing.

【0002】0002

【従来の技術】従来、この種の装置には、メモリバスと
基本入出力バスとの間の情報の受け渡しの際にバスアダ
プタの動作を増設バスアダプタが監視するような機能は
持っていなかった。
[Prior Art] Conventionally, this type of device did not have a function in which the expansion bus adapter monitors the operation of the bus adapter when information is transferred between the memory bus and the basic input/output bus. .

【0003】0003

【発明が解決しようとする課題】上述した従来の情報処
理装置は、演算処理装置が入出力装置に対して起動をか
けたとき、主記憶装置と入出力装置との間で情報の受け
渡しが行われるが、その際これら一連の動作を監視する
機能がなかったため、障害が発生したときに原因を究明
することが難しいという問題点があった。
[Problems to be Solved by the Invention] In the conventional information processing device described above, when the arithmetic processing unit activates the input/output device, information is exchanged between the main storage device and the input/output device. However, because there was no function to monitor this series of operations, there was a problem in that when a failure occurred, it was difficult to determine the cause.

【0004】本発明は、上記問題を解決するものでバス
アダプタを通してメモリバス上の主記憶装置と基本入出
力バス上の入出力装置との間で情報の送受が行われてい
る動作を増設バスアダプタが監視しており、メモリバス
と基本入出力バスとの両方の値を取ることによってバス
アダプタによる障害の切りわけを容易にし、保守性を高
めることを目的とする。
[0004] The present invention solves the above-mentioned problem, and the operation of transmitting and receiving information between the main storage device on the memory bus and the input/output devices on the basic input/output bus through the bus adapter is performed on the expansion bus. The adapter monitors the bus adapter, and by taking the values of both the memory bus and the basic input/output bus, the purpose is to make it easier to isolate faults caused by the bus adapter and improve maintainability.

【0005】[0005]

【課題を解決するための手段】本発明の情報処理装置は
、上記問題を解決するため、本発明では増設バスアダプ
タに入出力装置と主記憶装置間の情報を読み取り比較す
る機能を盛り込むことによって、入出力装置が主記憶装
置へ対して行なうバスアダプタを通しての情報の送受を
増設バスアダプタが監視することができる。
[Means for Solving the Problems] In order to solve the above-mentioned problems, the information processing device of the present invention incorporates a function of reading and comparing information between an input/output device and a main storage device into an expansion bus adapter. The additional bus adapter can monitor the transmission and reception of information by the input/output device to the main storage device through the bus adapter.

【0006】[0006]

【実施例】次に本発明について、図面を参照して説明す
る。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, the present invention will be explained with reference to the drawings.

【0007】第1図は、本発明の一実施例を示す図であ
る。1はメモリバス、2は基本入出力バス、3は増設入
出力バス、4は主記憶装置、5は演算処理装置、6はバ
スアダプタ、7及び9は入出力装置、8は増設バスアダ
プタ、81,82はセレクター、83は記憶手段、84
は比較手段を示す。
FIG. 1 is a diagram showing an embodiment of the present invention. 1 is a memory bus, 2 is a basic input/output bus, 3 is an expansion input/output bus, 4 is a main storage device, 5 is an arithmetic processing unit, 6 is a bus adapter, 7 and 9 are input/output devices, 8 is an expansion bus adapter, 81, 82 are selectors, 83 is a storage means, 84
indicates the means of comparison.

【0008】このうち、増設バスアダプタ8は、記憶手
段83を内蔵している。記憶手段83は、メモリバス1
または基本入出力バス2上の情報をセレクター81によ
り選択して記憶することができる。比較手段84は、逆
に基本入出力バス2またはメモリバス1上の情報をセレ
クター82により選択した情報と、記憶手段83が記憶
する情報とを比較することができる。
Among these, the expansion bus adapter 8 has a built-in storage means 83. The storage means 83 is connected to the memory bus 1
Alternatively, information on the basic input/output bus 2 can be selected by the selector 81 and stored. Conversely, the comparison means 84 can compare the information on the basic input/output bus 2 or the memory bus 1 selected by the selector 82 with the information stored in the storage means 83.

【0009】演算処理装置5が基本入出力バス2上の入
出力装置7に対して起動をかけると、バスアダプタ6を
通して入出力装置7と主記憶装置4の間で情報が受け渡
される。その際、まず、主記憶装置4からバスアダプタ
6を介して入出力装置7に情報が流れる場合について説
明する。主記憶装置4を出た情報は、メモリバス1を介
してバスアダプタ6に入って行くが、このときメモリバ
ス1の情報を、増設バスアダプタ8に内蔵されているセ
レクター81が選択して記憶手段83に記憶する。一方
、バスアダプタ6が中継した情報が、基本入出力バス2
を介して入出力装置7に入る場合は、増設バスアダプタ
8内のセレクター82が基本入出力バス2の情報を選択
し、比較手段84が記憶手段83に記憶されている情報
とセレクター82が選択した情報を比較する。その結果
、比較した情報が異なっている時、比較手段84が上位
装置(図示せず)にエラー信号を発する。
When the arithmetic processing unit 5 activates the input/output device 7 on the basic input/output bus 2, information is transferred between the input/output device 7 and the main storage device 4 through the bus adapter 6. In this case, first, a case in which information flows from the main storage device 4 to the input/output device 7 via the bus adapter 6 will be described. Information leaving the main storage device 4 enters the bus adapter 6 via the memory bus 1. At this time, the information on the memory bus 1 is selected and stored by a selector 81 built in the expansion bus adapter 8. The information is stored in the means 83. On the other hand, the information relayed by the bus adapter 6 is transferred to the basic input/output bus 2.
When entering the input/output device 7 via the input/output device 7, the selector 82 in the expansion bus adapter 8 selects the information of the basic input/output bus 2, and the comparison means 84 selects the information stored in the storage means 83 and the selector 82. Compare the information. As a result, when the compared information is different, the comparing means 84 issues an error signal to a host device (not shown).

【0010】次に、入出力装置7からバスアダプタ6を
介して主記憶装置4に情報が流れる場合について説明す
る。情報は入出力装置7を出て基本入出力バス2を介し
てバスアダプタ6に入るが、この時の基本入出力バス2
の情報を増設バスアダプタ内のセレクター81が選択し
、記憶手段83に記憶する。一方、バスアダプタ6を出
た情報はメモリバス1を介して主記憶装置4に入るが、
この時メモリバス1の情報を増設バスアダプタ8内のセ
レクター82が選択し、比較手段84が記憶手段83に
記憶されている情報とセレクター82が選択した情報を
比較する。その結果、比較した情報が異なっている時、
比較手段84が上位装置(図示せず)にエラー信号を発
する。
Next, a case in which information flows from the input/output device 7 to the main storage device 4 via the bus adapter 6 will be explained. Information exits the input/output device 7 and enters the bus adapter 6 via the basic input/output bus 2;
The selector 81 in the expansion bus adapter selects the information and stores it in the storage means 83. On the other hand, information leaving the bus adapter 6 enters the main storage device 4 via the memory bus 1;
At this time, the information on the memory bus 1 is selected by the selector 82 in the expansion bus adapter 8, and the comparison means 84 compares the information stored in the storage means 83 with the information selected by the selector 82. As a result, when the compared information differs,
Comparison means 84 issues an error signal to a host device (not shown).

【0011】このように、増設バスアダプタ8がデータ
転送中のメモリバス1と基本入出力バス2との両方の値
を読み取り比較することによって、バスアダプタ6によ
る障害を容易に究明することができ、また、バスアダプ
タ6を監視することで、保守性を高めることができる。
[0011] In this way, by reading and comparing the values of both the memory bus 1 and the basic input/output bus 2 during which the expansion bus adapter 8 is transferring data, it is possible to easily determine the failure caused by the bus adapter 6. Furthermore, by monitoring the bus adapter 6, maintainability can be improved.

【0012】0012

【発明の効果】以上説明したように本発明は、増設バス
アダプタが記憶手段と比較手段とを内蔵することによっ
て、メモリバスと基本入出力バスとの両方の値を読み取
り比較することができるようになり、バスアダプタによ
る障害の切りわけを容易にすると共に保守性を高めると
いう効果がある。
[Effects of the Invention] As explained above, the present invention enables the expansion bus adapter to read and compare the values of both the memory bus and the basic input/output bus by incorporating the storage means and the comparison means. This has the effect of making it easier to isolate faults caused by the bus adapter and improving maintainability.

【図面の簡単な説明】[Brief explanation of the drawing]

【図1】本発明の一実施例を示す構成図。FIG. 1 is a configuration diagram showing an embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1    メモリバス 2    入出力バス 3    増設バス 4    主記憶装置 5    演算処理装置 6    バスアダプタ 7    入出力装置 8    増設バスアダプタ 9    入出力装置 81,82    セレクター 83    記憶手段 84    比較手段 1 Memory bus 2 Input/output bus 3. Additional bus 4 Main memory 5 Arithmetic processing unit 6 Bus adapter 7 Input/output device 8. Expansion bus adapter 9 Input/output device 81, 82 Selector 83 Memory means 84 Comparison means

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】  メモリバスと、基本入出力バスと、前
記二つのバスを接続するバスアダプタと前記メモリバス
と、前記基本入出力バスとに接続する演算処理装置と、
主記憶装置と、前記基本入出力バスに接続する入出力装
置とを有し、さらに前記メモリバスと前記基本入出力バ
スとに接続し増設入出力バスを提供するための増設バス
アダプタとを有し、さらに前記増設入出力バス上に入出
力装置を有する情報処理装置において、前記増設バスア
ダプタは記憶手段と比較手段とを内蔵しており、前記基
本入出力バスに接続した前記入出力装置が前記バスアダ
プタを介して前記主記憶装置との間で情報の受け渡しを
行うときに、前記バスアダプタが受信する情報を同時に
前記記憶手段が記憶し、前記バスアダプタが中継発信す
る情報と前記記憶手段が記憶した情報とを前記比較手段
が比較することにより前記バスアダプタの動作を監視し
て成ることを特徴とする情報処理装置。
1. A memory bus, a basic input/output bus, a bus adapter connecting the two buses, and an arithmetic processing unit connecting the memory bus and the basic input/output bus,
It has a main storage device, an input/output device connected to the basic input/output bus, and an expansion bus adapter connected to the memory bus and the basic input/output bus to provide an expansion input/output bus. Further, in the information processing device having an input/output device on the expansion input/output bus, the expansion bus adapter has built-in storage means and comparison means, and the input/output device connected to the basic input/output bus When exchanging information with the main storage device via the bus adapter, the storage means simultaneously stores the information received by the bus adapter, and the information relayed by the bus adapter and the storage means An information processing device characterized in that the comparing means monitors the operation of the bus adapter by comparing information stored in the bus adapter with information stored in the bus adapter.
JP3033832A 1991-02-28 1991-02-28 Information processor Pending JPH04273349A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3033832A JPH04273349A (en) 1991-02-28 1991-02-28 Information processor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3033832A JPH04273349A (en) 1991-02-28 1991-02-28 Information processor

Publications (1)

Publication Number Publication Date
JPH04273349A true JPH04273349A (en) 1992-09-29

Family

ID=12397466

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3033832A Pending JPH04273349A (en) 1991-02-28 1991-02-28 Information processor

Country Status (1)

Country Link
JP (1) JPH04273349A (en)

Similar Documents

Publication Publication Date Title
JP2996440B2 (en) Diagnosis method of data processing system
JPH04273349A (en) Information processor
JP2538876B2 (en) Data processing device with common bus structure
JP3277526B2 (en) Bus adapter monitoring system
JPH0589032A (en) Information processor
JPH0553977A (en) Information processing system
JPS6027054B2 (en) Input/output control method
JPH10133903A (en) Data transfer controller and loop back test system
JPH0152774B2 (en)
JPH05265886A (en) Information processing system
KR0138872B1 (en) Node module of high performance inter-processor communicationunit network
KR920000701Y1 (en) Interfaceing apparatus w/self testing function
JPH011350A (en) Gateway backup method
JPS59221131A (en) Data transmission station
KR0155000B1 (en) Serial bus interface apparatus of different transfer types
JPS58134358A (en) Processor controlling system
JPH07302208A (en) Protective relay device
JPS59225460A (en) Microprocessor
JPH0126215B2 (en)
JPS6324745A (en) Signal transmission line diagnosing method
JPS6198046A (en) Testing method of data communication controller
JPS63276137A (en) Remote maintenance diagnosis system
JPH0417050A (en) One-chip microcomputer
JPH0981470A (en) Line monitor device between full duplex input-output controllers
JPS62293453A (en) Multiple bus system data processor