JPH0417050A - One-chip microcomputer - Google Patents
One-chip microcomputerInfo
- Publication number
- JPH0417050A JPH0417050A JP2121553A JP12155390A JPH0417050A JP H0417050 A JPH0417050 A JP H0417050A JP 2121553 A JP2121553 A JP 2121553A JP 12155390 A JP12155390 A JP 12155390A JP H0417050 A JPH0417050 A JP H0417050A
- Authority
- JP
- Japan
- Prior art keywords
- data bus
- bus
- local
- main
- cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002093 peripheral effect Effects 0.000 claims abstract description 6
- 238000012360 testing method Methods 0.000 abstract description 7
- 239000000872 buffer Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 238000010998 test method Methods 0.000 description 1
Landscapes
- Bus Control (AREA)
Abstract
Description
【発明の詳細な説明】
(産業上の利用分野〕
この発明はワンチップマイクロコンピュータのテスト方
式に関するものである。DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to a test method for a one-chip microcomputer.
第3図は従来のワンチップマイクロコンピュータの構成
を示すブロック図であり、図において、(1)はメイン
データバス、(2)はローカルデータバス、(4)はメ
インデータバス(1)と接続されたCPU、(F、a)
、 (コb)はメインデータバス(1)及びローカ
ルデータバス(2)とそれぞれ接続された送受信装置で
ある。Figure 3 is a block diagram showing the configuration of a conventional one-chip microcomputer. In the figure, (1) is the main data bus, (2) is the local data bus, and (4) is connected to the main data bus (1). CPU, (F, a)
, (b) are transmitting/receiving devices respectively connected to the main data bus (1) and the local data bus (2).
次に動作について説明する。CPU (4)より出力さ
れたデータは、メインデータバス(1)を介して送受信
装置(5a) (5b)へ人力され、送受信装置(5
a) (5b)より出力されたデータは、メインデー
タバス(1)を介して、CPU (4)に人力される。Next, the operation will be explained. The data output from the CPU (4) is manually input to the transmitter/receiver (5a) (5b) via the main data bus (1), and
a) The data output from (5b) is manually input to the CPU (4) via the main data bus (1).
又、送受信装置(5a) (5b)はローカルデータ
バス(2)を介して直接データの送受信が出来る。Further, the transmitting/receiving devices (5a) (5b) can directly transmit and receive data via the local data bus (2).
従来のワンチップマイクロコンピュータは以上のように
構成されていたので、送受信装置間のり一カルデータバ
スを介して直接データを送受信する機能のテストを行う
場合、CPUよりメインデータバスを介して送信側の送
受信装置へデータを送り、送信側の送受信装置は、ロー
カルデータバスを介して、受信側の送受信装置へデータ
を送リ、受信側の送受信装置はメインデータバスを介し
てCPUヘテーデー送り、CPUは送信側の送受信装置
・\送ったデータと受信側の送受信装置から送られたデ
ータを比較してテストをするので、1つのテストに時間
がかかるし、不具合が発生したときその部分の特定が困
難である。例えば、送信側の周辺機能の不具合であるの
が、受信側の周辺機能の不具合であるのかが不明である
などの問題点があった。Conventional one-chip microcomputers were configured as described above, so when testing the function of directly transmitting and receiving data between transmitting and receiving devices via a single data bus, the CPU transmits data via the main data bus to the transmitting side. The sending-side sending-receiving device sends data to the receiving-side sending-receiving device via the local data bus, and the receiving-side sending-receiving device sends data to the CPU via the main data bus. Since the test is performed by comparing the data sent by the transmitting/receiving device on the transmitting side and the data sent from the transmitting/receiving device on the receiving side, each test takes time, and when a problem occurs, it is difficult to identify the part. Have difficulty. For example, there are problems in that it is unclear whether it is a malfunction in the peripheral function on the transmitting side or a malfunction in the peripheral function on the receiving side.
この発明は上記のような問題点を解消するためになされ
たもので、テスト時間を短縮でき、不具合解析が容易に
てきるワンチップマイクロコンピュータを得ることを目
的とする。This invention was made to solve the above-mentioned problems, and aims to provide a one-chip microcomputer that can shorten test time and facilitate failure analysis.
この発明に係るワンチップマイクロコンピュータは、メ
インデータバスとローカルデータバスの間に双方向にデ
ータを転送できる接続回路を設けたものである。A one-chip microcomputer according to the present invention is provided with a connection circuit that can transfer data bidirectionally between a main data bus and a local data bus.
この発明によれば、メインデータバスとロー力ルデータ
バスの間に接続回路を設けたことにより、ローカルデー
タバス上のデータをメインデータバスを介してCPUに
人力することができ、また、CPUよりデータをメイン
データバスを介してローカルデータバス上に乗せること
がてきる。According to this invention, by providing a connection circuit between the main data bus and the local data bus, it is possible to input data on the local data bus to the CPU via the main data bus, and also to input data from the CPU to the CPU. can be placed on the local data bus via the main data bus.
(実施例〕 以下、この発明の一実施例を図について説明する。(Example〕 An embodiment of the present invention will be described below with reference to the drawings.
第1図において、(1)はメインデータバス、(2)は
ローカルデータバス、(3)はメインデータバス(1)
とローカルデータバス(2)を接続する接続回路、(4
)はメインデータバス(1)と接続されたCPU、(5
d) 、 (5b)はメインデータバス(1)及びロ
ーカルデータバス(2)とそれぞれ接続された周辺機能
である。In Figure 1, (1) is the main data bus, (2) is the local data bus, and (3) is the main data bus (1).
and a connection circuit (4) connecting the local data bus (2) and the local data bus (2).
) is the CPU connected to the main data bus (1), (5
d) and (5b) are peripheral functions connected to the main data bus (1) and the local data bus (2), respectively.
第2図は接続回路(3)の構成を示した図である。FIG. 2 is a diagram showing the configuration of the connection circuit (3).
図において、(lla ) (Ilb )は制御信号
端子付バッファ、(12)はローカルデータバス(2)
上のデータをメインデータバス(1)上に乗せる(・1
)
バッファ(lld)の制御信号端子である読み出し信号
入力端子、(13)はメインデータバス(1)上のデー
タをローカルデータバス上に乗せるバッファ(Ilb
)の制御信号端子である書き込み信号入力端子である。In the figure, (lla) (Ilb) are buffers with control signal terminals, (12) are local data buses (2)
Put the above data on the main data bus (1) (・1
) The read signal input terminal (13) is the control signal terminal of the buffer (lld), and the buffer (Ilb) carries the data on the main data bus (1) onto the local data bus.
) is a write signal input terminal which is a control signal terminal.
次に動作について説明する。CPU (4)より出力さ
れたデータは、メインデータバス(1)を介して、送受
信装置(5a) (5b)へ人力される、又、メイン
データバス(1)から接続回路(3)及びローカルデー
タバスを介して、送受信装置(5a) (5b)へ人
力することもできる。送受信装置(5a) (5b)
より出力されたデータは、メインデータバス(1)を介
して、CPU (4)に入力される。又、送受信装置(
5a) (5b)から、ローカルデータバス(2)、
接続回路(3)、メインデータバス(1)を介して、C
PU (4)に人力することもできる。又、周辺機能(
5a) (5b)はローカルデータバス(2)を介し
て直接データの送受信か出来る。Next, the operation will be explained. The data output from the CPU (4) is inputted via the main data bus (1) to the transmitting/receiving devices (5a) (5b), and from the main data bus (1) to the connecting circuit (3) and the local Manual input to the transmitter/receiver devices (5a) (5b) is also possible via the data bus. Transmitting/receiving device (5a) (5b)
The data output from the main data bus (1) is input to the CPU (4). In addition, transmitting and receiving equipment (
5a) From (5b), local data bus (2),
C via the connection circuit (3) and the main data bus (1)
PU (4) can also be manually operated. In addition, peripheral functions (
5a) (5b) can directly send and receive data via the local data bus (2).
次に接続回路(3)の動作について説明する。Next, the operation of the connection circuit (3) will be explained.
バッファ(Ha )の読み出し信号入力端子(12)に
°゛H”を人力するとバッファ(lla )はイネーブ
ルになりローカルデータバス(2)上のデータがメイン
データバス(1)に乗り、バッファ(11b)の書き込
み信号入力端子(13)に°“H”を人力するとバッフ
ァ(llb )はイネーブルになりメインデータバス(
1)上のデータがローカルデータバス(2)に乗る。し
たがって、ローカルデータバス(2)から接続回路(3
)、メインデータバス(1)を介してCPU (3)に
データを入力する時は、読み出し信号入力端子(12)
に°“H′を人力し、メインデータバス(1)から接続
回路(3)、ローカルデータバス(2)を介して送受信
装置(5a) (5b)にデータを人力する時は、書
き込み信号入力端子(13)にH″を人力し、上記以外
の場自は、読み出し信号入力端子(12)、書き込み信
号入力端子(13)にはそれぞれL”を人力する。When inputting °H” to the read signal input terminal (12) of the buffer (Ha), the buffer (lla) is enabled and the data on the local data bus (2) is transferred to the main data bus (1) and transferred to the buffer (11b). ) Manually inputting “H” to the write signal input terminal (13) enables the buffer (llb) and connects the main data bus (
1) The above data gets on the local data bus (2). Therefore, from the local data bus (2) to the connection circuit (3)
), when inputting data to the CPU (3) via the main data bus (1), use the read signal input terminal (12).
When inputting data manually from the main data bus (1) to the transmitting/receiving device (5a) (5b) via the connection circuit (3) and local data bus (2), input the write signal. Input H'' to the terminal (13), and input L'' to the read signal input terminal (12) and write signal input terminal (13) for other cases than those mentioned above.
(発明の効果)
以上のように、この発明によれば、メインデータハスと
ローカルデータバスを接続回路を介して接続したので、
送受信装置間のローカルデータバスを介して直接データ
を送受信する機能のテストを行う場合送信側の送受信装
置からローカルデータバス・\出力したデータをCPU
に取り込み比較出来、又CPUからローカルデータバス
を介して受信側の送受信装置・\データを直接出力出来
る為、送信側の送受信装置と受信側の送受信装置を別々
にテストすることができるので、テスト時間が短縮でき
る上に、不具合が発生したときその部分の特定か容易に
なり、不具合解析か容易になるという効果がある。(Effects of the Invention) As described above, according to the present invention, since the main data bus and the local data bus are connected via the connection circuit,
When testing a function that directly sends and receives data via a local data bus between transmitting and receiving devices
Since data can be directly output from the CPU via the local data bus, the transmitter and receiver on the transmitter and the receiver can be tested separately. Not only does it save time, but when a problem occurs, it becomes easier to identify the part where the problem occurs, making it easier to analyze the problem.
第1図はこの発明の一実施例によるワンチップマイクロ
コンピュータの構成を示すブロック図、第2図はこの発
明の一実施例の接続回路を示すブロック図、第3図は従
来のワンチップマイクロコンピュータの構成を示すブロ
ック図である。
図において、(1)はメインデータバス、(2)はロー
カルデータバス、(3)CPU、(4)は接続回路、(
5d) (5b)は送受信装置、(lla ) (
Ilb )はバッファ、(12)は読み出し信号入力端
子、(13)は書き込み信号入力端子。
なお、図中同一符号は同一、又は相当部分を示す。Fig. 1 is a block diagram showing the configuration of a one-chip microcomputer according to an embodiment of the present invention, Fig. 2 is a block diagram showing a connection circuit of an embodiment of the invention, and Fig. 3 is a block diagram showing the configuration of a one-chip microcomputer according to an embodiment of the present invention. FIG. 2 is a block diagram showing the configuration of FIG. In the figure, (1) is the main data bus, (2) is the local data bus, (3) is the CPU, (4) is the connection circuit, (
5d) (5b) is a transmitting/receiving device, (lla) (
Ilb) is a buffer, (12) is a read signal input terminal, and (13) is a write signal input terminal. Note that the same reference numerals in the figures indicate the same or equivalent parts.
Claims (1)
接続されるメインデータバス、他の1つは周辺機能間で
接続されているローカルデータバスを持つワンチップマ
イクロコンピュータにおいて、前記ローカルデータバス
と前記メインデータバスの間に双方向にデータを転送で
きる接続回路を設けたことを特徴とするワンチップマイ
クロコンピュータ。In a one-chip microcomputer that has at least two types of data buses, one is a main data bus connected to a CPU, and the other is a local data bus connected between peripheral functions, the local data bus and A one-chip microcomputer characterized in that a connection circuit capable of bidirectionally transferring data is provided between the main data buses.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2121553A JPH0417050A (en) | 1990-05-10 | 1990-05-10 | One-chip microcomputer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2121553A JPH0417050A (en) | 1990-05-10 | 1990-05-10 | One-chip microcomputer |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0417050A true JPH0417050A (en) | 1992-01-21 |
Family
ID=14814097
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2121553A Pending JPH0417050A (en) | 1990-05-10 | 1990-05-10 | One-chip microcomputer |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0417050A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6370941B2 (en) | 2000-02-03 | 2002-04-16 | Nihon Kohden Corporation | Gas sensor and gas sensor system |
JP2007067110A (en) * | 2005-08-30 | 2007-03-15 | Tokyo Seimitsu Co Ltd | Polishing pad, pad dressing evaluation method, and polishing device |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5622123A (en) * | 1979-08-01 | 1981-03-02 | Fujitsu Ltd | Internal bus forming system for single chip function element |
JPS6431251A (en) * | 1987-07-28 | 1989-02-01 | Nec Corp | Microprocessor |
JPH01265353A (en) * | 1988-04-15 | 1989-10-23 | Ricoh Co Ltd | Processor integrated circuit device |
-
1990
- 1990-05-10 JP JP2121553A patent/JPH0417050A/en active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5622123A (en) * | 1979-08-01 | 1981-03-02 | Fujitsu Ltd | Internal bus forming system for single chip function element |
JPS6431251A (en) * | 1987-07-28 | 1989-02-01 | Nec Corp | Microprocessor |
JPH01265353A (en) * | 1988-04-15 | 1989-10-23 | Ricoh Co Ltd | Processor integrated circuit device |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6370941B2 (en) | 2000-02-03 | 2002-04-16 | Nihon Kohden Corporation | Gas sensor and gas sensor system |
JP2007067110A (en) * | 2005-08-30 | 2007-03-15 | Tokyo Seimitsu Co Ltd | Polishing pad, pad dressing evaluation method, and polishing device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4429362A (en) | Data buffer operating in response to computer halt signal | |
JPH0417050A (en) | One-chip microcomputer | |
US4066883A (en) | Test vehicle for selectively inserting diagnostic signals into a bus-connected data-processing system | |
JPS598849B2 (en) | Arrangement for communication maintenance equipment | |
JPS6175651A (en) | Modulator-demodulator | |
JPS60106247A (en) | Diagnostic system of transmitting and receiving circuit | |
JPS6259435A (en) | Data transfer supervisory equipment | |
KR920000701Y1 (en) | Interfaceing apparatus w/self testing function | |
JP4378799B2 (en) | Digital data input / output device | |
JPH087442Y2 (en) | Input / output device of programmable controller | |
JPS5992653A (en) | Data transmitter | |
JPS6044710B2 (en) | System diagnosis method | |
JPS59221131A (en) | Data transmission station | |
JPS6027054B2 (en) | Input/output control method | |
KR100225043B1 (en) | Multiple serial communication method by using interrupt and its apparatus | |
JPS5952329A (en) | Data terminal device | |
JPS61282940A (en) | Control program inspection system using event table | |
JPH01184550A (en) | Test circuit for intermediate controller | |
JPH01149557A (en) | Modem | |
JPS58137038A (en) | Diagnostic system for serial interface | |
JPS6166437A (en) | Multi-host attachment | |
JPS58131844A (en) | Data transmitter | |
JPH04227131A (en) | Transmission/reception test circuit | |
JPH0498440A (en) | Bus diagnostic device | |
JPS63142741A (en) | Duplex control system |