JPH04269791A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPH04269791A JPH04269791A JP5023791A JP5023791A JPH04269791A JP H04269791 A JPH04269791 A JP H04269791A JP 5023791 A JP5023791 A JP 5023791A JP 5023791 A JP5023791 A JP 5023791A JP H04269791 A JPH04269791 A JP H04269791A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- tft
- transfer gate
- display signal
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 83
- 239000003990 capacitor Substances 0.000 claims abstract description 22
- 239000011159 matrix material Substances 0.000 claims description 16
- 230000015654 memory Effects 0.000 claims description 16
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 7
- 230000003247 decreasing effect Effects 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 21
- 238000000605 extraction Methods 0.000 description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 238000005224 laser annealing Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は液晶表示装置に係り、特
に、ＴＦＴ（ＴｈｉｎＦｉｌｍ Ｔｒａｎｓｉｓｔｏｒ
）基板に構成されたアクティブマトリクス液晶ディスプ
レイを用いた液晶表示装置に関するものである。
に、ＴＦＴ（ＴｈｉｎＦｉｌｍ Ｔｒａｎｓｉｓｔｏｒ
）基板に構成されたアクティブマトリクス液晶ディスプ
レイを用いた液晶表示装置に関するものである。
【０００２】
【従来の技術】アクティブマトリクス液晶ディスプレイ
の構成に関する従来技術として、例えば、ジャパン・デ
ィスプレイ ８９（１９８９年）第５１０頁〜第５１
３頁（Ｊａｐａｎ Ｄｉｓｐｌａｙ ’８９（１９８９
）、ｐｐ．５１０−５１３）等に記載された技術が知ら
れている。
の構成に関する従来技術として、例えば、ジャパン・デ
ィスプレイ ８９（１９８９年）第５１０頁〜第５１
３頁（Ｊａｐａｎ Ｄｉｓｐｌａｙ ’８９（１９８９
）、ｐｐ．５１０−５１３）等に記載された技術が知ら
れている。
【０００３】図９は従来技術によるアクティブマトリク
ス液晶ディスプレイ装置の構成を示す概略図である。図
９において、ＬＣは液晶、Ｑは画素駆動用ＴＦＴ、
ＶＤ１〜ＶＤ１９２０は表示信号端子、ＶＧ１〜ＶＧ４
８０はゲート電圧端子である。
ス液晶ディスプレイ装置の構成を示す概略図である。図
９において、ＬＣは液晶、Ｑは画素駆動用ＴＦＴ、
ＶＤ１〜ＶＤ１９２０は表示信号端子、ＶＧ１〜ＶＧ４
８０はゲート電圧端子である。
【０００４】図示従来技術は、６４０×４８０のカラー
画素を有する液晶表示装置の例であり、走査側に４８０
本の引出し電極であるゲート電圧端子ＶＧ１〜ＶＧ４８
０、表示信号側に１９２０本の引出し電極である表示信
号端子ＶＤ１〜ＶＤ１９２０、を備え、これらの引き出
し電極の交点に画素駆動用のＴＦＴＱを介して画素とな
る液晶ＬＣが接続されて構成されている。
画素を有する液晶表示装置の例であり、走査側に４８０
本の引出し電極であるゲート電圧端子ＶＧ１〜ＶＧ４８
０、表示信号側に１９２０本の引出し電極である表示信
号端子ＶＤ１〜ＶＤ１９２０、を備え、これらの引き出
し電極の交点に画素駆動用のＴＦＴＱを介して画素とな
る液晶ＬＣが接続されて構成されている。
【０００５】
【発明が解決しようとする課題】前記従来技術は、表示
信号側に１９２０本もの引き出し電極を必要とするため
、信号側ドライバも同数だけ必要となり、信号側ドライ
バのコストが増大するという問題点を有している。
信号側に１９２０本もの引き出し電極を必要とするため
、信号側ドライバも同数だけ必要となり、信号側ドライ
バのコストが増大するという問題点を有している。
【０００６】本発明の目的は、前記従来技術の問題点を
解決し、画素数を減少させることなく信号側ドライバの
数を減少させることによりコストを低下させることがで
き、かつ、表示品質の優れた液晶表示装置を提供するこ
とにある。
解決し、画素数を減少させることなく信号側ドライバの
数を減少させることによりコストを低下させることがで
き、かつ、表示品質の優れた液晶表示装置を提供するこ
とにある。
【０００７】
【課題を解決するための手段】本発明によれば前記目的
は、信号側駆動回路の各列毎にトランスファーゲートＴ
ＦＴと、ラインメモリとなるコンデンサとを備え、信号
側としての表示信号端子をｍ個づつのｎ個の群に分割し
、表示信号端子ＶＤ１〜ＶＤｍのそれぞれを複数のトラ
ンスファゲートＴＦＴのソース／ドレインの一方に接続
し、選択信号端子φ１〜φｎのそれぞれを複数のトラン
スファーゲートＴＦＴのゲートに接続して、信号側を構
成することにより達成される。
は、信号側駆動回路の各列毎にトランスファーゲートＴ
ＦＴと、ラインメモリとなるコンデンサとを備え、信号
側としての表示信号端子をｍ個づつのｎ個の群に分割し
、表示信号端子ＶＤ１〜ＶＤｍのそれぞれを複数のトラ
ンスファゲートＴＦＴのソース／ドレインの一方に接続
し、選択信号端子φ１〜φｎのそれぞれを複数のトラン
スファーゲートＴＦＴのゲートに接続して、信号側を構
成することにより達成される。
【０００８】
【作用】任意の走査ラインが選択されている間、選択信
号端子φ１〜φｎからの選択信号により順次ｍ列分の信
号側駆動回路がｎ回にわたって選択され、走査ライン上
のｍ×ｎ個の液晶のそれぞれに表示信号が書き込まれる
。
号端子φ１〜φｎからの選択信号により順次ｍ列分の信
号側駆動回路がｎ回にわたって選択され、走査ライン上
のｍ×ｎ個の液晶のそれぞれに表示信号が書き込まれる
。
【０００９】従って、本発明によれば、ｍ本の表示信号
端子ＶＤ１〜ＶＤｍと、ｎ本の選択信号端子φ１〜φｎ
とにより、ｍ×ｎ個の液晶のそれぞれに独立の表示信号
を書き込むことができ、これにより、信号側ドライバの
数をｍ＋ｎ個とすることができるのでコストの低減を図
ることができる。
端子ＶＤ１〜ＶＤｍと、ｎ本の選択信号端子φ１〜φｎ
とにより、ｍ×ｎ個の液晶のそれぞれに独立の表示信号
を書き込むことができ、これにより、信号側ドライバの
数をｍ＋ｎ個とすることができるのでコストの低減を図
ることができる。
【００１０】
【実施例】以下、本発明による液晶表示装置の実施例を
図面により詳細に説明する。
図面により詳細に説明する。
【００１１】図１は本発明の第１の実施例の構成を示す
図である。図１に示す本発明の第１の実施例は、多結晶
シリコンを用いたアクティブマトリクス液晶ディスプレ
イの例であり、１９２０本の信号側である表示信号端子
を４８群に分割した例である。同図において、ＱＴはト
ランスファーゲートＴＦＴ、ＣＬはラインメモリとなる
コンデンサであり、他の符号は図９の場合と同一である
。
図である。図１に示す本発明の第１の実施例は、多結晶
シリコンを用いたアクティブマトリクス液晶ディスプレ
イの例であり、１９２０本の信号側である表示信号端子
を４８群に分割した例である。同図において、ＱＴはト
ランスファーゲートＴＦＴ、ＣＬはラインメモリとなる
コンデンサであり、他の符号は図９の場合と同一である
。
【００１２】図１に示す本発明の第１の実施例において
、表示信号側駆動回路となる表示信号電極は、各列毎に
トランスファーゲートＴＦＴＱＴと、ラインメモリとな
るコンデンサＣＬとを備え、表示信号端子ＶＤ１〜ＶＤ
４０は、それぞれ複数のトランスファーゲートＴＦＴＱ
Ｔのソース／ドレインの一方に接続され、選択信号端子
φ１〜φ４８は、それぞれ複数のＴＦＴＱＴのゲートに
接続されている。
、表示信号側駆動回路となる表示信号電極は、各列毎に
トランスファーゲートＴＦＴＱＴと、ラインメモリとな
るコンデンサＣＬとを備え、表示信号端子ＶＤ１〜ＶＤ
４０は、それぞれ複数のトランスファーゲートＴＦＴＱ
Ｔのソース／ドレインの一方に接続され、選択信号端子
φ１〜φ４８は、それぞれ複数のＴＦＴＱＴのゲートに
接続されている。
【００１３】前述のように構成される本発明の第１の実
施例は、次のように動作する。
施例は、次のように動作する。
【００１４】いま、走査側の引出し電極であるゲート電
圧端子ＶＧ１〜ＶＧ４８０の任意のものが選択され、１
本の走査ラインが選択されているものとする。
圧端子ＶＧ１〜ＶＧ４８０の任意のものが選択され、１
本の走査ラインが選択されているものとする。
【００１５】この１本の走査ラインが選択されている間
、選択信号端子φ１〜φ４８に順次選択信号が与えられ
、１つの選択信号端子φｉが選択されている間に、４０
列分の表示信号が表示信号端子ＶＤ１〜ＶＤ４０に与え
られ、めもりとなるコンデンサＣＬに書き込まれ、さら
に、駆動用のＴＦＴＱを介して各液晶ＬＣが駆動される
。そして、この動作が４８回にわたって行われたとき、
１ライン分の表示部である液晶ＬＣの全てに表示データ
が書き込まれたことになる。
、選択信号端子φ１〜φ４８に順次選択信号が与えられ
、１つの選択信号端子φｉが選択されている間に、４０
列分の表示信号が表示信号端子ＶＤ１〜ＶＤ４０に与え
られ、めもりとなるコンデンサＣＬに書き込まれ、さら
に、駆動用のＴＦＴＱを介して各液晶ＬＣが駆動される
。そして、この動作が４８回にわたって行われたとき、
１ライン分の表示部である液晶ＬＣの全てに表示データ
が書き込まれたことになる。
【００１６】すなわち、図示実施例は、１本の走査ライ
ンが選択されている時間、例えば、時間Ｔの間に、選択
信号端子φ１〜φ４８に、端子φ１から順にＴ／４８時
間の選択信号が与えられ、この選択信号端子φ１〜φ４
８に与えられる選択信号に同期して、表示信号端子ＶＤ
１〜ＶＤ４０には、１９２０の表示信号が、４０個分を
１群として順次与えられて、表示の制御が行われている
。
ンが選択されている時間、例えば、時間Ｔの間に、選択
信号端子φ１〜φ４８に、端子φ１から順にＴ／４８時
間の選択信号が与えられ、この選択信号端子φ１〜φ４
８に与えられる選択信号に同期して、表示信号端子ＶＤ
１〜ＶＤ４０には、１９２０の表示信号が、４０個分を
１群として順次与えられて、表示の制御が行われている
。
【００１７】前述した本発明の第１の実施例によれば、
従来、信号側に１９２０本の引出し電極が必要であり、
１９２０個のドライバが必要であったものが、８８（４
０＋４８）本の引出し電極と、これらの引き出し電極に
対応する８８個のドライバにより液晶表示装置の信号側
を構成することができ、これにより、信号側ドライバの
コストを低減することができる。
従来、信号側に１９２０本の引出し電極が必要であり、
１９２０個のドライバが必要であったものが、８８（４
０＋４８）本の引出し電極と、これらの引き出し電極に
対応する８８個のドライバにより液晶表示装置の信号側
を構成することができ、これにより、信号側ドライバの
コストを低減することができる。
【００１８】図２は本発明の第２実施例の構成を示す図
であり、図２（ａ）はその構成を示す図、図２（ｂ）は
動作を説明するタイミングチャートである。この本発明
の第２の実施例は、非晶質シリコンを用いたアクティブ
マトリクス液晶ディスプレイの実施例であり、図２（ａ
）における符号は図１の場合と同一である。
であり、図２（ａ）はその構成を示す図、図２（ｂ）は
動作を説明するタイミングチャートである。この本発明
の第２の実施例は、非晶質シリコンを用いたアクティブ
マトリクス液晶ディスプレイの実施例であり、図２（ａ
）における符号は図１の場合と同一である。
【００１９】図２（ａ）に示す本発明の第２の実施例の
構成において、信号側駆動回路の一部であるトランスフ
ァーゲートＴＦＴＱＴは、レーザアニール等の熱処理に
よって多結晶化された多結晶シリコンＴＦＴにより構成
されている。また、この例では、選択信号端子を端子φ
１、φ２の２個のみとし、表示信号端子を端子ＶＤ１〜
ＶＤ９６０の９６０個としている。この理由は、非晶質
シリコンによる駆動用のＴＦＴＱのオン抵抗が高いため
、ラインメモリとなるコンデンサＣＬから液晶ＬＣへの
充電に多結晶シリコンによるＴＦＴの場合より多くの時
間を要するためである。
構成において、信号側駆動回路の一部であるトランスフ
ァーゲートＴＦＴＱＴは、レーザアニール等の熱処理に
よって多結晶化された多結晶シリコンＴＦＴにより構成
されている。また、この例では、選択信号端子を端子φ
１、φ２の２個のみとし、表示信号端子を端子ＶＤ１〜
ＶＤ９６０の９６０個としている。この理由は、非晶質
シリコンによる駆動用のＴＦＴＱのオン抵抗が高いため
、ラインメモリとなるコンデンサＣＬから液晶ＬＣへの
充電に多結晶シリコンによるＴＦＴの場合より多くの時
間を要するためである。
【００２０】この本発明の第２の実施例は、前述の第１
の実施例の場合と同様に、信号側駆動回路が各列毎に、
トランスファーゲートＴＦＴＱＴと、ラインメモリとな
るコンデンサＣＬとを備え、表示信号端子ＶＤ１〜ＶＤ
９６０が、それぞれ２個のトランスファゲートＴＦＴＱ
Ｔ の一方のソース／ドレインに接続され、選択信号端
子群φ１、φ２が、それぞれ複数のＴＦＴＱＴのゲート
に接続されて構成されている。
の実施例の場合と同様に、信号側駆動回路が各列毎に、
トランスファーゲートＴＦＴＱＴと、ラインメモリとな
るコンデンサＣＬとを備え、表示信号端子ＶＤ１〜ＶＤ
９６０が、それぞれ２個のトランスファゲートＴＦＴＱ
Ｔ の一方のソース／ドレインに接続され、選択信号端
子群φ１、φ２が、それぞれ複数のＴＦＴＱＴのゲート
に接続されて構成されている。
【００２１】この実施例は、図２（ｂ）に示すように、
任意の走査ラインが選択されている間に、１９２０列分
の表示信号が、９６０列分づつに分けられて２回にわた
って、ラインメモリとなるコンデンサＣＬ、駆動用のＴ
ＦＴＱを介して表示部の液晶ＬＣに書き込まれることに
より表示の制御が行われる。
任意の走査ラインが選択されている間に、１９２０列分
の表示信号が、９６０列分づつに分けられて２回にわた
って、ラインメモリとなるコンデンサＣＬ、駆動用のＴ
ＦＴＱを介して表示部の液晶ＬＣに書き込まれることに
より表示の制御が行われる。
【００２２】前述の本発明の第２の実施例によれば、従
来技術の場合の１９２０本の引出し電極と１９２０個の
ドライバとによる信号側を、９６２（９６０＋２）本の
引出し電極と９６２個のドライバとにより構成すること
が可能となる。
来技術の場合の１９２０本の引出し電極と１９２０個の
ドライバとによる信号側を、９６２（９６０＋２）本の
引出し電極と９６２個のドライバとにより構成すること
が可能となる。
【００２３】図３は本発明の第３の実施例を説明する図
であり、図３（ａ）はその構成を示す図、図３（ｂ）は
動作を説明するタイミングチャートである。この本発明
の第３の実施例は、非晶質シリコンを用いたアクティブ
マトリクス液晶ディスプレイの例であり、図３（ａ）に
おける図の符号は図１の場合と同一である。
であり、図３（ａ）はその構成を示す図、図３（ｂ）は
動作を説明するタイミングチャートである。この本発明
の第３の実施例は、非晶質シリコンを用いたアクティブ
マトリクス液晶ディスプレイの例であり、図３（ａ）に
おける図の符号は図１の場合と同一である。
【００２４】図３（ａ）に示す本発明の第３の実施例の
構成において、信号側駆動回路の一部であるトランスフ
ァーゲートＴＦＴＱＴは、レーザアニール等の熱処理に
よって多結晶化された多結晶シリコンＴＦＴにより構成
されている。
構成において、信号側駆動回路の一部であるトランスフ
ァーゲートＴＦＴＱＴは、レーザアニール等の熱処理に
よって多結晶化された多結晶シリコンＴＦＴにより構成
されている。
【００２５】図３（ａ）に示す本発明の第３の実施例は
、信号側駆動回路の奇数列毎にトランスファーゲートＴ
ＦＴＱＴとラインメモリとなるコンデンサＣＬを備え、
表示信号端子ＶＤ１〜ＶＤ９６０が、それぞれ奇数列の
トランスファーゲートＴＦＴＱＴの一方のソース／ドレ
イン及び隣接する偶数列の信号電極に接続され、選択信
号φがトランスファーゲートＴＦＴＱＴのゲートに接続
されて構成されている。
、信号側駆動回路の奇数列毎にトランスファーゲートＴ
ＦＴＱＴとラインメモリとなるコンデンサＣＬを備え、
表示信号端子ＶＤ１〜ＶＤ９６０が、それぞれ奇数列の
トランスファーゲートＴＦＴＱＴの一方のソース／ドレ
イン及び隣接する偶数列の信号電極に接続され、選択信
号φがトランスファーゲートＴＦＴＱＴのゲートに接続
されて構成されている。
【００２６】この本発明の第３の実施例の動作を、走査
側の引き出し電極であるゲート電圧端子ＶＧ１にオン電
圧が印加されているものとして、図３（ｂ）に示すタイ
ミングチャートにより説明する。
側の引き出し電極であるゲート電圧端子ＶＧ１にオン電
圧が印加されているものとして、図３（ｂ）に示すタイ
ミングチャートにより説明する。
【００２７】まず、端子ＶＧ１にオン電圧が印加されて
いる期間に、表示信号端子ＶＤ１〜ＶＤ９６０に１行目
の走査ラインに対する奇数列のデータを設定し、選択信
号φをオン電圧にする。これにより、オン状態の駆動用
ＴＦＴＱ１を経由して１列目と２列目の液晶端子部には
端子ＶＤ１の印加電圧が、３列目と４列目の液晶端子部
には端子ＶＤ２の印加電圧が、……１９１９列目と１９
２０列目の液晶端子部には端子ＶＤ９６０の印加電圧が
それぞれ印加され、これにより各液晶ＬＣに書き込みが
行われる。その後、選択信号φをオフ電圧とし、端子Ｖ
Ｄ１〜ＶＤ９６０を１行目の走査ラインに対する偶数列
のデータに設定すると、トランスファゲートＴＦＴＱＴ
がオフ状態となるので、今度は、２列目の液晶端子部に
は端子ＶＤ１の印加電圧が、４列目の液晶端子部には端
子ＶＤ２の印加電圧が、……１９２０列目の液晶端子部
には端子ＶＤ９６０の印加電圧がそれぞれ印加され、偶
数列の各液晶ＬＣに対する書き込みが行われる。
いる期間に、表示信号端子ＶＤ１〜ＶＤ９６０に１行目
の走査ラインに対する奇数列のデータを設定し、選択信
号φをオン電圧にする。これにより、オン状態の駆動用
ＴＦＴＱ１を経由して１列目と２列目の液晶端子部には
端子ＶＤ１の印加電圧が、３列目と４列目の液晶端子部
には端子ＶＤ２の印加電圧が、……１９１９列目と１９
２０列目の液晶端子部には端子ＶＤ９６０の印加電圧が
それぞれ印加され、これにより各液晶ＬＣに書き込みが
行われる。その後、選択信号φをオフ電圧とし、端子Ｖ
Ｄ１〜ＶＤ９６０を１行目の走査ラインに対する偶数列
のデータに設定すると、トランスファゲートＴＦＴＱＴ
がオフ状態となるので、今度は、２列目の液晶端子部に
は端子ＶＤ１の印加電圧が、４列目の液晶端子部には端
子ＶＤ２の印加電圧が、……１９２０列目の液晶端子部
には端子ＶＤ９６０の印加電圧がそれぞれ印加され、偶
数列の各液晶ＬＣに対する書き込みが行われる。
【００２８】すなわち、本発明の第３の実施例は、最初
に、奇数列の表示信号を隣合う２つの液晶ＬＣに書き込
み、その後、偶数列の液晶ＬＣを、本来の偶数列の表示
信号に書き替えるように制御することにより、１走査ラ
イン上の表示信号の書き込みを行うものである。
に、奇数列の表示信号を隣合う２つの液晶ＬＣに書き込
み、その後、偶数列の液晶ＬＣを、本来の偶数列の表示
信号に書き替えるように制御することにより、１走査ラ
イン上の表示信号の書き込みを行うものである。
【００２９】このような本発明の第３の実施例は、前述
した本発明の第２実施例に比較して、トランスファゲー
トＴＦＴＱＴ、及び、記憶素子としてのコンデンサＣＬ
の数を、それぞれ１／２にすることができ、これにより
、製造歩留りの向上を図ることができる。
した本発明の第２実施例に比較して、トランスファゲー
トＴＦＴＱＴ、及び、記憶素子としてのコンデンサＣＬ
の数を、それぞれ１／２にすることができ、これにより
、製造歩留りの向上を図ることができる。
【００３０】また、この本発明の第３の実施例によれば
、従来技術の場合の１９２０本の引出し電極と１９２０
個のドライバとによる信号側を、９６１（９６０＋１）
本の引出し電極と９６１個のドライバとにより構成する
ことが可能となる。
、従来技術の場合の１９２０本の引出し電極と１９２０
個のドライバとによる信号側を、９６１（９６０＋１）
本の引出し電極と９６１個のドライバとにより構成する
ことが可能となる。
【００３１】ところで、通常、液晶表示装置においては
、走査電極と信号電極との交点に重なり抵抗Ｒｃｒｏｓ
ｓが生じるが、前述した実施例では、製造プロセスのば
らつき等によって前記重なり抵抗Ｒｃｒｏｓｓの値が比
較的低くなる場合がある。このような場合、トランスフ
ァゲートＴＦＴＱＴがオフ状態時に、メモリとしてのコ
ンデンサＣＬに蓄積された電荷が抵抗Ｒｃｒｏｓｓを経
由して放電されてしまい、アクティブマトリクス液晶デ
ィスプレイの表示品質を劣化させてしまう。
、走査電極と信号電極との交点に重なり抵抗Ｒｃｒｏｓ
ｓが生じるが、前述した実施例では、製造プロセスのば
らつき等によって前記重なり抵抗Ｒｃｒｏｓｓの値が比
較的低くなる場合がある。このような場合、トランスフ
ァゲートＴＦＴＱＴがオフ状態時に、メモリとしてのコ
ンデンサＣＬに蓄積された電荷が抵抗Ｒｃｒｏｓｓを経
由して放電されてしまい、アクティブマトリクス液晶デ
ィスプレイの表示品質を劣化させてしまう。
【００３２】そこで、以下では前述した問題点を解決す
ることを可能とした本発明の実施例について説明する。
ることを可能とした本発明の実施例について説明する。
【００３３】図４は本発明の第４実施例を説明する図で
あり、図４（ａ）は表示部１画素の構成を示す図、図４
（ｂ）はその動作タイミングチヤートである。この本発
明の第４の実施例は、トランスファゲートＴＦＴを各画
素に備えるようにした実施例であり、図４（ａ）におい
て、Ｑ１、Ｑ２は多結晶シリコンＴＦＴ、ＣＳＴＧはス
トレージ容量であり、他の符号は図３の場合と同一であ
る。
あり、図４（ａ）は表示部１画素の構成を示す図、図４
（ｂ）はその動作タイミングチヤートである。この本発
明の第４の実施例は、トランスファゲートＴＦＴを各画
素に備えるようにした実施例であり、図４（ａ）におい
て、Ｑ１、Ｑ２は多結晶シリコンＴＦＴ、ＣＳＴＧはス
トレージ容量であり、他の符号は図３の場合と同一であ
る。
【００３４】図示本発明の第４の実施例は、表示信号端
子ＶＤが画素駆動用のＴＦＴＱ１のソース／ドレインの
一方に接続され、ＴＦＴＱ１のソース／ドレインの他方
が液晶ＬＣの一方の端子に接続され、液晶ＬＣの他方の
端子に共通電位Ｖｃｏｍが与えられ、ＴＦＴＱ１のゲー
トがトランスファゲートＴＦＴＱ２のソース／ドレイン
の一方及びストレージ容量ＣＳＴＧの一方の電極と接続
され、ストレージ容量ＣＳＴＧの他方の電極が接地され
、ＴＦＴＱ２のソース／ドレインの他方にゲート電圧端
子ＶＧが接続され、ＴＦＴＱ２のゲートに選択信号端子
φが接続されて構成されている。
子ＶＤが画素駆動用のＴＦＴＱ１のソース／ドレインの
一方に接続され、ＴＦＴＱ１のソース／ドレインの他方
が液晶ＬＣの一方の端子に接続され、液晶ＬＣの他方の
端子に共通電位Ｖｃｏｍが与えられ、ＴＦＴＱ１のゲー
トがトランスファゲートＴＦＴＱ２のソース／ドレイン
の一方及びストレージ容量ＣＳＴＧの一方の電極と接続
され、ストレージ容量ＣＳＴＧの他方の電極が接地され
、ＴＦＴＱ２のソース／ドレインの他方にゲート電圧端
子ＶＧが接続され、ＴＦＴＱ２のゲートに選択信号端子
φが接続されて構成されている。
【００３５】その動作は、図４（ｂ）に示すタイミング
チャートに従って次のように行われる。 １）ゲート電圧端子ＶＧにオン電圧が印加されている期
間に、選択信号端子φにオン電圧を印加すると、ＴＦＴ
Ｑ１、Ｑ２はオン状態になり、表示信号端子ＶＤに与え
られている表示信号は、ＴＦＴＱ１を経由して液晶ＬＣ
の端子に直ちに与えられ、液晶ＬＣに書き込まれる。 ２）次に、ゲート電圧端子ＶＧをオフ電圧にすると、Ｔ
ＦＴＱ２がオン状態、ＴＦＴＱ１がオフ状態となる。 ３）その後、選択信号端子φをオフ電圧にすると、ＴＦ
ＴＱ１、Ｑ２がオフ状態に保たれる。 ４）以下、前述した１）〜３）の動作を繰り返す。
チャートに従って次のように行われる。 １）ゲート電圧端子ＶＧにオン電圧が印加されている期
間に、選択信号端子φにオン電圧を印加すると、ＴＦＴ
Ｑ１、Ｑ２はオン状態になり、表示信号端子ＶＤに与え
られている表示信号は、ＴＦＴＱ１を経由して液晶ＬＣ
の端子に直ちに与えられ、液晶ＬＣに書き込まれる。 ２）次に、ゲート電圧端子ＶＧをオフ電圧にすると、Ｔ
ＦＴＱ２がオン状態、ＴＦＴＱ１がオフ状態となる。 ３）その後、選択信号端子φをオフ電圧にすると、ＴＦ
ＴＱ１、Ｑ２がオフ状態に保たれる。 ４）以下、前述した１）〜３）の動作を繰り返す。
【００３６】本発明の第４の実施例は、前述したように
駆動制御されるが、このような駆動方法によれば、表示
信号端子ＶＤからの表示信号は、オン状態のＴＦＴＱ１
を経由して液晶ＬＣの端子部に印加されて書き込まれる
。 その後、ＴＦＴＱ１は直ちにオフ状態に制御されること
になるので、液晶ＬＣに書き込まれた表示信号は、走査
電極と信号電極との重なり抵抗Ｒｃｒｏｓｓによって保
持されることなく、ＴＦＴＱ１のオフ抵抗により保持さ
れることになる。
駆動制御されるが、このような駆動方法によれば、表示
信号端子ＶＤからの表示信号は、オン状態のＴＦＴＱ１
を経由して液晶ＬＣの端子部に印加されて書き込まれる
。 その後、ＴＦＴＱ１は直ちにオフ状態に制御されること
になるので、液晶ＬＣに書き込まれた表示信号は、走査
電極と信号電極との重なり抵抗Ｒｃｒｏｓｓによって保
持されることなく、ＴＦＴＱ１のオフ抵抗により保持さ
れることになる。
【００３７】一般に、ＴＦＴのオフ抵抗はＲｃｒｏｓｓ
に比べて桁違いに高いため、前述した本発明の第４の実
施例によれば、走査電極と信号電極との重なり抵抗Ｒｃ
ｒｏｓｓが比較的低い場合にも、アクティブマトリクス
液晶ディスプレイの表示品質の劣化を防止することがで
きる。
に比べて桁違いに高いため、前述した本発明の第４の実
施例によれば、走査電極と信号電極との重なり抵抗Ｒｃ
ｒｏｓｓが比較的低い場合にも、アクティブマトリクス
液晶ディスプレイの表示品質の劣化を防止することがで
きる。
【００３８】図５は本発明の第５の実施例を説明する図
であり、図５（ａ）は表示部１画素の構成を示す図、図
５（ｂ）は動作を説明するタイミングチヤートである。 この本発明の第５の実施例は、前述の本発明の第４の実
施例の場合と同様に、各画素毎にトランスファゲートＴ
ＦＴを設けたものである。図５（ａ）における図の符号
は図４の場合と同一である。
であり、図５（ａ）は表示部１画素の構成を示す図、図
５（ｂ）は動作を説明するタイミングチヤートである。 この本発明の第５の実施例は、前述の本発明の第４の実
施例の場合と同様に、各画素毎にトランスファゲートＴ
ＦＴを設けたものである。図５（ａ）における図の符号
は図４の場合と同一である。
【００３９】図示本発明の第５の実施例は、表示信号端
子ＶＤが画素駆動用のＴＦＴＱ１のソース／ドレインの
一方に接続され、ＴＦＴＱ１のソース／ドレインの他方
が液晶ＬＣの一方の端子部に接続され、液晶ＬＣの他方
の端子部に共通電位Ｖｃｏｍが与えられ、ＴＦＴＱ１の
ゲートがトランスファゲートＴＦＴＱ２のソース／ドレ
インの一方と接続され、ＴＦＴＱ２のソース／ドレイン
の他方にゲート電圧端子ＶＧが接続され、ＴＦＴＱ２の
ゲートに選択信号端子φが接続されて構成されている。
子ＶＤが画素駆動用のＴＦＴＱ１のソース／ドレインの
一方に接続され、ＴＦＴＱ１のソース／ドレインの他方
が液晶ＬＣの一方の端子部に接続され、液晶ＬＣの他方
の端子部に共通電位Ｖｃｏｍが与えられ、ＴＦＴＱ１の
ゲートがトランスファゲートＴＦＴＱ２のソース／ドレ
インの一方と接続され、ＴＦＴＱ２のソース／ドレイン
の他方にゲート電圧端子ＶＧが接続され、ＴＦＴＱ２の
ゲートに選択信号端子φが接続されて構成されている。
【００４０】その動作は、図４（ｂ）に示すタイミング
チャートに従って次のように行われる。 １）ゲート電圧端子ＶＧにオン電圧が印加されている期
間に、選択信号端子φにオン電圧を印加すると、ＴＦＴ
Ｑ１、Ｑ２はオン状態になり、表示信号端子ＶＤに与え
られている表示信号は、ＴＦＴＱ１を経由して液晶ＬＣ
の端子に直ちに与えられ、液晶ＬＣに書き込まれる。 ２）次に、ゲート電圧端子ＶＧをオフ電圧にすると、Ｔ
ＦＴＱ２がオン状態、ＴＦＴＱ１がオフ状態となる。 ３）その後、選択信号端子φをオフ電圧にすると、ＴＦ
ＴＱ１、Ｑ２がオフ状態に保たれる。 ４）以下、前述した１）〜３）の動作を繰り返す。
チャートに従って次のように行われる。 １）ゲート電圧端子ＶＧにオン電圧が印加されている期
間に、選択信号端子φにオン電圧を印加すると、ＴＦＴ
Ｑ１、Ｑ２はオン状態になり、表示信号端子ＶＤに与え
られている表示信号は、ＴＦＴＱ１を経由して液晶ＬＣ
の端子に直ちに与えられ、液晶ＬＣに書き込まれる。 ２）次に、ゲート電圧端子ＶＧをオフ電圧にすると、Ｔ
ＦＴＱ２がオン状態、ＴＦＴＱ１がオフ状態となる。 ３）その後、選択信号端子φをオフ電圧にすると、ＴＦ
ＴＱ１、Ｑ２がオフ状態に保たれる。 ４）以下、前述した１）〜３）の動作を繰り返す。
【００４１】本発明の第５の実施例は、前述したように
駆動制御されるが、このような駆動方法によれば、表示
信号端子ＶＤからの表示信号は、オン状態のＴＦＴＱ１
を経由して液晶ＬＣの端子部に印加されて書き込まれる
。 その後、ＴＦＴＱ１は直ちにオフ状態に制御されことに
なるので、液晶ＬＣに書き込まれた表示信号は、走査電
極と信号電極との重なり抵抗Ｒｃｒｏｓｓによって保持
されることなく、ＴＦＴＱ１のオフ抵抗により保持され
ることになる。
駆動制御されるが、このような駆動方法によれば、表示
信号端子ＶＤからの表示信号は、オン状態のＴＦＴＱ１
を経由して液晶ＬＣの端子部に印加されて書き込まれる
。 その後、ＴＦＴＱ１は直ちにオフ状態に制御されことに
なるので、液晶ＬＣに書き込まれた表示信号は、走査電
極と信号電極との重なり抵抗Ｒｃｒｏｓｓによって保持
されることなく、ＴＦＴＱ１のオフ抵抗により保持され
ることになる。
【００４２】一般に、ＴＦＴのオフ抵抗はＲｃｒｏｓｓ
に比べて桁違いに高いため、前述した本発明の第５の実
施例によれば、走査電極と信号電極との重なり抵抗Ｒｃ
ｒｏｓｓが比較的低い場合にも、アクティブマトリクス
液晶ディスプレイの表示品質の劣化を防止することがで
きる。
に比べて桁違いに高いため、前述した本発明の第５の実
施例によれば、走査電極と信号電極との重なり抵抗Ｒｃ
ｒｏｓｓが比較的低い場合にも、アクティブマトリクス
液晶ディスプレイの表示品質の劣化を防止することがで
きる。
【００４３】図６は本発明の第６実施例の構成を示す図
、図７はその動作を説明するフローチャートである。 この本発明の第６の実施例は、前述した本発明の第５の
実施例を６４０×４８０画素のカラーアクティブマトリ
クス液晶ディスプレイに適用した場合の例である。
、図７はその動作を説明するフローチャートである。 この本発明の第６の実施例は、前述した本発明の第５の
実施例を６４０×４８０画素のカラーアクティブマトリ
クス液晶ディスプレイに適用した場合の例である。
【００４４】図６に示す本発明の第６の実施例は、表示
信号端子ＶＤ１〜ＶＤ４０が、それぞれ、複数の信号電
極に接続され、選択信号端子φ１〜φ４８が、それぞれ
、複数列のＴＦＴＱ２Ｋ（Ｋは１〜４８）のゲートに接
続されて構成されている。
信号端子ＶＤ１〜ＶＤ４０が、それぞれ、複数の信号電
極に接続され、選択信号端子φ１〜φ４８が、それぞれ
、複数列のＴＦＴＱ２Ｋ（Ｋは１〜４８）のゲートに接
続されて構成されている。
【００４５】このように構成される本発明の第６の実施
例の動作を、走査側の引き出し電極であるゲート電圧端
子ＶＧ１にオン電圧が印加されているものとして、図７
に示すタイミングチャートにより説明する。
例の動作を、走査側の引き出し電極であるゲート電圧端
子ＶＧ１にオン電圧が印加されているものとして、図７
に示すタイミングチャートにより説明する。
【００４６】１）ゲート電圧端子ＶＧ１に１回目のオン
電圧が印加されている期間に、選択信号端子φ１をオン
電圧にすると、選択信号端子φ１がそのゲートに接続さ
れているトランスファゲートＴＦＴＱ２１がオン状態に
なり、その結果、ＴＦＴＱ２１のソース／ドレインの一
方がゲートに接続されている画素駆動用ＴＦＴＱ１１１
もオン状態になる。これにより、表示信号端子ＶＤ１〜
ＶＤ４０に与えられている表示信号は、ＴＦＴＱ１１１
を経由して液晶ＬＣの端子部に印加され、液晶ＬＣに書
き込まれる。 ２）次に、ゲート電圧端子ＶＧ１をオフ電圧にすると、
ＴＦＴＱ２１はオン状態、Ｑ１１１はオフ状態にされる
。 ３）その後、選択信号端子φ１をオフ電圧にすると、Ｔ
ＦＴＱ２１、Ｑ１１１がオフ状態に保たれる。 ４）さらにその後、ゲート電圧端子ＶＧ１に２回目のオ
ン電圧が印加されている期間に、選択信号端子φ２をオ
ン電圧にすると、この選択信号端子φ２がゲートに接続
されているＴＦＴＱ２２はオン状態になり、その結果、
ＴＦＴＱ２２のソース／ドレインの一方がゲートに接続
されているＴＦＴＱ１１２もオン状態になる。従って、
表示信号端子ＶＤ１〜ＶＤ４０からの表示信号は、ＴＦ
ＴＱ１１２を経由して液晶ＬＣの端子に与えられ、液晶
ＬＣに書き込まれる。 ５）その後、ゲート電圧端子ＶＧ１をオフ電圧にすると
、ＴＦＴＱ２２はオン状態、Ｑ１１２はオフ状態とされ
る。 ６）その後、選択信号端子φ２をオフ電圧にすると、Ｔ
ＦＴＱ２２、Ｑ１１２はオフ状態に保たれる。 ７）以下、選択信号端子φ３〜φ４８に対しても、順次
前述と同様に駆動を行うことにより、６４０画素の全て
に表示信号の書き込みが行われる。
電圧が印加されている期間に、選択信号端子φ１をオン
電圧にすると、選択信号端子φ１がそのゲートに接続さ
れているトランスファゲートＴＦＴＱ２１がオン状態に
なり、その結果、ＴＦＴＱ２１のソース／ドレインの一
方がゲートに接続されている画素駆動用ＴＦＴＱ１１１
もオン状態になる。これにより、表示信号端子ＶＤ１〜
ＶＤ４０に与えられている表示信号は、ＴＦＴＱ１１１
を経由して液晶ＬＣの端子部に印加され、液晶ＬＣに書
き込まれる。 ２）次に、ゲート電圧端子ＶＧ１をオフ電圧にすると、
ＴＦＴＱ２１はオン状態、Ｑ１１１はオフ状態にされる
。 ３）その後、選択信号端子φ１をオフ電圧にすると、Ｔ
ＦＴＱ２１、Ｑ１１１がオフ状態に保たれる。 ４）さらにその後、ゲート電圧端子ＶＧ１に２回目のオ
ン電圧が印加されている期間に、選択信号端子φ２をオ
ン電圧にすると、この選択信号端子φ２がゲートに接続
されているＴＦＴＱ２２はオン状態になり、その結果、
ＴＦＴＱ２２のソース／ドレインの一方がゲートに接続
されているＴＦＴＱ１１２もオン状態になる。従って、
表示信号端子ＶＤ１〜ＶＤ４０からの表示信号は、ＴＦ
ＴＱ１１２を経由して液晶ＬＣの端子に与えられ、液晶
ＬＣに書き込まれる。 ５）その後、ゲート電圧端子ＶＧ１をオフ電圧にすると
、ＴＦＴＱ２２はオン状態、Ｑ１１２はオフ状態とされ
る。 ６）その後、選択信号端子φ２をオフ電圧にすると、Ｔ
ＦＴＱ２２、Ｑ１１２はオフ状態に保たれる。 ７）以下、選択信号端子φ３〜φ４８に対しても、順次
前述と同様に駆動を行うことにより、６４０画素の全て
に表示信号の書き込みが行われる。
【００４７】本発明の第６の実施例は、前述したように
駆動制御されるが、このような駆動方法によれば、表示
信号端子ＶＤからの表示信号は、オン状態のＴＦＴを経
由して液晶ＬＣの端子部に印加されて書き込まれる。そ
の後、このＴＦＴは直ちにオフ状態に制御されことにな
るので、液晶ＬＣに書き込まれた表示信号は、走査電極
と信号電極との重なり抵抗Ｒｃｒｏｓｓによって保持さ
れることなく、ＴＦＴのオフ抵抗により保持されること
になる。
駆動制御されるが、このような駆動方法によれば、表示
信号端子ＶＤからの表示信号は、オン状態のＴＦＴを経
由して液晶ＬＣの端子部に印加されて書き込まれる。そ
の後、このＴＦＴは直ちにオフ状態に制御されことにな
るので、液晶ＬＣに書き込まれた表示信号は、走査電極
と信号電極との重なり抵抗Ｒｃｒｏｓｓによって保持さ
れることなく、ＴＦＴのオフ抵抗により保持されること
になる。
【００４８】一般に、ＴＦＴのオフ抵抗はＲｃｒｏｓｓ
に比べて桁違いに高いため、前述した本発明の第６の実
施例によれば、走査電極と信号電極との重なり抵抗Ｒｃ
ｒｏｓｓが比較的低い場合にも、アクティブマトリクス
液晶ディスプレイの表示品質の劣化を防止することがで
きる。
に比べて桁違いに高いため、前述した本発明の第６の実
施例によれば、走査電極と信号電極との重なり抵抗Ｒｃ
ｒｏｓｓが比較的低い場合にも、アクティブマトリクス
液晶ディスプレイの表示品質の劣化を防止することがで
きる。
【００４９】また、前述した本発明の第６の実施例によ
れば、従来技術の場合の１９２０本の引出し電極と１９
２０個のドライバとによる信号側を、８８（４０＋４８
）本の引出し電極と８８個のドライバとにより構成する
ことが可能となり、信号側ドライバのコストの低減を図
ることができる。
れば、従来技術の場合の１９２０本の引出し電極と１９
２０個のドライバとによる信号側を、８８（４０＋４８
）本の引出し電極と８８個のドライバとにより構成する
ことが可能となり、信号側ドライバのコストの低減を図
ることができる。
【００５０】図８は本発明の第７の実施例を説明する図
であり、図８（ａ）はその構成を示す図、図８（ｂ）は
その動作を説明するタイミングチャートである。この本
発明の第７の実施例は、前述した本発明の第１の実施例
と第３の実施例とを組み合わせて構成したアクティブマ
トリクス液晶ディスプレイの例である。
であり、図８（ａ）はその構成を示す図、図８（ｂ）は
その動作を説明するタイミングチャートである。この本
発明の第７の実施例は、前述した本発明の第１の実施例
と第３の実施例とを組み合わせて構成したアクティブマ
トリクス液晶ディスプレイの例である。
【００５１】図８（ａ）において、少なくとも、信号側
駆動回路の一部であるトランスファゲートＴＦＴＱＴは
、レーザーアニール等の熱処理により、多結晶シリコン
ＴＦＴにより構成されている。
駆動回路の一部であるトランスファゲートＴＦＴＱＴは
、レーザーアニール等の熱処理により、多結晶シリコン
ＴＦＴにより構成されている。
【００５２】この本発明の第７の実施例は、信号側駆動
回路に、Ｋ（Ｋは２以上）列毎以外の各列に、トランス
ファーゲートＴＦＴとラインメモリとなるコンデンサＣ
Ｌとを備え、表示信号端子ＶＤ１からＶＤｍがそれぞれ
複数のトランスファーゲートＴＦＴＱＴのソース／ドレ
インの一方及び１本の信号電極に直接接続され、選択信
号端子φ１〜φＫ−１がそれぞれ複数のトランスファー
ゲートＴＦＴＱＴのゲートに接続されて構成されている
。
回路に、Ｋ（Ｋは２以上）列毎以外の各列に、トランス
ファーゲートＴＦＴとラインメモリとなるコンデンサＣ
Ｌとを備え、表示信号端子ＶＤ１からＶＤｍがそれぞれ
複数のトランスファーゲートＴＦＴＱＴのソース／ドレ
インの一方及び１本の信号電極に直接接続され、選択信
号端子φ１〜φＫ−１がそれぞれ複数のトランスファー
ゲートＴＦＴＱＴのゲートに接続されて構成されている
。
【００５３】この本発明の第７の実施例は、図８（ｂ）
に示すタイミングチャートに従って動作するが、この動
作は、前述した本発明の第３の実施例の動作から容易に
類推可能であるので、その説明を省略する。
に示すタイミングチャートに従って動作するが、この動
作は、前述した本発明の第３の実施例の動作から容易に
類推可能であるので、その説明を省略する。
【００５４】前述のように構成される本発明の第７の実
施例によれば、前述した本発明の第１の実施例に比較し
て、トランスファーゲートＱＴ及びメモリとなるコンデ
ンサＣＬの個数をそれぞれｍ個少なくすることができる
ので、製造歩留りの向上を図ることができる
施例によれば、前述した本発明の第１の実施例に比較し
て、トランスファーゲートＱＴ及びメモリとなるコンデ
ンサＣＬの個数をそれぞれｍ個少なくすることができる
ので、製造歩留りの向上を図ることができる
【００５５
】
】
【発明の効果】以上説明したように本発明によれば、信
号側の引出し電極数を低減することができるので、信号
側ドライバのコストの低減を図ることが可能となり、こ
れにより、アクティブマトリクス方式を採用した液晶表
示装置の低コスト化を達成することができる。
号側の引出し電極数を低減することができるので、信号
側ドライバのコストの低減を図ることが可能となり、こ
れにより、アクティブマトリクス方式を採用した液晶表
示装置の低コスト化を達成することができる。
【図１】本発明の第１の実施例の構成を示す図である。
【図２】本発明の第２の実施例を説明する図である。
【図３】本発明の第３の実施例を説明する図である。
【図４】本発明の第４の実施例を説明する図である。
【図５】本発明の第５の実施例を説明する図である。
【図６】本発明の第６の実施例の構成を示す図である。
【図７】本発明の第６の実施例の動作を説明するフロー
チャートである。
チャートである。
【図８】本発明の第７の実施例を説明する図である。
【図９】従来技術による液晶表示装置の構成を示す図で
ある。
ある。
ＱＴ トランスファーゲートＴＦＴ
ＣＬ ラインメモリ容量
ＬＣ 液晶
ＶＧ、ＶＧ１〜ＶＧ４８０ ゲート電圧端子ＶＤ、Ｖ
Ｄ１〜ＶＤ１９２０ 表示信号端子φ、φ１〜φ４８
選択信号端子
Ｄ１〜ＶＤ１９２０ 表示信号端子φ、φ１〜φ４８
選択信号端子
Claims (9)
- 【請求項１】 複数の走査電極と複数の表示信号電極
との交点のそれぞれに画素駆動用のＴＦＴと画素となる
液晶とを備えて構成されるアクティブマトリクス液晶表
示装置において、前記複数の表示信号電極は、各列毎に
トランスファーゲートＴＦＴとラインメモリとなるコン
デンサとを備え、前記表示信号電極を複数の群に分割し
、１走査電極が選択されている間に、分割された表示信
号電極の各群を順番に選択し、１つの表示信号電極群が
選択されている間に、その群の各表示信号電極に対する
画像信号を、前記トランスファゲートＴＦＴを介して前
記ラインメモリとなるコンデンサ書き込み、さらに、前
記画素駆動用のＴＦＴを介して画素に画像信号を書き込
むことを特徴とする液晶表示装置。 - 【請求項２】 行列方向に配置された各画素と対応す
るように設けられた画素駆動用ＴＦＴ、該ＴＦＴのゲー
ト電極を各行毎に共通接続する走査電極、前記ＴＦＴの
ソース／ドレインの一方を各列毎に共通に接続する表示
信号電極、前記走査電極に対する駆動信号出力を制御す
る走査側駆動回路、及び、前記表示信号電極に対する駆
動信号出力を制御する表示信号側駆動回路を備えて構成
される液晶表示装置において、前記表示信号電極は、各
列毎にトランスファーゲートＴＦＴとラインメモリとな
るコンデンサとを備え、前記複数の表示信号電極が複数
の群に分割され、分割された各群に共通な表示信号電極
群はそれぞれ複数のトランスファーゲートＴＦＴのソー
ス／ドレインの一方に接続され、前記分割された表示信
号電極の各群を選択する選択信号電極群はそれぞれ複数
のトランスファゲートＴＦＴのゲートに接続されている
ことを特徴とする液晶表示装置。 - 【請求項３】 前記表示信号電極は２群に分割され、
前記分割された各群に共通な表示信号電極群はそれぞれ
２個のトランスファゲートＴＦＴのソース／ドレインの
一方に接続され、２個の選択信号電極はそれぞれ複数の
トランスファーゲートＴＦＴのゲートに接続されている
ことを特徴とする請求項２記載の液晶表示装置。 - 【請求項４】 前記表示信号電極は奇数列（或は偶数
列）毎にトランスファーゲートＴＦＴとラインメモリと
なるコンデンサとを備え、前記分割された各群に共通な
表示信号電極群はそれぞれ奇数列（或は偶数列）のトラ
ンスファーゲートＴＦＴのソース／ドレインの一方及び
隣接する偶数列（或は奇数列）の信号電極に接続され、
１つの選択信号電極はトランスファーゲートＴＦＴのゲ
ートに接続されていることを特徴とする請求項２記載の
液晶表示装置。 - 【請求項５】前記表示信号電極は、Ｋ（Ｋは２以上）列
毎以外の全ての列にトランスファーゲートＴＦＴとライ
ンメモリとなるコンデンサとを備え、前記分割された各
群に共通な表示信号電極群はそれぞれ複数のトランスフ
ァーゲートＴＦＴのソース／ドレインの一方及び１本の
信号電極に直接接続され、前記分割された表示信号電極
の各群を選択する選択信号電極群はそれぞれ複数のトラ
ンスファゲートＴＦＴのゲートに接続されていることを
特徴とする請求項２記載の液晶表示装置。 - 【請求項６】 アクティブマトリクス液晶ディスプレ
イの１画素の構成において、表示信号電極は画素駆動用
のＴＦＴのソース／ドレインの一方に接続され、前記Ｔ
ＦＴのソース／ドレインの他方は液晶の一方の端子部に
接続され、液晶の他方の端子部には共通電位が与えられ
、前記ＴＦＴのゲートは各画素毎に設けられるトランス
ファーゲートＴＦＴのソース／ドレインの一方及びスト
レージ容量の一方の電極と接続され、ストレージ容量の
他方の電極は接地され、トランスファーゲートＴＦＴの
ソース／ドレインの他方にはゲート電圧が印加され、ト
ランスファーゲートＴＦＴのゲートには選択信号が印加
されることを特徴とする液晶表示装置。 - 【請求項７】 アクティブマトリクス液晶ディスプレ
イの１画素の構成において、表示信号電極は画素駆動用
のＴＦＴのソース／ドレインの一方に接続され、前記Ｔ
ＦＴのソース／ドレインの他方は液晶の一方の端子部に
接続され、液晶の他方の端子部には共通電位が与えられ
、前記ＴＦＴのゲートは各画素毎に設けられるトランス
ファーゲートＴＦＴのソース／ドレインの一方と接続さ
れ、トランスファーゲートＴＦＴのソース／ドレインの
他方にはゲート電圧が印加され、トランスファーゲート
ＴＦＴのゲートには選択信号が印加されることを特徴と
する液晶表示装置。 - 【請求項８】 請求項６または７記載の１画素の構成
を備えるアクティブマトリクス液晶ディスプレイにおい
て、表示信号電極群はそれぞれ複数の表示信号電極に接
続され、選択信号電極群はそれぞれ複数列のトランスフ
ァゲートＴＦＴのゲートに接続されることを特徴とする
液晶表示装置。 - 【請求項９】 前記ＴＦＴは多結晶シリコンＴＦＴで
あることを特徴とする請求項１ないし８のうち１記載の
液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5023791A JPH04269791A (ja) | 1991-02-25 | 1991-02-25 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5023791A JPH04269791A (ja) | 1991-02-25 | 1991-02-25 | 液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04269791A true JPH04269791A (ja) | 1992-09-25 |
Family
ID=12853397
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5023791A Pending JPH04269791A (ja) | 1991-02-25 | 1991-02-25 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04269791A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6563481B1 (en) | 1999-02-10 | 2003-05-13 | Nec Corporation | Active matrix liquid crystal display device, method of manufacturing the same, and method of driving the same |
-
1991
- 1991-02-25 JP JP5023791A patent/JPH04269791A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6563481B1 (en) | 1999-02-10 | 2003-05-13 | Nec Corporation | Active matrix liquid crystal display device, method of manufacturing the same, and method of driving the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5648793A (en) | Driving system for active matrix liquid crystal display | |
| US4818981A (en) | Active matrix display device and method for driving the same | |
| US7839374B2 (en) | Liquid crystal display device and method of driving the same | |
| JP2937130B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| JP5110680B2 (ja) | シフトレジスタ及びこれを有する表示装置 | |
| JP2783412B2 (ja) | マトリクス表示装置 | |
| JP5483517B2 (ja) | 液晶表示装置 | |
| US6232945B1 (en) | Display device and its driving method | |
| JP2937129B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| US6738036B2 (en) | Decoder based row addressing circuitry with pre-writes | |
| JPH04322216A (ja) | 液晶表示装置 | |
| JP3800863B2 (ja) | 表示装置 | |
| JPH05113772A (ja) | アクテイブマトリクス型液晶表示装置の駆動方法 | |
| KR100375897B1 (ko) | 액티브 매트릭스 액정 표시 장치 및 그 제조 방법 | |
| JP2675060B2 (ja) | アクティブマトリクス方式の表示装置及びその走査回路と走査回路の駆動回路 | |
| JP4639702B2 (ja) | 液晶表示装置及び液晶表示装置の駆動方法 | |
| US7196968B2 (en) | Method of driving data lines, and display device and liquid crystal display device using method | |
| US20110063260A1 (en) | Driving circuit for liquid crystal display | |
| US6703996B2 (en) | Device and method for addressing LCD pixels | |
| JPH02214818A (ja) | 液晶表示装置及びその駆動方法 | |
| JPH04269791A (ja) | 液晶表示装置 | |
| JPH07152350A (ja) | 表示装置及びその駆動方法 | |
| CN113823236A (zh) | 移位寄存器及显示装置 | |
| JPH0675204A (ja) | アクティブマトリクス型液晶表示装置 | |
| JP2001014881A (ja) | シフトレジスタ及び電子装置 |