JPH04264928A - Testing system - Google Patents
Testing systemInfo
- Publication number
- JPH04264928A JPH04264928A JP3026518A JP2651891A JPH04264928A JP H04264928 A JPH04264928 A JP H04264928A JP 3026518 A JP3026518 A JP 3026518A JP 2651891 A JP2651891 A JP 2651891A JP H04264928 A JPH04264928 A JP H04264928A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- test
- input
- system control
- receiving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 43
- 238000010998 test method Methods 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 12
- 230000006870 function Effects 0.000 description 9
- 230000010365 information processing Effects 0.000 description 5
- 238000005520 cutting process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
Description
【0001】0001
【産業上の利用分野】本発明は、システム制御信号によ
り装置の動作を停止させる制御部の受信機能をテストプ
ログラムでテストするテスト方式に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a test method in which a test program is used to test the reception function of a control section that stops the operation of a device in response to a system control signal.
【0002】情報処理装置などの複雑な装置では、その
ハードウエアの機能をテストするためにテスト用のプロ
グラムを作成し、そのテストプログラムにより装置のテ
ストを行っている。In complex devices such as information processing devices, a test program is created to test the functionality of the hardware, and the device is tested using the test program.
【0003】通常の信号は、その信号の変化によりプロ
グラムが動作できなくなることはないが、所謂システム
制御信号と呼ぶ信号では、その信号が有効となることに
より電源を切断したり、リセットすることによりシステ
ム(プログラム)の動作を停止させる。[0003] With normal signals, a change in the signal will not make the program inoperable, but in the case of a so-called system control signal, when the signal becomes valid, the power can be turned off or the program can be reset. Stop the operation of the system (program).
【0004】このため、システム制御信号を受信して電
源を切断したり、リセットするハードウエアをテストプ
ログラムによってテストしようとすると、テストプログ
ラムも停止してしまい、テストによる停止かどうか判ら
ない場合がある。[0004] For this reason, when a test program attempts to test hardware that receives a system control signal to turn off or reset the power, the test program also stops, and it may not be possible to determine whether the stoppage is due to a test or not. .
【0005】本発明はこのようなハードウエアをテスト
プログラムでテストするテスト方式を提供するものであ
る。The present invention provides a test method for testing such hardware using a test program.
【0006】[0006]
【従来の技術】図5はテスト対象例を表す図、図6はシ
ステム制御動作例を表す図である。図5の情報処理装置
1 において、電源ユニット3 の出力電圧は常時監視
されており、出力電圧が所定電圧以下に低下した場合、
システム制御信号32がオンとなり、これを受信したシ
ステム制御部4aは、電源ユニット3 の電源を切断す
る。2. Description of the Related Art FIG. 5 is a diagram showing an example of a test object, and FIG. 6 is a diagram showing an example of system control operation. In the information processing device 1 of FIG. 5, the output voltage of the power supply unit 3 is constantly monitored, and when the output voltage drops below a predetermined voltage,
The system control signal 32 is turned on, and the system control section 4a that receives this turns off the power to the power supply unit 3.
【0007】この情報処理装置1 のハードウエアをテ
ストする場合、テストプログラムをCPU2 上で走行
させ、テスト結果を図示省略したメモリに格納して出力
するが、システム制御部4aをテストする際、システム
制御信号32をオンにすると、電源ユニット3 が切断
されるため、テストプログラムの走行が停止し、テスト
結果が得られない。このため、このシステム制御部4a
のテストは、人手でシステム制御信号をオン/オフした
り、電源電圧を低下させてテストするという方法が採用
されている。When testing the hardware of this information processing device 1, a test program is run on the CPU 2, and the test results are stored in a memory (not shown) and output. When the control signal 32 is turned on, the power supply unit 3 is cut off, so the test program stops running and no test results are obtained. Therefore, this system control section 4a
The tests are carried out by manually turning system control signals on and off or by lowering the power supply voltage.
【0008】なお、システム制御信号32はオン/オフ
の状態信号で、システム制御部4aの受信機能は、ノイ
ズ信号を除去するため、図6に示すように、信号入力か
ら所定時間t0後に信号入力を再チェックし、その時点
でも信号が入力されていればシステム制御信号32と認
識して、電源切断信号を電源ユニット3 に送出するよ
うに構成されている。The system control signal 32 is an on/off status signal, and in order to remove noise signals, the system control signal 32 is an on/off state signal, and the receiving function of the system control unit 4a is to receive the signal after a predetermined time t0 from the signal input, as shown in FIG. is rechecked, and if the signal is still being input at that point, it is recognized as the system control signal 32 and a power cut signal is sent to the power supply unit 3.
【0009】[0009]
【発明が解決しようとする課題】電源電圧の低下で電源
を切断するとか、外部または内部からのシステム制御信
号によりリセットする等の制御を行うハードウエアをテ
ストする場合、テストプログラムの走行が停止するので
、従来は人手で行っていた。このため、テストに時間が
かかり、テスト方法も複雑になるといった課題があった
。[Problem to be Solved by the Invention] When testing hardware that performs controls such as cutting off the power supply due to a drop in power supply voltage or resetting it using an external or internal system control signal, the test program stops running. Therefore, conventionally this was done manually. For this reason, there were problems in that testing took time and the testing method became complicated.
【0010】本発明は、上記課題に鑑み、テストプログ
ラムにより、システム制御信号の受信機能をテストする
テスト方式を提供することを目的とする。SUMMARY OF THE INVENTION In view of the above problems, it is an object of the present invention to provide a test method for testing a system control signal receiving function using a test program.
【0011】[0011]
【課題を解決するための手段】図1の本発明の原理図に
おいて、22は受信部で、信号入力から所定時間後に該
信号の入力状態を再確認し、ノイズ信号を除去して所定
の信号を受信する。そして、除去した入力信号数を計数
する計数手段24と、該入力信号数が所定値に達したと
きテスト部20に通知する通知手段23とを備える。[Means for Solving the Problems] In the principle diagram of the present invention shown in FIG. 1, 22 is a receiving section that reconfirms the input state of the signal after a predetermined time after the signal is input, removes noise signals, and returns a predetermined signal. receive. It also includes a counting means 24 for counting the number of removed input signals, and a notification means 23 for notifying the test section 20 when the number of input signals reaches a predetermined value.
【0012】20はテスト部で、外部装置5 を起動し
て前記所定時間以下の時間幅で、且つ該所定時間以上の
繰り返し時間を持つ外部信号30を受信部22に入力さ
せ、受信部22から前記通知を受けたとき受信部22を
正常と判定する判定手段21を備える。Reference numeral 20 denotes a test section, which starts an external device 5 and inputs an external signal 30 having a time width of less than the predetermined time and a repetition time of more than the predetermined time to the receiving section 22; A determining means 21 is provided which determines that the receiving section 22 is normal when receiving the notification.
【0013】[0013]
【作用】本発明はノイズ除去機能をテストすることによ
り、受信機能の良否を判別する間接的テスト方式である
。[Operation] The present invention is an indirect test method for determining whether the reception function is good or bad by testing the noise removal function.
【0014】テスト部20は、外部装置5 を起動し、
信号入力から再チェックまでの時間(所定時間) 以下
の時間幅で、且つその時間幅以上の繰り返し時間を持つ
外部信号30を受信部22に入力する。The test section 20 starts up the external device 5 and
Time from signal input to recheck (predetermined time) An external signal 30 having the following time width and a repetition time longer than the time width is input to the receiving unit 22.
【0015】これにより、受信部22は外部信号30の
立ち上がりから所定時間経過後に外部信号入力の再チェ
ックを行うが、外部信号30の時間幅の方が短いので、
これを受信しない。[0015] As a result, the receiving section 22 rechecks the external signal input after a predetermined period of time has elapsed since the rise of the external signal 30, but since the time width of the external signal 30 is shorter,
Don't receive this.
【0016】この除去した外部信号数を計数手段24で
計数し、所定値に達したとき、通知手段23によりテス
ト部20に通知する。テスト部20の判定手段21は、
通知手段23より通知があると、受信部22を正常と判
定する。The number of removed external signals is counted by the counting means 24, and when it reaches a predetermined value, the notifying means 23 notifies the test section 20. The determining means 21 of the test section 20 is
When there is a notification from the notification means 23, the receiving unit 22 is determined to be normal.
【0017】以上のごとく、正常な信号を入力するので
はなく、ノイズ信号を入力して、その除去機能をテスト
することにより、受信部22の良否を判定するものであ
る。As described above, instead of inputting a normal signal, the quality of the receiving section 22 is determined by inputting a noise signal and testing its removal function.
【0018】[0018]
【実施例】図2はテスト時の受信動作を表す図、図3は
一実施例の構成図、図4はシステム制御部構成図である
。本実施例では、図5に示したシステム制御信号32に
より電源ユニット3 を切断するシステム制御部の受信
機能のテスト例を説明する。Embodiment FIG. 2 is a diagram showing a receiving operation during a test, FIG. 3 is a block diagram of one embodiment, and FIG. 4 is a block diagram of a system control section. In this embodiment, a test example of the receiving function of the system control section will be described in which the power supply unit 3 is disconnected by the system control signal 32 shown in FIG.
【0019】図3において、5 は外部装置で、図2に
示すように、再チェック時間t0より狭いパルス幅t1
を持ち、繰り返し時間t2がt0より長いパルス列の外
部信号30を発生し、テストプログラム6 の起動によ
り、発生した外部信号30をシステム制御信号32の代
わりにシステム制御部4 に入力する。3 は電源ユニ
ットである。In FIG. 3, 5 is an external device, which has a pulse width t1 narrower than the recheck time t0, as shown in FIG.
A pulse train external signal 30 having a repetition time t2 longer than t0 is generated, and upon activation of the test program 6, the generated external signal 30 is input to the system control unit 4 instead of the system control signal 32. 3 is a power supply unit.
【0020】また、情報処理装置1 において、2 は
CPU(プロセッサユニット) で、テストプログラム
6 を実行する。4 はテスト対象のシステム制御部で
、図4に示すように、プロセッサ10、システム制御プ
ログラム11(計数手段24, 通知手段23を含む)
、メモリ12、CPU2 に割込みを発するためのレ
ジスタ13、システム制御信号32(テスト時は外部信
号30) を受信するためのレジスタ14、電源切断信
号を出力するレジスタ15等より構成される。なお、レ
ジスタ14は、入力状態を保持するものである。Further, in the information processing device 1, 2 is a CPU (processor unit) that executes a test program 6. 4 is a system control unit to be tested, as shown in FIG.
, a memory 12, a register 13 for issuing an interrupt to the CPU 2, a register 14 for receiving a system control signal 32 (external signal 30 during testing), a register 15 for outputting a power-off signal, and the like. Note that the register 14 holds the input state.
【0021】ここで、システム制御部4 のレジスタ1
4に信号が入力されると、割込み31がプロセッサ10
に上がり、プロセッサ10はシステム制御プログラム1
1を起動する。これにより、システム制御プログラム1
1は、所定時間t0を計測した後、レジスタ14を読取
る。この時点で信号入力が確認されると、システム制御
信号32と認識し、レジスタ15に電源切断信号をセッ
トして、電源ユニット3 を切断する。Here, register 1 of system control unit 4
4, an interrupt 31 is sent to the processor 10.
, the processor 10 executes the system control program 1
Start 1. As a result, system control program 1
1 reads the register 14 after measuring a predetermined time t0. If the signal input is confirmed at this point, it is recognized as the system control signal 32, a power cutoff signal is set in the register 15, and the power supply unit 3 is cut off.
【0022】そして、信号入力が確認されないと、ノイ
ズと見なして切断動作を行わない。以上が稼働中の動作
であるがテスト時には次のような動作が行われる。図2
参照予め、外部装置5 の出力をシステム制御部4 の
システム制御信号入力端子に接続しておく。テストプロ
グラム6 は、システム制御部4 をテストするとき、
先ず外部装置5 に起動をかけ、外部信号30を入力さ
せた後、待機する。[0022] If the signal input is not confirmed, it is regarded as noise and the cutting operation is not performed. The above is the operation during operation, but during testing, the following operations are performed. Figure 2
For reference, the output of the external device 5 is connected to the system control signal input terminal of the system control section 4 in advance. When the test program 6 tests the system control unit 4,
First, the external device 5 is activated, inputs the external signal 30, and then waits.
【0023】システム制御部4 では、外部信号30の
各パルスごとに、その立ち上がり( 図では立ち下がり
) で割込み31がプロセッサ10に上がり、その都度
システム制御プログラム11が動作する。システム制御
プログラム11は、まず所定時間t0を計数した後、レ
ジスタ14をチェックする。ここでは外部信号30のパ
ルス幅が短いので信号入力が確認されず、ノイズとして
この入力信号をカウントする。In the system control unit 4, an interrupt 31 is sent to the processor 10 at each pulse of the external signal 30 at its rising edge (falling edge in the figure), and the system control program 11 operates each time. The system control program 11 first checks the register 14 after counting a predetermined time t0. Here, since the pulse width of the external signal 30 is short, signal input is not confirmed, and this input signal is counted as noise.
【0024】このようにして、カウントした入力信号数
が所定値、例えば1万回に達したとき、システム制御プ
ログラム11はレジスタ13をセットしてCPU2に割
込み31をかける。これによりテストプログラム6 が
動作し、その判定手段21(図1)はシステム制御部4
を良と判定する。In this manner, when the counted number of input signals reaches a predetermined value, for example 10,000 times, the system control program 11 sets the register 13 and issues an interrupt 31 to the CPU 2. This causes the test program 6 to operate, and the determination means 21 (FIG. 1)
is judged as good.
【0025】このように、本発明はノイズ除去機能の正
常性をテストすることにより、受信機能の正常性を判定
するものである。なお、このテスト中に電源が切断され
た場合、および通知がない場合は不良と判定する。As described above, the present invention determines the normality of the reception function by testing the normality of the noise removal function. Note that if the power is turned off during this test or if there is no notification, it is determined that the device is defective.
【0026】以上の実施例では電圧低下による電源切断
を例として示したが、内部および外部からのシステム制
御信号に基づき、プログラムの動作が停止するような制
御(電源切断, リセット等)を行うハードウエアに適
用できることは勿論である。[0026] In the above embodiment, power cut-off due to voltage drop was shown as an example, but hardware that performs control (power-off, reset, etc.) that stops program operation based on internal and external system control signals is also applicable. Of course, it can be applied to clothing.
【0027】[0027]
【発明の効果】以上説明したように、本発明によれば、
システム制御信号入力で装置を停止させるハードウエア
をテストプログラムによってテストする方式を提供する
もので、従来人手で行ったテストに比較して時間短縮の
効果がある。[Effects of the Invention] As explained above, according to the present invention,
This method provides a method for testing hardware that stops equipment by inputting a system control signal using a test program, and has the effect of reducing time compared to conventional tests performed manually.
【図1】 本発明の原理図[Figure 1] Principle diagram of the present invention
【図2】 テスト時の受信動作を表す図[Figure 2] Diagram showing reception operation during testing
【図3】
一実施例の構成図[Figure 3]
Configuration diagram of one embodiment
【図4】 システム制御部構成図[Figure 4] System control unit configuration diagram
【図5】 テスト対象例を表す図[Figure 5] Diagram showing an example of the test target
【図6】 システム制御動作例を表す図[Figure 6] Diagram showing an example of system control operation
1 情報処理装置 2 CPU 3 電源ユニット 4、4a システム制御部 5 外部装置 6 テストプログラム 10 プロセッサ 11 システム制御プログラム 12 メモリ 13、14、15 レジスタ 20 テスト部 21 判定手段 22 受信部 23 通知手段 24 計数手段 1 Information processing device 2 CPU 3 Power supply unit 4, 4a System control section 5 External device 6 Test program 10 Processor 11 System control program 12 Memory 13, 14, 15 register 20 Test Department 21 Judgment means 22 Receiving section 23 Notification means 24 Counting means
Claims (1)
力状態を再チェックしてノイズ信号を除去し所定の信号
を受信する受信部のテスト方式であって、前記受信部(
22)に設けられ、除去した入力信号数を計数する計数
手段(24)と、該入力信号数が所定値に達したときテ
スト部(20)に通知する通知手段(23)と、前記テ
スト部(20)に設けられ、外部装置(5)を起動して
前記所定時間以下の時間幅で、且つ該所定時間以上の繰
り返し時間を持つ外部信号(30)を該受信部(22)
に入力させ、該受信部から前記通知を受けた場合は該受
信部(22)を正常と判定する判定手段(21)とを設
け、前記外部信号によりノイズ除去機能をテストして該
受信部の良否を判定することを特徴とするテスト方式。1. A test method for a receiving unit that rechecks the input state of the signal after a predetermined time after inputting the signal, removes noise signals, and receives a predetermined signal, the receiving unit (
22), a counting means (24) for counting the number of removed input signals, a notification means (23) for notifying the test section (20) when the number of input signals reaches a predetermined value, and the test section (20), the external device (5) is activated to send an external signal (30) having a time width less than or equal to the predetermined time and a repetition time greater than or equal to the predetermined time to the receiving section (22).
and determining means (21) for determining that the receiving section (22) is normal when the notification is received from the receiving section, and the noise removal function of the receiving section is tested by using the external signal. A test method characterized by determining pass/fail.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3026518A JPH04264928A (en) | 1991-02-20 | 1991-02-20 | Testing system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3026518A JPH04264928A (en) | 1991-02-20 | 1991-02-20 | Testing system |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04264928A true JPH04264928A (en) | 1992-09-21 |
Family
ID=12195700
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3026518A Pending JPH04264928A (en) | 1991-02-20 | 1991-02-20 | Testing system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04264928A (en) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0293738A (en) * | 1988-09-29 | 1990-04-04 | Pfu Ltd | Interruption processing system |
-
1991
- 1991-02-20 JP JP3026518A patent/JPH04264928A/en active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0293738A (en) * | 1988-09-29 | 1990-04-04 | Pfu Ltd | Interruption processing system |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4405982A (en) | Arrangement for monitoring the function of a programmable electronic switching circuit | |
JPH0210847A (en) | Method and apparatus for measuring operation speed of integrated circuit chip | |
CN111913038B (en) | Device and method for detecting frequency of multipath clock signals | |
JPH04264928A (en) | Testing system | |
JPH073440B2 (en) | Signal detector | |
JP2689778B2 (en) | Runaway detection device for electronic control unit | |
JP2944543B2 (en) | Interrupt control device | |
JP2601509Y2 (en) | Detector chattering prevention device | |
JP2891188B2 (en) | Signal sending circuit | |
JP2731386B2 (en) | Control device | |
JPS598211Y2 (en) | noise detection circuit | |
SU1221732A2 (en) | Device for checking pulse sequence | |
JPS6379444A (en) | Serial data receiver | |
KR100206906B1 (en) | Timer/counter circuit | |
JPH05296543A (en) | Control device for air conditioner | |
JPS63241622A (en) | Data processor | |
JPH01263709A (en) | Resetting control device | |
JPH02205940A (en) | Watchdog timer device | |
JPH02195447A (en) | Method for testing instantaneous disconnection of power supply in semiconductor integrated circuit | |
JPH10171501A (en) | Control circuit with watchdog | |
JPH07307651A (en) | Pulse/status discriminating device | |
JPH0535541A (en) | Watchdog timer | |
JPH04204067A (en) | Logic tester with variable filter | |
JPH0844588A (en) | Software development supporting device | |
JPH07231488A (en) | State change detection system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980818 |