JPH04264807A - 高速ａｇｃ回路付等価増幅回路 - Google Patents
高速ａｇｃ回路付等価増幅回路Info
- Publication number
- JPH04264807A JPH04264807A JP4613991A JP4613991A JPH04264807A JP H04264807 A JPH04264807 A JP H04264807A JP 4613991 A JP4613991 A JP 4613991A JP 4613991 A JP4613991 A JP 4613991A JP H04264807 A JPH04264807 A JP H04264807A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- band
- amplitude
- amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000001514 detection method Methods 0.000 claims abstract description 34
- 230000003321 amplification Effects 0.000 claims description 4
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 4
- 238000012937 correction Methods 0.000 abstract description 3
- 239000003990 capacitor Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 101100219315 Arabidopsis thaliana CYP83A1 gene Proteins 0.000 description 1
- 101100269674 Mus musculus Alyref2 gene Proteins 0.000 description 1
- 101100140580 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) REF2 gene Proteins 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、高速ＡＧＣ回路付きの
等価増幅回路に関する。光通信の３Ｒ方式では光を電気
に変え、増幅し、利得を自動調整（ＡＧＣ）し、といっ
た処理を行なうが、本発明はこの部分に利用できるもの
である。
等価増幅回路に関する。光通信の３Ｒ方式では光を電気
に変え、増幅し、利得を自動調整（ＡＧＣ）し、といっ
た処理を行なうが、本発明はこの部分に利用できるもの
である。
【０００２】
【従来の技術】従来のＡＧＣ回路付きの等価増幅回路（
Ｅｑｕａｌｌｉｚｅｒ）は、入力光を受ける光電変換素
子、主増幅器、ＡＧＣアンプ、出力端、のラインアンプ
である。 ＡＧＣアンプはピーク検出回路を付属しており、該回路
は図２（ａ）に示すようにダイオードＤ、抵抗Ｒ、コン
デンサＣの直列回路で、ダイオード側が入力端、コンデ
ンサ側が接地される。ダイオードＤで信号の正、負波の
一方のみ取出し、抵抗Ｒを介してコンデンサＣを充電す
る。アンプへの負帰還電圧はＲとＣの接続点ｂから取出
し、このｂ点の電圧は信号の各ピークのほヾ包絡線にな
る。
Ｅｑｕａｌｌｉｚｅｒ）は、入力光を受ける光電変換素
子、主増幅器、ＡＧＣアンプ、出力端、のラインアンプ
である。 ＡＧＣアンプはピーク検出回路を付属しており、該回路
は図２（ａ）に示すようにダイオードＤ、抵抗Ｒ、コン
デンサＣの直列回路で、ダイオード側が入力端、コンデ
ンサ側が接地される。ダイオードＤで信号の正、負波の
一方のみ取出し、抵抗Ｒを介してコンデンサＣを充電す
る。アンプへの負帰還電圧はＲとＣの接続点ｂから取出
し、このｂ点の電圧は信号の各ピークのほヾ包絡線にな
る。
【０００３】
【発明が解決しようとする課題】この従来の等価増幅回
路の帯域は主増幅器の帯域（これは負帰還抵抗の値で決
まる）により決定され、固定の帯域幅である。また、利
得の制御は後段のＡＧＣアンプで、ピーク検出、誤差分
帰還で行なう方式であり、このピーク検出回路は時定数
を有するので高速動作が困難であり、バースト的に振幅
の違う入力信号が印加された場合、等価増幅させるのは
実現不可能である。本発明はかゝる点を改善し、帯域可
変、高速かつ高精度ＡＧＣが可能な等価増幅回路を提供
することを目的とするものである。
路の帯域は主増幅器の帯域（これは負帰還抵抗の値で決
まる）により決定され、固定の帯域幅である。また、利
得の制御は後段のＡＧＣアンプで、ピーク検出、誤差分
帰還で行なう方式であり、このピーク検出回路は時定数
を有するので高速動作が困難であり、バースト的に振幅
の違う入力信号が印加された場合、等価増幅させるのは
実現不可能である。本発明はかゝる点を改善し、帯域可
変、高速かつ高精度ＡＧＣが可能な等価増幅回路を提供
することを目的とするものである。
【０００４】
【課題を解決するための手段】図１に示すように本発明
では光電変換素子１０、主増幅器１２、ＡＧＣアンプ１
４の構成の等価増幅回路に、振幅帯域検出回路１８と、
入力減衰用素子Ｑ３ と、帯域制御回路２０を設ける。 入力減衰用素子Ｑ３ は、本例では接合型の電界効果ト
ランジスタ（ＦＥＴ）である。また帯域制御回路２０は
本例ではＦＥＴ Ｑ１ ，Ｑ２ ，Ｑ４ と抵抗Ｒ１
と定電流源Ｉ１ ，Ｉ２ で構成される。Ｒ１ とＱ
１ とＩ１ 、Ｑ２ とＩ２ はそれぞれ増幅段を構成
し、これらで２段アンプを構成する（従って帯域制御回
路２０はプリアンプでもある）。トランジスタＱ４ は
この２段アンプの出力を入力へ負帰還する可変抵抗素子
となる。ＡＧＣアンプ１４は従来と同様にピーク検出回
路１６を所属させているが、他に利得調整端子を備え、
この端子に振幅帯域検出回路１８の出力の１つを取込む
。
では光電変換素子１０、主増幅器１２、ＡＧＣアンプ１
４の構成の等価増幅回路に、振幅帯域検出回路１８と、
入力減衰用素子Ｑ３ と、帯域制御回路２０を設ける。 入力減衰用素子Ｑ３ は、本例では接合型の電界効果ト
ランジスタ（ＦＥＴ）である。また帯域制御回路２０は
本例ではＦＥＴ Ｑ１ ，Ｑ２ ，Ｑ４ と抵抗Ｒ１
と定電流源Ｉ１ ，Ｉ２ で構成される。Ｒ１ とＱ
１ とＩ１ 、Ｑ２ とＩ２ はそれぞれ増幅段を構成
し、これらで２段アンプを構成する（従って帯域制御回
路２０はプリアンプでもある）。トランジスタＱ４ は
この２段アンプの出力を入力へ負帰還する可変抵抗素子
となる。ＡＧＣアンプ１４は従来と同様にピーク検出回
路１６を所属させているが、他に利得調整端子を備え、
この端子に振幅帯域検出回路１８の出力の１つを取込む
。
【０００５】
【作用】この回路では過大入力信号が入ると振幅帯域検
出回路１８が信号Ｓ１ を生じ、トランジスタＱ３ の
導通度を上げる。これにより入力信号が減衰し、過大入
力が抑えられる。この入力抑制にはピーク検出回路のＣ
Ｒ時定数などは含まれないから、動作は高速である。ま
た振幅が小さくなると振幅帯域検出回路１８は信号Ｓ３
を出力し、ＡＧＣアンプの利得を上げる。これにも上
記ＣＲ時定数などは含まれないから、動作は高速である
。
出回路１８が信号Ｓ１ を生じ、トランジスタＱ３ の
導通度を上げる。これにより入力信号が減衰し、過大入
力が抑えられる。この入力抑制にはピーク検出回路のＣ
Ｒ時定数などは含まれないから、動作は高速である。ま
た振幅が小さくなると振幅帯域検出回路１８は信号Ｓ３
を出力し、ＡＧＣアンプの利得を上げる。これにも上
記ＣＲ時定数などは含まれないから、動作は高速である
。
【０００６】また振幅帯域検出回路１８は帯域が狭くな
ると信号Ｓ２ を生じ、トランジスタＱ４ の導通度を
上げる。これによりプリアンプ２０の帯域が拡がり（利
得×帯域＝一定であるから）、帯域の自動修正が行なわ
れる。ＡＧＣアンプ１４はピーク検出回路１６も持って
おり、これにより従来通りのピーク検出によるＡＧＣも
行なわれる。これは低速ではあるが、微細な調整ができ
る。こうして本回路では高速、高精度ＡＧＣ、帯域自動
調整の等価増幅が可能になる。
ると信号Ｓ２ を生じ、トランジスタＱ４ の導通度を
上げる。これによりプリアンプ２０の帯域が拡がり（利
得×帯域＝一定であるから）、帯域の自動修正が行なわ
れる。ＡＧＣアンプ１４はピーク検出回路１６も持って
おり、これにより従来通りのピーク検出によるＡＧＣも
行なわれる。これは低速ではあるが、微細な調整ができ
る。こうして本回路では高速、高精度ＡＧＣ、帯域自動
調整の等価増幅が可能になる。
【０００７】
【実施例】図２、図３に実施例回路を示す。図２（ａ）
はピーク検出回路で、前述の通りである。ＡＧＣアンプ
１４は図２（ｂ）の如くで，ＦＥＴ Ｑ５ 〜Ｑ１０
を図示のように差動対２段に接続してなる。振幅帯域検
出回路１８の主信号出力Ｓ４ はトランジスタＱ５ ，
Ｑ８ に加わり、制御信号出力Ｓ３ は定電流源Ｉ３
の制御用になる。 ピーク検出回路１６の出力ｂはトランジスタＱ１０に加
わる。ＶＲ１ ，ＶＲ２ は基準電圧、ＯＵＴは出力で
ある。 この回路では信号振幅が大になってＡＧＣ出力ｂが高く
なるとトランジスタＱ１０の導通度が上り、差動対Ｑ５
，Ｑ６ 側の電流が小になって出力ＯＵＴが小になる
。また信号振幅が小になって信号Ｓ３ が生じると定電
流源Ｉ３ の電流が大になり、出力ＯＵＴを大にする。
はピーク検出回路で、前述の通りである。ＡＧＣアンプ
１４は図２（ｂ）の如くで，ＦＥＴ Ｑ５ 〜Ｑ１０
を図示のように差動対２段に接続してなる。振幅帯域検
出回路１８の主信号出力Ｓ４ はトランジスタＱ５ ，
Ｑ８ に加わり、制御信号出力Ｓ３ は定電流源Ｉ３
の制御用になる。 ピーク検出回路１６の出力ｂはトランジスタＱ１０に加
わる。ＶＲ１ ，ＶＲ２ は基準電圧、ＯＵＴは出力で
ある。 この回路では信号振幅が大になってＡＧＣ出力ｂが高く
なるとトランジスタＱ１０の導通度が上り、差動対Ｑ５
，Ｑ６ 側の電流が小になって出力ＯＵＴが小になる
。また信号振幅が小になって信号Ｓ３ が生じると定電
流源Ｉ３ の電流が大になり、出力ＯＵＴを大にする。
【０００８】図３は振幅帯域検出回路１８の実施例を示
す。Ｑ１１〜Ｑ２４はＦＥＴで、Ｑ１１とＱ１２，Ｑ１
３とＱ１４，……は差動対を構成する。これらの差動対
の一方の入力は主増幅器１２の出力であり、他方の入力
は図示のように基準値ＷＲＥＦ１ 〜ＷＲＥＦ３ であ
る。これらの基準値は図２（ｃ）のように選ばれる。即
ちＷＲＥＦ３ は過大振幅検出用、ＷＲＥＦ１ は小振
幅検出用、ＷＲＥＦ３ はこれらの中間値で帯域幅検出
用である。信号Ｓは実線波形で示すが、本来この信号Ｓ
は点線で示すように矩形波であり、それが伝送されて来
る間に鈍って図示の如き形状になる。
す。Ｑ１１〜Ｑ２４はＦＥＴで、Ｑ１１とＱ１２，Ｑ１
３とＱ１４，……は差動対を構成する。これらの差動対
の一方の入力は主増幅器１２の出力であり、他方の入力
は図示のように基準値ＷＲＥＦ１ 〜ＷＲＥＦ３ であ
る。これらの基準値は図２（ｃ）のように選ばれる。即
ちＷＲＥＦ３ は過大振幅検出用、ＷＲＥＦ１ は小振
幅検出用、ＷＲＥＦ３ はこれらの中間値で帯域幅検出
用である。信号Ｓは実線波形で示すが、本来この信号Ｓ
は点線で示すように矩形波であり、それが伝送されて来
る間に鈍って図示の如き形状になる。
【０００９】通常は信号はＷＲＥＦ１ とＷＲＥＦ３
の間にある。従って差動対Ｑ１９とＱ２０、Ｑ２１とＱ
２２ではＱ２０とＱ２１がオン、Ｑ１９とＱ２２がオフ
である。従ってコンパレータＣＯＭＰ３ ，ＣＯＭＰ４
では負入力が大で、出力は共にＬレベル、オアゲート
Ｇ３ の出力Ｓ１ もＬレベルである。このＬレベルの
信号Ｓ１ ではトランジスタＱ３ はある一定の導通度
を示し、フォトダイオード１０の負荷抵抗を構成する。 信号振幅が大になって基準値ＷＲＥＦ３ を越えると、
その超えた期間ではトランジスタＱ１９とＱ２２がオン
になり、ＣＯＭＰ３ ，ＣＯＭＰ４ は正入力の方が大
になって出力をＨレベルにする。これらはオアゲートＧ
３ で論理和をとられたのちトランジスタＱ３ に加わ
る。この信号が加わるとトランジスタＱ３ は導通度を
上げ、これは上記負荷抵抗を小にすることになってプリ
アンプ２０に入る入力を小にする。
の間にある。従って差動対Ｑ１９とＱ２０、Ｑ２１とＱ
２２ではＱ２０とＱ２１がオン、Ｑ１９とＱ２２がオフ
である。従ってコンパレータＣＯＭＰ３ ，ＣＯＭＰ４
では負入力が大で、出力は共にＬレベル、オアゲート
Ｇ３ の出力Ｓ１ もＬレベルである。このＬレベルの
信号Ｓ１ ではトランジスタＱ３ はある一定の導通度
を示し、フォトダイオード１０の負荷抵抗を構成する。 信号振幅が大になって基準値ＷＲＥＦ３ を越えると、
その超えた期間ではトランジスタＱ１９とＱ２２がオン
になり、ＣＯＭＰ３ ，ＣＯＭＰ４ は正入力の方が大
になって出力をＨレベルにする。これらはオアゲートＧ
３ で論理和をとられたのちトランジスタＱ３ に加わ
る。この信号が加わるとトランジスタＱ３ は導通度を
上げ、これは上記負荷抵抗を小にすることになってプリ
アンプ２０に入る入力を小にする。
【００１０】差動対Ｑ１１とＱ１２，Ｑ１３とＱ１４側
も、基準値がＷＲＥＦ１ である点を除けば、同様動作
である。信号振幅がＷＲＥＦ１ を越えると、その越え
た期間でコンパレータＣＯＭＰ１ ，ＣＯＭＰ２ の出
力がＨレベルになり、オアゲートＧ１ を通ってＡＧＣ
アンプ１４の利得を制御する（この場合は利得を下げる
）信号Ｓ３ になるが、信号振幅がＷＲＥＦ１ 以下に
なるとコンパレータＣＯＭＰ１ ，ＣＯＭＰ２ の出力
はＬレベルで、上記制御は行なわれず、本例では最高利
得になる。
も、基準値がＷＲＥＦ１ である点を除けば、同様動作
である。信号振幅がＷＲＥＦ１ を越えると、その越え
た期間でコンパレータＣＯＭＰ１ ，ＣＯＭＰ２ の出
力がＨレベルになり、オアゲートＧ１ を通ってＡＧＣ
アンプ１４の利得を制御する（この場合は利得を下げる
）信号Ｓ３ になるが、信号振幅がＷＲＥＦ１ 以下に
なるとコンパレータＣＯＭＰ１ ，ＣＯＭＰ２ の出力
はＬレベルで、上記制御は行なわれず、本例では最高利
得になる。
【００１１】帯域制御は次のようにして行なわれる。信
号は図２（ｃ）に示すように本来矩形波であるが、伝送
中に鈍って実線の如くなる。基準値ＷＲＥＦ２ で見る
と、矩形波ならこれを越えている期間は１／２周期であ
るが、波形が鈍ってくるとこれより短くなる。従ってＷ
ＲＥＦ２ を越えている期間を見ることで、波形の鈍り
が分り、鈍りは帯域が狭くなる程大になるから、該期間
を見ることで帯域の広狭を知ることができる。図３の中
段の回路はこれを実行する。即ち差動対Ｑ１５とＱ１６
，Ｑ１７とＱ１８は信号が基準値ＷＲＥＦ２ を越えて
いる間、出力をＨレベルにし、これらはオアゲートＧ２
を通り、抵抗Ｒ２ を介してコンデンサＣ２ を充電
する。このＲ２ ，Ｃ２ は平均値回路を構成する。
号は図２（ｃ）に示すように本来矩形波であるが、伝送
中に鈍って実線の如くなる。基準値ＷＲＥＦ２ で見る
と、矩形波ならこれを越えている期間は１／２周期であ
るが、波形が鈍ってくるとこれより短くなる。従ってＷ
ＲＥＦ２ を越えている期間を見ることで、波形の鈍り
が分り、鈍りは帯域が狭くなる程大になるから、該期間
を見ることで帯域の広狭を知ることができる。図３の中
段の回路はこれを実行する。即ち差動対Ｑ１５とＱ１６
，Ｑ１７とＱ１８は信号が基準値ＷＲＥＦ２ を越えて
いる間、出力をＨレベルにし、これらはオアゲートＧ２
を通り、抵抗Ｒ２ を介してコンデンサＣ２ を充電
する。このＲ２ ，Ｃ２ は平均値回路を構成する。
【００１２】コンデンサＣ２ の電圧は信号波形が鈍ら
ないと高く，鈍るにつれて低くなる。この電圧変化を差
動対Ｑ２３，Ｑ２４で検出する。出力信号Ｓ２ はコン
デンサＣ２ の電圧が基準値ＲＥＦ以上であると低く（
Ｌレベル）、以下であると高い（Ｈレベル）。この信号
Ｓ２ でトランジスタＱ４ を制御し、Ｈレベルのとき
Ｑ４ をオンにし（または導通度を増し）、負帰還効果
によりアンプ２０の帯域を拡げる。なおこの図３では主
信号Ｓ４ の回路は省略している。信号Ｓ１ ，Ｓ３
による利得制御は、時定数回路を含まないので高速であ
り、この高速利得制御の後を、ピーク検出による通常の
低速ＡＧＣが行なわれ、修正して行くという方法を図１
ではとっている。
ないと高く，鈍るにつれて低くなる。この電圧変化を差
動対Ｑ２３，Ｑ２４で検出する。出力信号Ｓ２ はコン
デンサＣ２ の電圧が基準値ＲＥＦ以上であると低く（
Ｌレベル）、以下であると高い（Ｈレベル）。この信号
Ｓ２ でトランジスタＱ４ を制御し、Ｈレベルのとき
Ｑ４ をオンにし（または導通度を増し）、負帰還効果
によりアンプ２０の帯域を拡げる。なおこの図３では主
信号Ｓ４ の回路は省略している。信号Ｓ１ ，Ｓ３
による利得制御は、時定数回路を含まないので高速であ
り、この高速利得制御の後を、ピーク検出による通常の
低速ＡＧＣが行なわれ、修正して行くという方法を図１
ではとっている。
【００１３】
【発明の効果】以上説明したように本発明によれば高速
、高精度なＡＧＣかつ帯域自動調整従って波形の劣化自
動修正可能な等価増幅回路が得られる。
、高精度なＡＧＣかつ帯域自動調整従って波形の劣化自
動修正可能な等価増幅回路が得られる。
【図１】本発明の原理図である。
【図２】図１の各部の説明図である。
【図３】振幅帯域検出回路の実施例を示す回路図である
。
。
１２ 主増幅器
１４ ＡＧＣアンプ
１８ 振幅帯域検出回路
Ｑ３ 入力減衰素子
２０ 帯域制御回路
Claims (3)
- 【請求項１】 主増幅器（１２）と、ピーク検出回路
（１６）付きのＡＧＣアンプを備える等価増幅回路にお
いて、信号振幅の過大、過小、および帯域幅広狭を検出
する振幅帯域検出回路（１８）と、該検出回路の信号振
幅過大を示す信号（Ｓ１ ）を受けて入力を減衰させる
入力減衰素子（Ｑ３ ）と、該検出回路の帯域狭を示す
信号（Ｓ２ ）を受けて増幅帯域を拡げる帯域制御回路
（２０）とを設け、更に、前記ＡＧＣアンプを、該検出
回路の信号振幅過小を示す信号（Ｓ３ ）を受けて利得
を大にするように構成したことを特徴とする高速ＡＧＣ
回路付等価増幅回路。 - 【請求項２】 帯域制御回路（２０）はプリアンプ部
を構成し、その負帰還抵抗素子（Ｑ４ ）が振幅帯域検
出回路の出力信号（Ｓ２ ）により制御されることを特
徴とする請求項１記載の高速ＡＧＣ回路付等価増幅回路
。 - 【請求項３】 振幅帯域検出回路（１８）は、入力信
号と大振幅検出用の基準値（ＷＲＥＦ３ ）とを比較す
る一対の差動対（Ｑ１９とＱ２０， Ｑ２１とＱ２２）
、これらの出力を基準値と比較する一対のコンパレータ
（ＣＯＭＰ３ ，ＣＯＭＰ４ ）、およびこれらのコン
パレータの論理和をとって信号振幅過大を示す信号（Ｓ
１ ）を出力するオアゲート（Ｇ３ ）と、入力信号と
小振幅検出用の基準値（ＷＲＥＦ１ ）とを比較する一
対の差動対（Ｑ１１とＱ１２，Ｑ１３とＱ１４）、これ
らの出力を基準値と比較する一対のコンパレータ（ＣＯ
ＭＰ１ ，ＣＯＭＰ２ ）、およびこれらのコンパレー
タの論理和をとって信号振幅過小を示す信号（Ｓ３ ）
を出力するオアゲート（Ｇ１ ）と、入力信号と前記大
、小振幅検出用の各基準値の中間の値の基準値（ＷＲＥ
Ｆ２ ）を比較する一対の差動対（Ｑ１５とＱ１６，Ｑ
１７とＱ１８）、これらの出力の論理和をとるオアゲー
ト（Ｇ２ ）、該オアゲートの出力の平均値をとる回路
（Ｒ２ ，Ｃ２ ）、この平均値回路の出力と基準値と
を比較して帯域狭を示す信号（Ｓ２ ）を出力する差動
対（Ｑ２３，Ｑ２４）とを具備することを特徴とする請
求項１または請求項２記載の高速ＡＧＣ回路付等価増幅
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4613991A JPH04264807A (ja) | 1991-02-19 | 1991-02-19 | 高速ａｇｃ回路付等価増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4613991A JPH04264807A (ja) | 1991-02-19 | 1991-02-19 | 高速ａｇｃ回路付等価増幅回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04264807A true JPH04264807A (ja) | 1992-09-21 |
Family
ID=12738646
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4613991A Withdrawn JPH04264807A (ja) | 1991-02-19 | 1991-02-19 | 高速ａｇｃ回路付等価増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04264807A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3947865B2 (ja) * | 2000-03-06 | 2007-07-25 | 富士通株式会社 | 前置増幅器 |
-
1991
- 1991-02-19 JP JP4613991A patent/JPH04264807A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3947865B2 (ja) * | 2000-03-06 | 2007-07-25 | 富士通株式会社 | 前置増幅器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4764732A (en) | Switchable mode amplifier for wide dynamic range | |
| JPH0563056B2 (ja) | ||
| US4464632A (en) | Volume control circuit | |
| US4889985A (en) | Combined optical power meter and receiver | |
| JP2017152776A (ja) | 光受信回路 | |
| JPS6234169B2 (ja) | ||
| US4142110A (en) | Circuit to eliminate DC bias | |
| US5216238A (en) | Infrared ray receiving circuit | |
| JPH04264807A (ja) | 高速ａｇｃ回路付等価増幅回路 | |
| US5166559A (en) | Servo circuit having variable gain amplifier and temperature compensation characteristics | |
| US4642453A (en) | Apparatus for increasing the dynamic range in an integrating optoelectric receiver | |
| JPH03171908A (ja) | 光受信回路 | |
| JPH06338746A (ja) | オーディオ機器のａｇｃ回路 | |
| JP3844544B2 (ja) | 光受信回路 | |
| JP2621299B2 (ja) | 光受信器 | |
| JPH03270504A (ja) | 光受信器の等価増幅回路 | |
| JP2515821B2 (ja) | 制御増幅器 | |
| JPS5815347A (ja) | 光受信回路の自動利得制御方式 | |
| JP2953799B2 (ja) | 光受信回路 | |
| JPS6048609A (ja) | 自動レベル調整回路 | |
| JPH05191355A (ja) | 光受信増幅器 | |
| JP3039568B2 (ja) | 光受信回路 | |
| JPS6325738B2 (ja) | ||
| JPH079450Y2 (ja) | 光受信回路 | |
| JPH03136416A (ja) | 時定数切替型自動等化回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980514 |