JPH04263530A - 多重化装置 - Google Patents

多重化装置

Info

Publication number
JPH04263530A
JPH04263530A JP2425291A JP2425291A JPH04263530A JP H04263530 A JPH04263530 A JP H04263530A JP 2425291 A JP2425291 A JP 2425291A JP 2425291 A JP2425291 A JP 2425291A JP H04263530 A JPH04263530 A JP H04263530A
Authority
JP
Japan
Prior art keywords
unit
uninstalled
channel
unloaded
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2425291A
Other languages
English (en)
Inventor
Hirobumi Tsukagoshi
塚越 博文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2425291A priority Critical patent/JPH04263530A/ja
Publication of JPH04263530A publication Critical patent/JPH04263530A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Time-Division Multiplex Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、音声信号,ISDNの
信号,ディジタルデータサービス(以下DDSと称す)
の信号等各種サービスの信号を多重化する多重化装置に
関し、サービス出来ない未実装チャネルユニット(以下
CHユニットと称す)を相手側に正確に知らせることが
出来る多重化装置に関する。
【0002】
【従来の技術】図3は従来例の24CH多重化装置のブ
ロック図である。図3では、24個のCHユニット1’
〜24’よりの(A)に示す1タイムスロット8ビット
の1.544Mbpsの情報を、時分割で順番にバスラ
インを介して多重化部40’に送信して多重化し、フレ
ームパターン情報設定部43に設定されているフレーム
パターンを制御部50の制御により付加し、ユニポーラ
バイポーラ変換部(以下U/B変換部と称す)42にて
バイポーラに変換して伝送路に送出している。
【0003】ここで、各CHユニット1’〜24’はオ
ープンコレクタのインタフェースであり、信号はオープ
ン,グランドレベルで出力されるので、多重化部40’
では、+5Vにプルアップしてデータを受信するように
することで、オープンレベルを+5V,グランドレベル
を0Vにし、TTLレベルの入力と同様に扱えるように
している。
【0004】このインタフェースにおいては、CHユニ
ットが未実装ならば、未実装のCHユニットがデータを
出力すべきタイミングでは、他のCHユニットの出力回
路はオープンであり、データ出力を行わない為、多重化
部40’のプルアップにてHレベルの固定データが表れ
る。この8ビットHレベルの固定データを未実装時のパ
ターンとして扱つていた。
【0005】尚制御部50はフレームパターン情報設定
部43に設定されている各種フレームパターンよりフレ
ームパターンを選択して付加させる以外に、CHユニッ
ト1’〜24’のサービスタイプ等の情報も収集してい
る。
【0006】
【発明が解決しようとする課題】従来の24CH多重化
装置では、音声信号をCHユニットにて8ビットのPC
M信号にして多重化する場合が殆どであり、未実装CH
ユニットを相手側に知らせるのに8ビット全部Hレベル
のオール1としても正確に通知出来た。
【0007】しかしながら、最近は、音声信号以外に、
2B(64Kbpsの情報CH)+D(16Kbpsの
信号CH)等のISDNの信号とか、8ビット単位のD
DSの信号等をCHユニットに入力し、音声信号は1タ
イムスロット8ビットのPCM信号に変換し、2B+D
のISDN信号は1タイムスロット8ビットの信号に変
換し、DDSの信号はその儘1タイムスロット8ビット
の信号として多重化部40’に送り多重化して送信する
ことが要求されている。
【0008】この場合DDSの信号の中には8ビットオ
ール1の信号もあるので、未実装CHユニットを相手側
に知らせるのに、8ビットオール1の信号を用いたので
は不正確になる問題点がある。
【0009】本発明は、音声信号,ISDNの信号,D
DSの信号等の各種サービスタイプの信号を多重化する
多重化装置にて、未実装CHユニットを正確に相手側に
知らせることが出来る多重化装置の提供を目的としてい
る。
【0010】
【課題を解決するための手段】図1は本発明の原理ブロ
ック図である。図1に示す如く、各種サービスタイプの
CHユニット1,2,3よりのnビット単位のディジタ
ル信号を多重化部40で多重化して送信する多重化装置
において、各CHユニット1,2,3では該nビット単
位のディジタル信号に、付加信号挿入部30にて周期的
な情報を付加して該多重化部40に入力するようにし、
該多重化部40には、各CHユニット1,2,3のデー
タ領域に該周期的な情報が有るか無いかを見てCHユニ
ットの未実装を検出し制御を行う未実装検出部31と、
各CHユニット1,2,3のサービスタイプを記録した
チャネルタイプ情報テーブル32と、各サービスタイプ
毎の、nビット単位のディジタル信号で表される未実装
パターンを挿入する未実装パターン挿入部33を設け、
該多重化部(40)の該未実装検出部(31)にて未実
装チャネルユニットを検出し、該チャネルタイプ情報テ
ーブル(32)を参照して該未実装チャネルユニットの
サービスタイプを認識し、該未実装パターン挿入部33
にて、未実装CHユニットのサービスタイプの未実装パ
ターンを、未実装CHユニットのチャネルデータ領域に
挿入して送信するようにする。
【0011】
【作用】本発明によれば、CHユニット未実装の時は、
未実装CHユニットのデータ領域には、付加信号挿入部
30にて付加される周期的な情報は送信されないので、
多重化部40の未実装検出部31にて、未実装CHユニ
ットを検出し、チャネルタイプ情報テーブル32を参照
して未実装CHユニットのサービスタイプを認識し、未
実装パターン挿入部33にて、未実装CHユニットのサ
ービスタイプのにより定まるnビット単位のディジタル
信号で表される未実装パターンを、未実装CHユニット
のチャネルデータ領域に挿入して送信させるので、相手
側の未実装CHユニット相当の所では未実装パターンを
正確に受信し、正確に未実装CHユニットを認識出来る
ようになる。
【0012】
【実施例】図2は本発明の実施例の24CH多重化装置
のブロック図である。図2で、図3の従来例と異なるの
は、CHユニット1〜24では、1タイムスロットを1
0ビットのデータにする為に、音声信号,ISDNの信
号,DDSの信号等を8ビット単位のディジタル信号と
する8ビット変換部51の出力の伝送速度を2.048
Mbpsとし、付加信号挿入部30より2.048Mb
psの2ビットの付加信号を挿入するようにした点と、
多重化部40では、未実装検出部31,チャネルタイプ
情報テーブル32,未実装パターン挿入部33を設け、
又多重化部40の出力に、出力信号を2.048Mbp
sより1.544Mbpsに速度変換する速度変換部4
1を設けた点であるので、この異なる点を中心に以下説
明する。
【0013】24CH多重化装置の一次群装置では伝送
路上のデータ速度は1.544Mbpsであり、1CH
当たりのタイムスロットは8ビットであるが、速度変換
を行い、例えば2.048Mbpsとすると図2(A)
に示す如く、1CH当たり2ビットの余剰ビットを設け
ることが出来る。
【0014】この為に8ビット変換部51の出力の伝送
速度を2.048Mbpsとし、又この余剰ビット内の
1ビット〔図2(A)のMF部〕に、未実装CHユニッ
トを識別出来るようにする為に、付加信号挿入部30よ
り2.048Mbpsの例えば1マルチフレーム毎に1
回だけ“0”情報が入り、他は“1”情報が入る周期性
のある情報を付加して送信するようにする。
【0015】これは8ビットオール1では未実装CHユ
ニットを正確に識別出来ないので、未実装CHユニット
を正確に識別出来るようにする為に、周期性のある情報
を付加するようにしている。
【0016】多重化部40では、未実装検出部31にて
、各CHの余剰ビット領域を1マルチフレーム時間連続
監視を行い、その中に0情報がないことを検出すること
で、未実装CHユニットを検出する。
【0017】チャネルタイプ情報テーブル32には、制
御部50でCHユニットのサービスタイプを認識して、
予め1CH〜24CHのCHユニットが、音声信号,I
SDNの信号,DDSの信号等のどのタイプの変換用の
CHユニットであるかを登録してあるので、未実装検出
部31にて未実装CHユニットを検出すると、これを参
照して、どのタイプかを認識する。
【0018】未実装パターン挿入部33には、各サービ
スタイプ毎に、8ビットの信号の未実装パターンを持ち
、未実装検出部31よりの制御により未実装パターンを
挿入出来るようになっており、未実装検出部31よりの
制御により、未実装パターン挿入部33にて、認識した
タイプの未実装パターンを未実装CHユニットのCHデ
ータ領域に挿入させて、送信し、速度変換部41にて1
.544Mbpsの速度に変換し、U/B変換部42に
てバイポーラ信号に変換し伝送路に出力するようにする
【0019】すると、相手側の多重化装置の未実装CH
ユニット相当部では、未実装CHユニットのタイプによ
り定まる未実装パターンを正確に検出出来るので、正確
にサービス出来ない未実装のCHユニットを認識するこ
とが出来る。
【0020】
【発明の効果】以上詳細に説明せる如く本発明によれば
、音声信号,ISDNの信号,DDSの信号等の各種サ
ービスタイプの信号を多重化する多重化装置にて、未実
装CHユニットを正確に相手側に知らせることが出来る
効果がある。
【図面の簡単な説明】
【図1】は本発明の原理ブロック図、
【図2】は本発明の実施例の24CH多重化装置のブロ
ック図、
【図3】は従来例の24CH多重化装置のブロック図で
ある。
【符号の説明】
1〜24,1’〜24’はチャネルユニット、30は付
加信号挿入部、 31は未実装検出部、 32はチャネルタイプ情報テーブル、 33は未実装パターン挿入部、 40,40’は多重化部、 41は速度変換部、 42はユニポーラバイポーラ変換部、 43はフレームパターン情報設定部、 50は制御部を示す。

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】  各種サービスタイプのチャネルユニッ
    ト(1,2,3)よりのnビット単位のディジタル信号
    を多重化部(40)で多重化して送信する多重化装置に
    おいて、各チャネルユニット(1,2,3)では該nビ
    ット単位のディジタル信号に、付加信号挿入部(30)
    にて周期的な情報を付加して該多重化部(40)に入力
    するようにし、該多重化部(40)には、各チャネルユ
    ニット(1,2,3)のデータ領域に該周期的な情報が
    有るか無いかを見てチャネルユニットの未実装を検出し
    制御を行う未実装検出部(31)と、各チャネルユニッ
    ト(1,2,3)のサービスタイプを記録したチャネル
    タイプ情報テーブル(32)と、各サービスタイプ毎の
    、nビット単位のディジタル信号で表される未実装パタ
    ーンを挿入する未実装パターン挿入部(33)を設け、
    該多重化部(40)の該未実装検出部(31)にて未実
    装チャネルユニットを検出し、該チャネルタイプ情報テ
    ーブル(32)を参照して該未実装チャネルユニットの
    サービスタイプを認識し、該未実装パターン挿入部(3
    3)にて、未実装チャネルユニットのサービスタイプの
    未実装パターンを、未実装チャネルユニットのチャネル
    データ領域に挿入して送信するようにしたことを特徴と
    する多重化装置。
JP2425291A 1991-02-19 1991-02-19 多重化装置 Withdrawn JPH04263530A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2425291A JPH04263530A (ja) 1991-02-19 1991-02-19 多重化装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2425291A JPH04263530A (ja) 1991-02-19 1991-02-19 多重化装置

Publications (1)

Publication Number Publication Date
JPH04263530A true JPH04263530A (ja) 1992-09-18

Family

ID=12133059

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2425291A Withdrawn JPH04263530A (ja) 1991-02-19 1991-02-19 多重化装置

Country Status (1)

Country Link
JP (1) JPH04263530A (ja)

Similar Documents

Publication Publication Date Title
EP0333122A2 (en) Method and apparatus for frame synchronization
US4799217A (en) Three time slot digital subscriber line termination
US4757521A (en) Synchronization method and apparatus for a telephone switching system
US4367549A (en) Method and apparatus for multiplexing a data signal and secondary signals
US4516236A (en) Full-duplex transmission of bit streams serially and in bit-synchronism on a bus between two terminals.
US6327259B1 (en) Flexible placement of serial data within a time divisioned multiplexed frame through programmable time slot start and stop bit positions
JPH04263530A (ja) 多重化装置
US6625240B1 (en) Byte alignment/frame synchronization apparatus
US5197068A (en) Intra channel bank communication protocols between channels and the line interface unit of a telephone system
US5506843A (en) Subscriber group digital transmitter
JPH05136758A (ja) 多重速度変換装置
US5020053A (en) Channel access system
JP3048701B2 (ja) 通信端末装置
KR100208932B1 (ko) 디지탈 다중화장비에서 신호비트를 이용한 회선교환장치
CA1189928A (en) Full-duplex transmission of bit streams serially and in bit-synchronism on a bus between two terminals
JP2619281B2 (ja) Pcm装置
KR970009695B1 (ko) 디(d)채널 제어장치
US6965596B1 (en) μ-Law-to-a-law translating equipment and a-law-to-μ-law translating equipment
KR0182679B1 (ko) 에스피엠장치와 피씨엠단간의 정합회로
KR20010050645A (ko) 수신기에서의 프레임 정렬에 이용되는 장치 및 방법과,데이터 전송 시스템의 수신기
KR940008107B1 (ko) 데이타 전송장치
JP3115067B2 (ja) シグナリングデータ伝送方式
KR920002884B1 (ko) T1 전송선로의 신호 처리회로
KR970006787B1 (ko) 데이타 다중화 장치
JP3769538B2 (ja) Atmセル送受信制御方式及びその方法並びに移動通信基地局装置

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19980514