JPH0425919A - Backup circuit for storage device - Google Patents
Backup circuit for storage deviceInfo
- Publication number
- JPH0425919A JPH0425919A JP2131760A JP13176090A JPH0425919A JP H0425919 A JPH0425919 A JP H0425919A JP 2131760 A JP2131760 A JP 2131760A JP 13176090 A JP13176090 A JP 13176090A JP H0425919 A JPH0425919 A JP H0425919A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- voltage
- power supply
- main power
- power source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000000717 retained effect Effects 0.000 claims description 7
- 238000001514 detection method Methods 0.000 description 8
- 239000003990 capacitor Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000007599 discharging Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
Abstract
Description
【発明の詳細な説明】
り粟上皇丑里溌立
本発明は、記憶装置（以下、「メモリ」というのバック
アップ回路に関するものである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a backup circuit for a storage device (hereinafter referred to as "memory").
ｌ米皇侠麦
従来、斯るバックアップ回路はメモリへの主電源からの
主電源電圧の供給を遮断した際に、補助電源から補助電
源電圧を供給してメモリに記憶されたデータを保持し、
主電源からの電圧供給再開時にメモリに記憶されたデー
タを再び使用出来るようにしている。第２図は斯るバッ
クアップ回路の具体的な構成例を示し、（１）はシステ
ム（例えば、中央演算処理装置）の主電源から主電源電
圧Ｖｍが供給される主電源端子、（２）は主電源端子（
１）から主電源電圧Ｖｍが供給されると自動的に閉成状
態となって後述するメモリ選択回路、メモリ及び補助電
源への主電源電圧ＶＴ１１の供給を許容するスイッチ回
路、（３）は主電源端子（１）からの主電源電圧ｖＩＩ
＋を検出してＨｉｇｈレベル（以下、「Ｈレベル」とい
う）の検出信号Ｅｎを出力する主電源電圧検出回路、（
４）は主電源電圧検出回路（３）から供給される検出信
号ＥｎがＨレベルになると動作可能状態となって第１信
号入力端子（５）に供給されるシステムからのメモリ選
択信号Ｃ３１に基づくメモリ選択動作を行なうメモリ選
択回路で、該メモリ選択回路（４）はメモリ選択信号Ｃ
３１により後述するメモリを選択する時はＬｏｗレベル
（以下、ｒＬレベル」という）の選択信号Ｃ３２を出力
し、非選択の時はＨレベルの選択信号を出力するように
なっている。（６）はメモリ選択回路（４）から供給さ
れる選択信号Ｃ３２がＬレベルになると選択状態となっ
てデータの書き込み或いは記憶されている（即ち、書き
込まれている）データの読み出しが可能となるメモリで
、該メモリ（６）は選択状態で第２信号入力端子（７）
に供給されるシステムからの読み出し／書き込み信号Ｒ
／ＷがＬレベルの時にデータ入出力端子（８）に供給さ
れるシステムからのデータを書き込み、読み出し／書き
込み信号Ｒ／ＷがＨレベルの時に記憶しているデータを
読み出してデータ入出力端子（８）よりシステム側に供
給するようになっている。Conventionally, such a backup circuit supplies auxiliary power voltage from an auxiliary power source to maintain the data stored in the memory when the main power voltage supply from the main power source to the memory is cut off.
The data stored in the memory can be used again when voltage supply from the main power supply is resumed. FIG. 2 shows a specific configuration example of such a backup circuit, where (1) is the main power terminal to which the main power supply voltage Vm is supplied from the main power supply of the system (for example, central processing unit), and (2) is the main power supply terminal. Main power terminal (
1) is a switch circuit that automatically enters a closed state when the main power supply voltage Vm is supplied from the main power supply voltage Vm, and allows the supply of the main power supply voltage VT11 to the memory selection circuit, memory and auxiliary power supply, which will be described later; Main power supply voltage vII from power supply terminal (1)
A main power supply voltage detection circuit that detects + and outputs a detection signal En of High level (hereinafter referred to as "H level"), (
4) becomes operational when the detection signal En supplied from the main power supply voltage detection circuit (3) becomes H level, and is based on the memory selection signal C31 from the system supplied to the first signal input terminal (5). A memory selection circuit that performs a memory selection operation, the memory selection circuit (4) receives a memory selection signal C.
31 outputs a selection signal C32 of Low level (hereinafter referred to as rL level) when a memory to be described later is selected, and outputs a selection signal of H level when not selected. (6) becomes a selected state when the selection signal C32 supplied from the memory selection circuit (4) goes to L level, and it becomes possible to write data or read stored (i.e., written) data. The memory (6) is connected to the second signal input terminal (7) in the selected state.
The read/write signal R from the system supplied to
When /W is at L level, the data from the system that is supplied to the data input/output terminal (8) is written, and when the read/write signal R/W is at H level, the stored data is read out and sent to the data input/output terminal (8). 8) It is designed to supply more to the system side.
そして、メモリ（６）はメモリ選択回路（４）から供給
される選択信号Ｃ３２がＨレベルになると非選択状態と
なって第２信号入力端子（７）及びデータ入出力端子（
８）に供給されるシステムからの読み出し／書き込み信
号Ｒ／Ｗ及びデータを受は付けなくなり、メモリに対す
るデータの書き込み及び記憶されているデータの読み出
しが不可能になる。Then, when the selection signal C32 supplied from the memory selection circuit (4) goes to H level, the memory (6) goes into a non-selected state and connects the second signal input terminal (7) and the data input/output terminal (
8) The read/write signal R/W and data supplied from the system are no longer accepted, making it impossible to write data to the memory and read stored data.
尚、上記したメモリ（６）に対するデータの書き込み及
び読み出しは、メモリ（６）に供給される電源電圧がメ
モリ保護電圧Ｖｄ以上の時に可能であり、またこの時メ
モリ（６）に記憶されたデータは保持されるが、メモリ
保護電圧Ｖｄ以下の時はメモリ（６）に記憶されたデー
タは保持されないようになっている。そのため、例えば
システムの主電源のオフにより主電源端子（１）への主
電源電圧Ｖｍ（＞Ｖｄ）の供給が遮断された際には、メ
モリ（６）に記憶されたデータの保持のため主電源電圧
Ｖ＋ｍに替えて補助電源電圧Ｖｓ（Ｖｍ＞Ｖｓ＞Ｖｄ）
を供給する補助電源（９）が設けられており、この場合
補助電源（９）は充電可能な例えばコンデンサ等によっ
て構成され、主電源電圧Ｖ＋ｎが供給されている時には
その主電源電圧Ｖｍによって充電され、遮断された際に
は放電を開始してメモリ選択回路（４）、メモリ（６）
に補助電源電圧Ｖｓを供給するようになっている。Note that writing and reading data to and from the memory (6) described above is possible when the power supply voltage supplied to the memory (6) is higher than the memory protection voltage Vd, and the data stored in the memory (6) at this time is is held, but when the voltage is lower than the memory protection voltage Vd, the data stored in the memory (6) is not held. Therefore, for example, when the main power supply voltage Vm (>Vd) is cut off to the main power terminal (1) due to the main power supply of the system being turned off, the main Auxiliary power supply voltage Vs (Vm>Vs>Vd) in place of power supply voltage V+m
In this case, the auxiliary power source (9) is composed of a chargeable capacitor, for example, and is charged by the main power voltage Vm when the main power voltage V+n is supplied. , when it is cut off, it starts discharging and connects the memory selection circuit (4) and memory (6).
The auxiliary power supply voltage Vs is supplied to the auxiliary power supply voltage Vs.
従って、主電源端子（１）に主電源から主電源電圧■―
が供給されている際には、メモリ選択回路（４）はシス
テムからのメモリ選択信号Ｃ５Ｉに基づいてメモリ選択
動作を行ない、選択されたメモリ（６）にシステムから
の読み出し／書き込み信号Ｒ／Ｗに基づいてデータの書
き込み或いは記憶されているデータの読み出しが行なわ
れることになる。そして、主電源端子（１）への主電源
電圧Ｖｍの供給が遮断されると、充電状態にあった補助
電源（９）が放電を開始して主電源電圧■■に替えてメ
モリ選択回路（４）及びメモリ（６）に補助を源電圧Ｖ
ｓを供給することになる。この時、スイッチ回路（２）
は主ｔｓ端子（１）から主電源電圧■ｓ＋が供給されな
くなると自動的に開放状態になって主電源側と補助電源
（９）側を分１（遮断）しているので、補助電源（９）
から供給される補助電源電圧Ｖｓが主電源側に漏れるこ
とはない。また、この時主電源電圧Ｖａ＋の供給が遮断
されていることを検出して主電源電圧検出回路り３）か
ら出力される検出信号ＥｎがＬレベルになっているので
、メモリ選択回路（４）から出力される選択信号Ｃ３２
がシステムからの読み出し／書き込み信号Ｒ／Ｗに拘ら
ず強制的にＨレベルとなって、メモリ（６）を非選択状
態に設定している。そのため、補助電源電圧Ｖｓの供給
状態ではメモリ（６）に対するデータの書き込み及び読
み出しが不可能になり、メモリ（６）に記憶されたデー
タはそのまま保持（即ち、バックアップ）されることに
なる。そして、断るバックアップ状態で主電源端子（１
）への主型ａ電圧Ｖｍの供給が再開されると、その供給
再開が主型ａ、電圧検出回路（３）にて検出されると共
に、スイッチ回路（２）を介して再び補助電源（９）へ
の充電がなされてメモリ選択回路（４）及びメモリ（６
）に主電源電圧Ｖｍが供給されることになるので、メモ
リ（６）に対するデータの書き込み及び読み出しが可能
になる。Therefore, the main power supply voltage from the main power supply to the main power terminal (1)
is supplied, the memory selection circuit (4) performs a memory selection operation based on the memory selection signal C5I from the system, and the read/write signal R/W from the system is sent to the selected memory (6). Based on this, data is written or stored data is read. Then, when the supply of the main power supply voltage Vm to the main power supply terminal (1) is cut off, the auxiliary power supply (9) that was in the charging state starts discharging and replaces the main power supply voltage with the memory selection circuit ( 4) and memory (6) with the supply voltage V
s will be supplied. At this time, switch circuit (2)
When the main power supply voltage s+ is no longer supplied from the main ts terminal (1), it automatically becomes open and cuts off the main power supply side and the auxiliary power supply (9) side, so the auxiliary power supply ( 9)
The auxiliary power supply voltage Vs supplied from the main power supply does not leak to the main power supply side. At this time, since the detection signal En outputted from the main power voltage detection circuit 3) detecting that the supply of the main power voltage Va+ is cut off is at L level, the memory selection circuit 4 Selection signal C32 output from
is forcibly set to H level regardless of the read/write signal R/W from the system, setting the memory (6) in a non-selected state. Therefore, when the auxiliary power supply voltage Vs is supplied, data cannot be written to or read from the memory (6), and the data stored in the memory (6) is retained as is (ie, backed up). Then, in the backup state of refusing, connect the main power terminal (1
) is restarted, the main voltage detection circuit (3) detects the resumption of the supply, and the voltage detection circuit (3) detects the resumption of the supply, and the auxiliary power supply (9) is again supplied via the switch circuit (2). ) is charged, the memory selection circuit (4) and the memory (6) are charged.
) will be supplied with the main power supply voltage Vm, making it possible to write and read data to and from the memory (6).
発明が解決しようとする課題
ところで、斯る従来構成のバックアップ回路では補助電
源（９）がコンデンサで構成され、その放電で補助電源
電圧ＶＳを供給するようにしているためその電源供給能
力に限界があり、長期間電源供給を行なった場合メモリ
選択回路（４）やメモリ（６）での電力消費により補助
電源電圧Ｖｓが徐々に低下して、メモリ保護電圧Ｖｄ以
下になりデータが保持されな（なる惧れがあった。その
ため、従来では主電源電圧Ｖｍの供給が遮断される前に
メモリにチエツクデータ （例えば、ｒＡＢＣＤ、＋
）を書き込み、主電源電圧供給の再開時に先ずメモリ（
６）に書き込んだチエツクデータを読み出してシステム
内のチエツクデータｒＡＢＣＤＪとの比較を行ない、一
致するとメモリ（６）に記憶されたデータは保持、即ち
バックアップされていたと判定して記憶されていたデー
タを再び使用し、読み出したチエツクデータがｒＡＢＣ
ＤＪ以外であればバックアップは不完全であったと判定
して記憶されていたデータを使用しないようにしていた
。Problems to be Solved by the Invention Incidentally, in the backup circuit of the conventional configuration, the auxiliary power supply (9) is composed of a capacitor, and the auxiliary power supply voltage VS is supplied by the discharge of the capacitor, so there is a limit to its power supply ability. Yes, when power is supplied for a long period of time, the auxiliary power supply voltage Vs gradually decreases due to power consumption in the memory selection circuit (4) and memory (6), and becomes below the memory protection voltage Vd, and data is not retained ( Therefore, in the past, check data (for example, rABCD, +
), and when the main power supply voltage supply is resumed, the memory (
The check data written in memory (6) is read out and compared with the check data rABCDJ in the system. If they match, the data stored in memory (6) is determined to be retained, that is, backed up, and the stored data is The check data read out after using it again is rABC.
For users other than DJs, it was determined that the backup was incomplete and the stored data was not used.
然し乍ら、バックアップされていたか否かの判定をチエ
ツクデータの比較で行なう場合、そのチエツクデータの
数が少ないと実際はバックアップされていないにも拘ら
ず偶然にチエツクデータと一致する場合があり、判定の
信顧性に問題を生じていた。また、逆にチエツクデータ
の数が多いとその分無駄にメモリを使用することになり
、メモリが有効に使えず且つチエツクデータの処理に無
駄な時間を費やさなければならないと云う問題を生じて
いた。However, when determining whether or not backups have been made by comparing check data, if the number of check data is small, the check data may match the check data by chance even though it has not actually been backed up, making the judgment unreliable. It was causing problems with customer care. On the other hand, if the number of check data is large, the memory will be used in vain, resulting in the problem that the memory cannot be used effectively and time is wasted processing the check data. .
本発明はこのような点に鑑み成されたものであって、バ
ックアップされていたか否かの判定を簡単、且つ確実に
行なえるようにしたバックアップ回路を提供することを
目的とする。The present invention has been made in view of these points, and it is an object of the present invention to provide a backup circuit that can easily and reliably determine whether or not a backup has been made.
課 を”°するための
上記した目的を達成するため本発明では、メモリへの主
電源からの主電源電圧の供給を遮断した際に、補助電源
から補助電源電圧を供給してメモリに記憶されたデータ
を保持するようにしたメモリのバックアップ回路におい
て、主電源からの電圧供給再開時に、補助電源からの補
助電源電圧を検出してその補助電源電圧がメモリに記憶
されたデータを保持する状態にあったか否かの判定を行
なう判定手段を設けたものである。In order to achieve the above-mentioned object of "°", in the present invention, when the main power supply voltage from the main power supply to the memory is cut off, the auxiliary power supply voltage is supplied from the auxiliary power supply to store data in the memory. In a memory backup circuit that retains the data stored in the memory, when voltage supply from the main power supply is resumed, the auxiliary power supply voltage from the auxiliary power supply is detected and the auxiliary power supply voltage is set to a state in which the data stored in the memory is retained. This device is provided with a determining means for determining whether or not there is a problem.
化−度
このような構成によると、主電源からの電圧供給再開時
に、バックアップされていたか否かの判定が、システム
からのチエツクデータやメモリ等を使用することなく確
実に行なえることになる。With this configuration, when voltage supply from the main power source is resumed, it is possible to reliably determine whether or not backup has been performed without using check data from the system, memory, or the like.
災」Ｌ開 以下、本発明の一実施例について図面と共に説明する。Disaster”L opening An embodiment of the present invention will be described below with reference to the drawings.
尚、従来と同一部分については同一符号を付すと共にそ
の説明を省略する。It should be noted that the same parts as those in the prior art will be given the same reference numerals and the explanation thereof will be omitted.
本実施例では主電源からの電圧供給再開時に補助電源（
９）からの補助電源電圧Ｖｓを検出してその補助電源電
圧Ｖｓがメモリ（６）のデータを保持する状態にあった
か否かの判定を行なう判定手段を設けたもので、具体的
には第１図に示す如く構成している。即ち、（１０）は
主を源からの電圧供給再開時に主電源端子（１）から主
電源電圧Ｖａ＋が供給されると補助電源（９）からの補
助電源電圧Ｖｓと基準電圧■ｒとの比較を行ないその比
較結果に基づいてバックアップされていたか否かの判定
信号Ｋを出力する比較器で、該比較器（ｌＯ）はその比
較結果がＶｓ＞Ｖｒの場合には信号出力端子（１１）よ
りシステム側に供給する判定信号ＫをＨレベルとし、Ｖ
Ｓ ＜Ｖｒの場合には信号出力端子（１１）よりシステ
ム側に供給する判定信号ＫをＬレベルにするようになっ
ている。ここで、基準電圧ＶｒはＶｒ＞Ｖｄに設定され
てハックアンプ状況の判定基準に余裕を持たせるように
している。（１２）は比較器（１０）から供給される制
御信号Ｃ１に基づいてスイッチ制御信号Ｃ２を出力する
スイッチ制御回路で、該スイッチ制′４ｎ回路（１２）
は比較器（１０）より供給される制御信号ＣＩが補助電
源電圧Ｖｓと基準電圧Ｖｒの比較終了に伴なってＨレベ
ルになると、比較器（１０）での判定処理が終了したと
判断してＨレベルのスイッチ制御信号Ｃ２を出力するよ
うになっている。そして、（１３）はスイッチ制御回路
（１２）から供給されるスイッチ制御信号Ｃ２が１ルベ
ルの時にのみ閉成状態となってメモリ選択回路（４）、
メモリ（６）及び補助電源（９）への主電源電圧Ｖｍの
供給を許容するスイッチ回路である。In this example, when the voltage supply from the main power supply is resumed, the auxiliary power supply (
9) is provided with a determination means for detecting the auxiliary power supply voltage Vs from the memory (6) and determining whether or not the auxiliary power supply voltage Vs is in a state of retaining data in the memory (6). It is configured as shown in the figure. In other words, (10) indicates that when the main power supply voltage Va+ is supplied from the main power supply terminal (1) when the voltage supply from the main source is resumed, the auxiliary power supply voltage Vs from the auxiliary power supply (9) is compared with the reference voltage ■r. This is a comparator that outputs a judgment signal K indicating whether or not backup has been performed based on the comparison result.If the comparison result is Vs>Vr, the comparator (lO) outputs a signal K from the signal output terminal (11) when the comparison result is Vs>Vr. The determination signal K supplied to the system side is set to H level, and V
When S<Vr, the determination signal K supplied to the system side from the signal output terminal (11) is set to L level. Here, the reference voltage Vr is set such that Vr>Vd to provide a margin for determining the hack amplifier status. (12) is a switch control circuit that outputs a switch control signal C2 based on the control signal C1 supplied from the comparator (10);
When the control signal CI supplied from the comparator (10) becomes H level upon completion of the comparison between the auxiliary power supply voltage Vs and the reference voltage Vr, it is determined that the determination process in the comparator (10) has been completed. It outputs a switch control signal C2 at H level. (13) is closed only when the switch control signal C2 supplied from the switch control circuit (12) is 1 level, and the memory selection circuit (4),
This is a switch circuit that allows the main power supply voltage Vm to be supplied to the memory (6) and the auxiliary power supply (9).
従って、主電源からの電圧供給再開時に比較器（１０）
より信号出力端子（１１）を介してシステム側にＨレベ
ルの判定信号Ｋが供給されると、システムはメモリ（６
）に記憶されたデータは保持、即ちバックアップされて
いたと判定して記憶されていたデータを再び使用し、供
給される判定信号ＫがＬレベルであればバックアップさ
れていなかったと判定して記憶されていたデータの使用
を中止する。Therefore, when the voltage supply from the main power supply is resumed, the comparator (10)
When the determination signal K of H level is supplied to the system side via the signal output terminal (11), the system outputs the memory (6).
) is retained, that is, it is determined that it has been backed up and the stored data is used again, and if the supplied determination signal K is at L level, it is determined that it has not been backed up and is not stored. discontinue use of the data.
尚、比較器（１０）による判定処理が終了するまで、ス
イッチ回路（１３）が主電源電圧■−の供給を遮断して
いるので、即ち補助電源を主電源側から分離しているの
で、バックアップされていたか否かの判定が確実に行な
われることになる。Note that the switch circuit (13) cuts off the supply of the main power supply voltage - until the comparator (10) completes the determination process, that is, the auxiliary power supply is separated from the main power supply side, so the backup This means that it is possible to reliably determine whether or not it has been carried out.
光里皇須来
上述した如く本発明のバックアップ回路に依れば、主電
源からの電圧供給再開時に、メモリに記憶されたデータ
が保持されていたか否か、即ちバックアップが確実にな
されていたか否かの判定を、チエツクデータやメモリ等
を使用することなく簡単に、しかも確実に行なわせるこ
とが出来る。As mentioned above, according to the backup circuit of the present invention, it is possible to determine whether or not the data stored in the memory was retained when the voltage supply from the main power supply was resumed, that is, whether or not the backup was reliably performed. This can be easily and reliably determined without using check data or memory.
第１図は本発明の具体的な回路構成例を示す図、第２図
は従来の回路構成例を示す図である。
（１） −主電源端子、（６）・・−メモリ８（９）
−補助ｔｓ、 （１０）・・−比較器。
（１２）−−・スイッチ制御回路、 （１３）−スイッ
チ回路。FIG. 1 is a diagram showing a specific example of a circuit configuration of the present invention, and FIG. 2 is a diagram showing an example of a conventional circuit configuration. (1) - Main power terminal, (6)... - Memory 8 (9)
- auxiliary ts, (10)... - comparator. (12)--Switch control circuit, (13)-Switch circuit.
Claims (1)
断した際に、補助電源から補助電源電圧を供給して記憶
装置に記憶されたデータを保持するようにした記憶装置
のバックアップ回路において、主電源からの電圧供給再
開時に、補助電源からの補助電源電圧を検出してその補
助電源電圧が記憶装置に記憶されたデータを保持する状
態にあったか否かの判定を行なう判定手段を設けたこと
を特徴とする記憶装置のバックアップ回路。(1) A backup circuit for a storage device that maintains data stored in the storage device by supplying auxiliary power voltage from an auxiliary power source when the supply of main power voltage from the main power source to the storage device is cut off. , a determination means is provided for detecting the auxiliary power supply voltage from the auxiliary power supply and determining whether or not the auxiliary power supply voltage is in a state in which data stored in the storage device is retained when the voltage supply from the main power supply is resumed. A backup circuit for a storage device, characterized in that:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2131760A JP2740685B2 (en) | 1990-05-22 | 1990-05-22 | Storage device backup circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2131760A JP2740685B2 (en) | 1990-05-22 | 1990-05-22 | Storage device backup circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0425919A true JPH0425919A (en) | 1992-01-29 |
| JP2740685B2 JP2740685B2 (en) | 1998-04-15 |
Family
ID=15065537
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2131760A Expired - Fee Related JP2740685B2 (en) | 1990-05-22 | 1990-05-22 | Storage device backup circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2740685B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07182252A (en) * | 1993-12-24 | 1995-07-21 | Nec Corp | Data defect detecting circuit in memory |
| CN112005425A (en) * | 2018-04-23 | 2020-11-27 | 松下知识产权经营株式会社 | Data center's stand-by power supply system, stand-by battery frame |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62216018A (en) * | 1986-03-18 | 1987-09-22 | Fujitsu Ltd | Battery backup system |
| JPS62241016A (en) * | 1986-04-11 | 1987-10-21 | Toshiba Corp | Data destruction detecting device |
| JPS6326747A (en) * | 1986-07-21 | 1988-02-04 | Oki Electric Ind Co Ltd | Malfunction preventing device for memory incorporated device |
| JPS63122826U (en) * | 1987-01-28 | 1988-08-10 | ||
| JPH01307854A (en) * | 1988-06-07 | 1989-12-12 | Toshiba Corp | Memory device |
-
1990
- 1990-05-22 JP JP2131760A patent/JP2740685B2/en not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62216018A (en) * | 1986-03-18 | 1987-09-22 | Fujitsu Ltd | Battery backup system |
| JPS62241016A (en) * | 1986-04-11 | 1987-10-21 | Toshiba Corp | Data destruction detecting device |
| JPS6326747A (en) * | 1986-07-21 | 1988-02-04 | Oki Electric Ind Co Ltd | Malfunction preventing device for memory incorporated device |
| JPS63122826U (en) * | 1987-01-28 | 1988-08-10 | ||
| JPH01307854A (en) * | 1988-06-07 | 1989-12-12 | Toshiba Corp | Memory device |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07182252A (en) * | 1993-12-24 | 1995-07-21 | Nec Corp | Data defect detecting circuit in memory |
| CN112005425A (en) * | 2018-04-23 | 2020-11-27 | 松下知识产权经营株式会社 | Data center's stand-by power supply system, stand-by battery frame |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2740685B2 (en) | 1998-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6336174B1 (en) | Hardware assisted memory backup system and method | |
| KR970010634B1 (en) | Metwork hibernation system | |
| US20060098512A1 (en) | Electronic apparatus | |
| JPH11146572A (en) | Uninterrupted power supply system, backup object device used for the system and record medium in which program for making computer operate as the backup object device are recorded | |
| JP2002062956A (en) | Service interruption processing method and service interruption processing device | |
| JPH0425919A (en) | Backup circuit for storage device | |
| JP3087650B2 (en) | Automatic power recovery method | |
| JP3133492B2 (en) | Information processing device | |
| JPH08161236A (en) | Data backup system by flash memory | |
| JP2765502B2 (en) | Backup power supply circuit | |
| KR20040097501A (en) | Method for data backup in portable electronic device | |
| JPH113292A (en) | Data backup method and system | |
| JPH02100743A (en) | Electronic equipment | |
| JPH0436426B2 (en) | ||
| JP3053270B2 (en) | Power supply backup method and device | |
| JPH08220198A (en) | Battery backup memory unit and backup function testing method | |
| JPH0820933B2 (en) | Data writing method and device | |
| JPH0720967A (en) | Information processor | |
| JPH01185137A (en) | Power failure detection | |
| JPH08126216A (en) | Portable electronic device and method for measuring remaining capacity of battery therein | |
| JPH06124148A (en) | Computer having suspend/resume function | |
| JPH05181573A (en) | Fault processing system | |
| JPH01171050A (en) | Reliability deciding device for memory data | |
| JPS62241016A (en) | Data destruction detecting device | |
| JPH0312758A (en) | Data erasion detecting device for volatile memory |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080123 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090123 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100123 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |