JP2740685B2 - Storage device backup circuit - Google Patents

Storage device backup circuit

Info

Publication number
JP2740685B2
JP2740685B2 JP2131760A JP13176090A JP2740685B2 JP 2740685 B2 JP2740685 B2 JP 2740685B2 JP 2131760 A JP2131760 A JP 2131760A JP 13176090 A JP13176090 A JP 13176090A JP 2740685 B2 JP2740685 B2 JP 2740685B2
Authority
JP
Japan
Prior art keywords
power supply
main power
memory
voltage
supply voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2131760A
Other languages
Japanese (ja)
Other versions
JPH0425919A (en
Inventor
晋松 竹江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2131760A priority Critical patent/JP2740685B2/en
Publication of JPH0425919A publication Critical patent/JPH0425919A/en
Application granted granted Critical
Publication of JP2740685B2 publication Critical patent/JP2740685B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Power Sources (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、記憶装置(以下、「メモリ」という)のバ
ックアップ回路に関するものである。
Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a backup circuit for a storage device (hereinafter, referred to as “memory”).

従来の技術 従来、斯るバックアップ回路はメモリへの主電源から
の主電源電圧の供給を遮断した際に、補助電源から補助
電源電圧を供給してメモリに記憶されたデータを保持
し、主電源からの電圧供給再開時にメモリに記憶された
データを再び使用出来るようにしている。第2図は斯る
バックアップ回路の具体的な構成例を示し、(1)はシ
ステム(例えば、中央演算処理装置)の主電源から主電
源電圧Vmが供給される主電源端子、(2)は主電源端子
(1)から主電源電圧Vmが供給されると自動的に閉成状
態となって後述するメモリ選択回路,メモリ及び補助電
源への主電源電圧Vmの供給を許容するスイッチ回路、
(3)は主電源端子(1)からの主電源電圧Vmを検出し
てHighレベル(以下、「Hレベル」という)の検出信号
Enを出力する主電源電圧検出回路、(4)は主電源電圧
検出回路(3)から供給される検出信号EnがHレベルに
なると動作可能状態となって第1信号入力端子(5)に
供給されるシステムからのメモリ選択信号CS1に基づく
メモリ選択動作を行なうメモリ選択回路で、該メモリ選
択回路(4)はメモリ選択信号CS1により後述するメモ
リを選択する時はLowレベル(以下、「Lレベル」とい
う)の選択信号CS2を出力し、非選択の時はHレベルの
選択信号を出力するようになっている。(6)はメモリ
選択回路(4)から供給される選択信号CS2がLレベル
になると選択状態となってデータの書き込み或いは記憶
されている(即ち、書き込まれている)データの読み出
しが可能となるメモリで、該メモリ(6)は選択状態で
第2信号入力端子(7)に供給されるシステムからの読
み出し/書き込み信号R/WがLレベルの時にデータ入出
力端子(8)に供給されるシステムからのデータを書き
込み、読み出し/書き込み信号R/WがHレベルの時に記
憶しているデータを読み出してデータ入出力端子(8)
よりシステム側に供給するようになっている。そして、
メモリ(6)はメモリ選択回路(4)から供給される選
択信号CS2がHレベルになると非選択状態となって第2
信号入力端子(7)及びデータ入出力端子(8)に供給
されるシステムからの読み出し/書き込み信号R/W及び
データを受け付けなくなり、メモリに対するデータの書
き込み及び記憶されているデータの読み出しが不可能に
なる。尚、上記したメモリ(6)に対するデータの書き
込み及び読み出しは、メモリ(6)に供給される電源電
圧がメモリ保護電圧Vd以上の時に可能であり、またこの
時メモリ(6)に記憶されたデータは保持されるが、メ
モリ保護電圧Vd以下の時はメモリ(6)に記憶されたデ
ータは保持されないようになっている。そのため、例え
ばシステムの主電源のオフにより主電源端子(1)への
主電源電圧Vm(>Vd)の供給が遮断された際には、メモ
リ(6)に記憶されたデータの保持のため主電源電圧Vm
に替えて補助電源電圧Vs(Vm>Vs>Vd)を供給する補助
電源(9)が設けられており、この場合補助電源(9)
は充電可能な例えばコンデンサ等によって構成され、主
電源電圧Vmが供給されている時にはその主電源電圧Vmに
よって充電され、遮断された際には放電を開始してメモ
リ選択回路(4),メモリ(6)に補助電源電圧Vsを供
給するようになっている。
2. Description of the Related Art Conventionally, such a backup circuit supplies an auxiliary power supply voltage from an auxiliary power supply to hold data stored in a memory when the supply of the main power supply voltage from the main power supply to the memory is interrupted. The data stored in the memory can be used again when the voltage supply is restarted. FIG. 2 shows a specific configuration example of such a backup circuit. (1) is a main power supply terminal to which a main power supply voltage Vm is supplied from a main power supply of a system (for example, a central processing unit), and (2) is When a main power supply voltage Vm is supplied from a main power supply terminal (1), the main power supply voltage Vm is automatically closed and a memory selection circuit to be described later, a switch circuit for allowing supply of the main power supply voltage Vm to a memory and an auxiliary power supply,
(3) is a detection signal of a high level (hereinafter referred to as “H level”) by detecting the main power supply voltage Vm from the main power supply terminal (1).
The main power supply voltage detection circuit that outputs En, (4) is operable when the detection signal En supplied from the main power supply voltage detection circuit (3) becomes H level, and is supplied to the first signal input terminal (5). The memory selection circuit (4) performs a memory selection operation based on a memory selection signal CS1 from a system to be executed. When the memory selection circuit (4) described later is selected by the memory selection signal CS1, a low level (hereinafter referred to as “L level”) is selected. ) Is output, and when not selected, an H-level selection signal is output. In (6), when the selection signal CS2 supplied from the memory selection circuit (4) becomes L level, the memory is selected and data can be written or stored (ie, written) data can be read. The memory (6) is supplied to the data input / output terminal (8) when the read / write signal R / W from the system supplied to the second signal input terminal (7) in the selected state is at the L level. Write data from the system, read the stored data when the read / write signal R / W is at the H level, and read the data input / output terminal (8)
It is supplied to the system side more. And
When the selection signal CS2 supplied from the memory selection circuit (4) becomes H level, the memory (6) is in the non-selected state and the second memory (6) is in the second state.
A read / write signal R / W and data from the system supplied to the signal input terminal (7) and the data input / output terminal (8) are not accepted, and writing of data to the memory and reading of stored data are impossible. become. Writing and reading of data to and from the memory (6) can be performed when the power supply voltage supplied to the memory (6) is equal to or higher than the memory protection voltage Vd. Is held, but when the voltage is equal to or lower than the memory protection voltage Vd, the data stored in the memory (6) is not held. Therefore, for example, when the supply of the main power supply voltage Vm (> Vd) to the main power supply terminal (1) is cut off due to the turning off of the main power supply of the system, the main storage for storing the data stored in the memory (6) is performed. Power supply voltage Vm
An auxiliary power supply (9) for supplying an auxiliary power supply voltage Vs (Vm>Vs> Vd) is provided in place of the auxiliary power supply (9).
Is constituted by a chargeable capacitor, for example, and is charged by the main power supply voltage Vm when the main power supply voltage Vm is supplied. When the main power supply voltage Vm is cut off, discharge is started and the memory selection circuit (4) and the memory ( The auxiliary power supply voltage Vs is supplied to 6).

従って、主電源端子(1)に主電源から主電源電圧Vm
が供給されている際には、メモリ選択回路(4)はシス
テムからのメモリ選択信号CS1に基づいてメモリ選択動
作を行ない、選択されたメモリ(6)にシステムからの
読み出し/書き込み信号R/Wに基づいてデータの書き込
み或いは記憶されているデータの読み出しが行なわれる
ことになる。そして、主電源端子(1)への主電源電圧
Vmの供給が遮断されると、充電状態にあった補助電源
(9)が放電を開始して主電源電圧Vmに替えてメモリ選
択回路(4)及びメモリ(6)に補助電源電圧Vsを供給
することになる。この時、スイッチ回路(2)は主電源
端子(1)から主電源電圧Vmが供給されなくなると自動
的に開放状態になって主電源側と補助電源(9)側を分
離(遮断)しているので、補助電源(9)から供給され
る補助電源電圧Vsが主電源側に漏れることはない。ま
た、この時主電源電圧Vmの供給が遮断されていることを
検出して主電源電圧検出回路(3)から出力される検出
信号EnがLレベルになっているので、メモリ選択回路
(4)から出力される選択信号CS2がシステムからの読
み出し/書き込み信号R/Wに拘らず強制的にHレベルと
なって、メモリ(6)を非選択状態に設定している。そ
のため、補助電源電圧Vsの供給状態ではメモリ(6)に
対するデータの書き込み及び読み出しが不可能になり、
メモリ(6)に記憶されたデータはそのまま保持(即
ち、バックアップ)されることになる。そして、斯るバ
ックアップ状態で主電源端子(1)への主電源電圧Vmの
供給が再開されると、その供給再開が主電源電圧検出回
路(3)にて検出されると共に、スイッチ回路(2)を
介して再び補助電源(9)への充電がなされてメモリ選
択回路(4)及びメモリ(6)に主電源電圧Vmが供給さ
れることになるので、メモリ(6)に対するデータの書
き込み及び読み出しが可能になる。
Therefore, the main power supply terminal (1) is connected to the main power supply voltage Vm from the main power supply.
Is supplied, the memory selection circuit (4) performs a memory selection operation based on the memory selection signal CS1 from the system, and reads / writes the read / write signal R / W from the system to the selected memory (6). , The data is written or the stored data is read. And the main power supply voltage to the main power supply terminal (1)
When the supply of Vm is cut off, the auxiliary power supply (9) in the charged state starts discharging and supplies the auxiliary power supply voltage Vs to the memory selection circuit (4) and the memory (6) instead of the main power supply voltage Vm. Will do. At this time, when the main power supply voltage Vm is not supplied from the main power supply terminal (1), the switch circuit (2) automatically opens to separate (cut off) the main power supply side and the auxiliary power supply (9) side. Therefore, the auxiliary power supply voltage Vs supplied from the auxiliary power supply (9) does not leak to the main power supply. At this time, since the detection of the interruption of the supply of the main power supply voltage Vm is detected and the detection signal En output from the main power supply voltage detection circuit (3) is at L level, the memory selection circuit (4) Is forced to the H level irrespective of the read / write signal R / W from the system, and the memory (6) is set to the non-selection state. Therefore, in the state of supply of the auxiliary power supply voltage Vs, writing and reading of data to and from the memory (6) become impossible,
The data stored in the memory (6) is retained (that is, backed up) as it is. When the supply of the main power supply voltage Vm to the main power supply terminal (1) is resumed in such a backup state, the restart of the supply is detected by the main power supply voltage detection circuit (3), and the switch circuit (2) ), The auxiliary power supply (9) is charged again, and the main power supply voltage Vm is supplied to the memory selection circuit (4) and the memory (6). Reading becomes possible.

発明が解決しようとする課題 ところで、斯る従来構成のバックアップ回路では補助
電源(9)がコンデンサで構成され、その放電で補助電
源電圧Vsを供給するようにしているためその電源供給能
力に限界があり、長期間電源供給を行なった場合メモリ
選択回路(4)やメモリ(6)での電力消費により補助
電源電圧Vsが徐々に低下して、メモリ保護電圧Vd以下に
なりデータが保持されなくなる惧れがあった。そのた
め、従来では主電源電圧Vmの供給が遮断される前にメモ
リにチェックデータ(例えば、「ABCD」)を書き込み、
主電源電圧供給の再開時に先ずメモリ(6)に書き込ん
だチェックデータを読み出してシステム内のチェックデ
ータ「ABCD」との比較を行ない、一致するとメモリ
(6)に記憶されたデータは保持、即ちバックアップさ
れていたと判定して記憶されていたデータを再び使用
し、読み出したチェックデータが「ABCD」以外であれば
バックアップは不完全であったと判定して記憶されてい
たデータを使用しないようにしていた。
However, in the backup circuit having such a conventional configuration, the auxiliary power supply (9) is formed of a capacitor and supplies the auxiliary power supply voltage Vs by discharging the auxiliary power supply, so that the power supply capability is limited. If power is supplied for a long period of time, the auxiliary power supply voltage Vs gradually decreases due to power consumption in the memory selection circuit (4) and the memory (6), and becomes lower than the memory protection voltage Vd. There was. For this reason, conventionally, check data (for example, “ABCD”) is written to the memory before the supply of the main power supply voltage Vm is cut off,
When the supply of the main power supply is resumed, first, the check data written in the memory (6) is read out and compared with the check data "ABCD" in the system, and when they match, the data stored in the memory (6) is retained, that is, backed up. It was determined that the backup was incomplete, and the stored data was used again.If the read check data was not "ABCD", the backup was determined to be incomplete and the stored data was not used. .

然し乍ら、バックアップされていたか否かの判定をチ
ェックデータの比較で行なう場合、そのチェックデータ
の数が少ないと実際はバックアップされていないにも拘
らず偶然にチェックデータと一致する場合があり、判定
の信頼性に問題を生じていた。また、逆にチェックデー
タの数が多いとその分無駄にメモリを使用することにな
り、メモリが有効に使えず且つチェックデータの処理に
無駄な時間を費やさなければならないと云う問題を生じ
ていた。
However, when determining whether or not backup data has been backed up by comparing check data, if the number of check data is small, the data may coincide with the check data by accident even though the backup data is not actually backed up. Had a problem with sex. On the other hand, when the number of check data is large, the memory is wasted wastefully, which causes a problem that the memory cannot be used effectively and that unnecessary time must be spent for processing the check data. .

本発明はこのような点に鑑み成されたものであって、
バックアップされていたか否かの判定を簡単、且つ確実
に行なえるようにするとともにバックアップされていな
かった場合に記憶データを使用しないようにしたバック
アップ回路を提供することを目的とする。
The present invention has been made in view of such a point,
It is an object of the present invention to provide a backup circuit that can easily and reliably determine whether or not backup has been performed and that does not use stored data when backup has not been performed.

課題を解決するための手段 上記の目的を達成するため本発明では、記憶装置への
主電源からの主電源電圧の供給を遮断した際に、補助電
源から補助電源電圧を供給して記憶装置に記憶されたデ
ータを保持するようにした記憶装置のバックアップ回路
において、 主電源からの電圧供給再開時に、補助電源からの補助
電源電圧を所定電圧と比較する比較器と、前記比較器に
より補助電源電圧が前記所定電圧よりも低いことが検出
された場合に前記記憶装置へのアクセスを不可能とする
手段と、前記電圧供給再開時に前記比較器による比較が
なされるまで主電源電圧をメモリ側へ供給しないように
成す手段とを備えるようにしている。
Means for Solving the Problems To achieve the above object, according to the present invention, when the supply of the main power supply voltage from the main power supply to the storage device is interrupted, the auxiliary power supply is supplied from the auxiliary power supply to the storage device. In a backup circuit of a storage device configured to retain stored data, a comparator that compares an auxiliary power supply voltage from an auxiliary power supply with a predetermined voltage when voltage supply from a main power supply is resumed, Means for making it impossible to access the storage device when it is detected that the voltage is lower than the predetermined voltage, and supplying the main power supply voltage to the memory side until the comparison is made by the comparator when the voltage supply is resumed. Means for avoiding this.

作用 このような構成によると、主電源からの電圧供給再開
時に、バックアップされていたか否かの判定が、システ
ムからのチェックデータやメモリ等を使用することなく
確実に行なえることになる。
Operation According to such a configuration, when the voltage supply from the main power supply is restarted, it can be reliably determined whether or not the backup has been performed without using the check data or the memory from the system.

しかも、判定結果が、検出した補助電源電圧が記憶装
置に記憶されたデータを保持する状態にあったというも
のであるときは、記憶装置へのアクセスを可能とする
が、検出した補助電源電圧が記憶装置に記憶されたデー
タを保持する状態になかったというものであるときは、
記憶装置へのアクセスを不可能とするので、信頼性のな
いデータを読み出してしまうということがない。
In addition, when the result of the determination is that the detected auxiliary power supply voltage is in a state of retaining data stored in the storage device, access to the storage device is enabled, but the detected auxiliary power supply voltage is If it is not in a state to hold the data stored in the storage device,
Since access to the storage device is disabled, unreliable data is not read.

実施例 以下、本発明の一実施例について図面と共に説明す
る。尚、従来と同一部分については同一符号を付すと共
にその説明を省略する。
An embodiment of the present invention will be described below with reference to the drawings. The same parts as those in the related art are denoted by the same reference numerals and description thereof will be omitted.

本実施例では主電源からの電圧供給再開時に補助電源
(9)からの補助電源電圧Vsを検出してその補助電源電
圧Vsがメモリ(6)のデータを保持する状態にあったか
否かの判定を行なう判定手段を設けたもので、具体的に
は第1図に示す如く構成している。即ち、(10)は主電
源からの電圧供給再開時に主電源端子(1)から主電源
電圧Vmが供給されると補助電源(9)からの補助電源電
圧Vsと基準電圧Vrとの比較を行ないその比較結果に基づ
いてバックアップされていたか否かの判定信号Kを出力
する比較器で、該比較器(10)はその比較結果がVs>Vr
の場合には信号出力端子(11)よりシステム側に供給す
る判定信号KをHレベルとし、Vs<Vrの場合には信号出
力端子(11)よりシステム側に供給する判定信号KをL
レベルにするようになっている。ここで、基準電圧Vrは
Vr>Vdに設定されてバックアップ状況の判定基準に余裕
を持たせるようにしている。(12)は比較器(10)から
供給される制御信号C1に基づいてスイッチ制御信号C2を
出力するスイッチ制御回路で、該スイッチ制御回路(1
2)は比較器(10)より供給される制御信号C1が補助電
源電圧Vsと基準電圧Vrの比較終了に伴なってHレベルに
なると、比較器(10)での判定処理が終了したと判断し
てHレベルのスイッチ制御信号C2を出力するようになっ
ている。そして、(13)はスイッチ制御回路(12)から
供給されるスイッチ制御信号C2がHレベルの時にのみ閉
成状態となってメモリ選択回路(4),メモリ(6)及
び補助電源(9)への主電源電圧Vmの供給を許容するス
イッチ回路である。
In this embodiment, when the voltage supply from the main power supply is resumed, the auxiliary power supply voltage Vs from the auxiliary power supply (9) is detected, and it is determined whether or not the auxiliary power supply voltage Vs is in a state of holding data in the memory (6). A determination means for performing the determination is provided, and is specifically configured as shown in FIG. That is, (10) compares the auxiliary power supply voltage Vs from the auxiliary power supply (9) with the reference voltage Vr when the main power supply terminal (1) supplies the main power supply voltage Vm when the voltage supply from the main power supply is resumed. A comparator that outputs a determination signal K indicating whether or not the backup has been performed based on the comparison result. The comparator (10) determines that the comparison result is Vs> Vr
In the case of (1), the determination signal K supplied from the signal output terminal (11) to the system side is set to the H level, and if Vs <Vr, the determination signal K supplied to the system side from the signal output terminal (11) is set to L.
Level. Here, the reference voltage Vr is
Vr> Vd is set so that there is a margin in the criteria for determining the backup status. (12) is a switch control circuit that outputs a switch control signal C2 based on the control signal C1 supplied from the comparator (10).
2) When the control signal C1 supplied from the comparator (10) becomes H level upon completion of the comparison between the auxiliary power supply voltage Vs and the reference voltage Vr, it is determined that the determination processing in the comparator (10) has been completed. Then, an H-level switch control signal C2 is output. (13) is closed only when the switch control signal C2 supplied from the switch control circuit (12) is at the H level, and is transmitted to the memory selection circuit (4), the memory (6) and the auxiliary power supply (9). Is a switch circuit that allows supply of the main power supply voltage Vm.

従って、主電源からの電圧供給再開時に比較器(10)
より信号出力端子(11)を介してシステム側にHレベル
の判定信号Kが供給されると、不図示のアクセス制御手
段はメモリ(6)に記憶されたデータは保持、即ちバッ
クアップされていたと判定して記憶されていたデータを
再び使用できるようにアクセス信号CS1を与え、供給さ
れる判定信号KがLレベルであればバックアップされて
いなかったと判定してアクセス信号CS1を与えないで記
憶されていたデータの使用を中止する。尚、比較器(1
0)による判定処理が終了するまで、スイッチ回路(1
3)が主電源電圧Vmの供給を遮断しているので、即ち補
助電源を主電源側から分離しているので、バックアップ
されていたか否かの判定が確実に行なわれることにな
る。
Therefore, when the voltage supply from the main power supply is restarted, the comparator (10)
When an H-level determination signal K is supplied to the system via the signal output terminal (11), the access control means (not shown) determines that the data stored in the memory (6) is retained, that is, backed up. An access signal CS1 is provided so that the stored data can be used again. If the supplied determination signal K is at L level, it is determined that the data has not been backed up and the data has been stored without providing the access signal CS1. Stop using data. The comparator (1
The switching circuit (1
Since 3) cuts off the supply of the main power supply voltage Vm, that is, separates the auxiliary power supply from the main power supply side, it is possible to reliably determine whether or not backup has been performed.

発明の効果 上述した如く本発明のバックアップ回路に依れば、主
電源からの電圧供給再開時に、メモリに記憶されたデー
タが保持されていたか否か、即ちバックアップが確実に
なされていたか否かの判定を、チェックデータやメモリ
等を使用することなく簡単に、しかも確実に行なわせる
ことが出来る。
As described above, according to the backup circuit of the present invention, when the voltage supply from the main power supply is restarted, it is determined whether or not the data stored in the memory is retained, that is, whether or not the backup has been reliably performed. The determination can be made easily and reliably without using check data or memory.

そして、判定結果が、検出した補助電源電圧が記憶装
置に記憶されたデータを保持する状態にあったというも
のであるときは、記憶装置へのアクセスを可能とする
が、検出した補助電源電圧が記憶装置に記憶されたデー
タを保持する状態になかったというものであるときは、
記憶装置へのアクセスを不可能とするので、信頼性のな
いデータを読み出してしまうということがない。
If the result of the determination is that the detected auxiliary power supply voltage is in a state of retaining the data stored in the storage device, access to the storage device is enabled, but the detected auxiliary power supply voltage is If it is not in a state to hold the data stored in the storage device,
Since access to the storage device is disabled, unreliable data is not read.

【図面の簡単な説明】[Brief description of the drawings]

第1図は本発明の具体的な回路構成例を示す図、第2図
は従来の回路構成例を示す図である。 (1)……主電源端子,(6)……メモリ,(9)……
補助電源,(10)……比較器,(12)……スイッチ制御
回路,(13)……スイッチ回路。
FIG. 1 is a diagram showing a specific circuit configuration example of the present invention, and FIG. 2 is a diagram showing a conventional circuit configuration example. (1) Main power supply terminal, (6) Memory, (9)
Auxiliary power supply, (10) comparator, (12) switch control circuit, (13) switch circuit.

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】記憶装置への主電源からの主電源電圧の供
給を遮断した際に、補助電源から補助電源電圧を供給し
て記憶装置に記憶されたデータを保持するようにした記
憶装置のバックアップ回路において、 主電源からの電圧供給再開時に、補助電源からの補助電
源電圧を所定電圧と比較する比較器と、前記比較器によ
り補助電源電圧が前記所定電圧よりも低いことが検出さ
れた場合に前記記憶装置へのアクセスを不可能とする手
段と、前記電圧供給再開時に前記比較器による比較がな
されるまで主電源電圧をメモリ側へ供給しないように成
す手段とを備えることを特徴とする記憶装置のバックア
ップ回路。
An auxiliary power supply for supplying an auxiliary power supply voltage from the main power supply to the storage device when the supply of the main power supply voltage from the main power supply to the storage device is stopped, and holding the data stored in the storage device; In the backup circuit, when restarting the voltage supply from the main power supply, a comparator for comparing the auxiliary power supply voltage from the auxiliary power supply with a predetermined voltage, and when the auxiliary power supply voltage is detected to be lower than the predetermined voltage by the comparator Means for making the access to the storage device impossible, and means for preventing the main power supply voltage from being supplied to the memory side until the comparison is made by the comparator at the time of restarting the voltage supply. Backup circuit for storage device.
JP2131760A 1990-05-22 1990-05-22 Storage device backup circuit Expired - Fee Related JP2740685B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2131760A JP2740685B2 (en) 1990-05-22 1990-05-22 Storage device backup circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2131760A JP2740685B2 (en) 1990-05-22 1990-05-22 Storage device backup circuit

Publications (2)

Publication Number Publication Date
JPH0425919A JPH0425919A (en) 1992-01-29
JP2740685B2 true JP2740685B2 (en) 1998-04-15

Family

ID=15065537

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2131760A Expired - Fee Related JP2740685B2 (en) 1990-05-22 1990-05-22 Storage device backup circuit

Country Status (1)

Country Link
JP (1) JP2740685B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07182252A (en) * 1993-12-24 1995-07-21 Nec Corp Data defect detecting circuit in memory
CN112005425A (en) * 2018-04-23 2020-11-27 松下知识产权经营株式会社 Data center's stand-by power supply system, stand-by battery frame

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62216018A (en) * 1986-03-18 1987-09-22 Fujitsu Ltd Battery backup system
JPS62241016A (en) * 1986-04-11 1987-10-21 Toshiba Corp Data destruction detecting device
JPS6326747A (en) * 1986-07-21 1988-02-04 Oki Electric Ind Co Ltd Malfunction preventing device for memory incorporated device
JPS63122826U (en) * 1987-01-28 1988-08-10
JPH01307854A (en) * 1988-06-07 1989-12-12 Toshiba Corp Memory device

Also Published As

Publication number Publication date
JPH0425919A (en) 1992-01-29

Similar Documents

Publication Publication Date Title
JP3224153B2 (en) Improved data protection system and data protection method
US6336174B1 (en) Hardware assisted memory backup system and method
JP3302847B2 (en) Storage device
KR100278355B1 (en) Computer system and control method of this computer system
JPH08249244A (en) Data holding circuit
JP2740685B2 (en) Storage device backup circuit
JP3133492B2 (en) Information processing device
JPH1153271A (en) On-vehicle navigation device
JPH0822422A (en) Memory device
JP4655398B2 (en) Vehicle control device with backup function
JP2513421B2 (en) Storage device
JP3087650B2 (en) Automatic power recovery method
JP3053270B2 (en) Power supply backup method and device
JPH0728712A (en) Storage
JPH11149419A (en) Method and device for backing up data
JP2809752B2 (en) Memory access circuit
JPH04118705A (en) Programmable controller
JP2003006056A (en) Memory backup circuit
JPS6274139A (en) Information data write controller
JPH06124148A (en) Computer having suspend/resume function
JPH04248608A (en) Programmable controller
JP2554117B2 (en) Vehicle data processor
JP4304792B2 (en) Navigation device
JPH0974694A (en) Uninerruptible power supply
JPH059812B2 (en)

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080123

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090123

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100123

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees