JPH04257198A - 交換通話路制御方式 - Google Patents
交換通話路制御方式Info
- Publication number
- JPH04257198A JPH04257198A JP1798991A JP1798991A JPH04257198A JP H04257198 A JPH04257198 A JP H04257198A JP 1798991 A JP1798991 A JP 1798991A JP 1798991 A JP1798991 A JP 1798991A JP H04257198 A JPH04257198 A JP H04257198A
- Authority
- JP
- Japan
- Prior art keywords
- control
- call
- channel
- memory
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004891 communication Methods 0.000 claims abstract description 33
- 230000015654 memory Effects 0.000 claims abstract description 25
- 238000000034 method Methods 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 3
- 238000011144 upstream manufacturing Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Exchange Systems With Centralized Control (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、交換通話路制御方式に
関し、特に負荷分散方式のマルチプロセッサ構成大容量
交換機における交換通話路の制御方式に関する。
関し、特に負荷分散方式のマルチプロセッサ構成大容量
交換機における交換通話路の制御方式に関する。
【０００２】
【従来の技術】従来の交換通話路制御方式は、図２に示
すように交換通話路である通話路メモリ８対応に通話路
制御メモリ３０を備えており、プロセッサ間バス１０２
を介して各呼制御装置２１０，２２０と接続され交換通
話路を制御する制御装置４０により接続制御を行ってい
た。
すように交換通話路である通話路メモリ８対応に通話路
制御メモリ３０を備えており、プロセッサ間バス１０２
を介して各呼制御装置２１０，２２０と接続され交換通
話路を制御する制御装置４０により接続制御を行ってい
た。
【０００３】
【発明が解決しようとする課題】上述した従来の交換通
話路制御方式は、１つの制御装置により１つあるいは複
数の交換通話路を制御する構成で使用されるが、１つの
交換通話路を複数の制御装置により制御することは不可
能であり、交換通話路の接続制御および管理が制御装置
の処理能力に依存するため、最近のＬＳＩ技術の進歩に
よる高度に集積化された時分割スイッチ（ＴＤＳＷ）等
大容量の交換通話路を制御する場合には、制御装置の処
理能力が不足となる。また、入呼側と出呼側を別の呼制
御装置で処理するような入出分離方式の交換機において
は、呼制御装置間の通信と交換通話路を制御する制御装
置との通信が必要となり処理が複雑になるという問題が
あった。
話路制御方式は、１つの制御装置により１つあるいは複
数の交換通話路を制御する構成で使用されるが、１つの
交換通話路を複数の制御装置により制御することは不可
能であり、交換通話路の接続制御および管理が制御装置
の処理能力に依存するため、最近のＬＳＩ技術の進歩に
よる高度に集積化された時分割スイッチ（ＴＤＳＷ）等
大容量の交換通話路を制御する場合には、制御装置の処
理能力が不足となる。また、入呼側と出呼側を別の呼制
御装置で処理するような入出分離方式の交換機において
は、呼制御装置間の通信と交換通話路を制御する制御装
置との通信が必要となり処理が複雑になるという問題が
あった。
【０００４】
【課題を解決するための手段】本発明の交換通話路制御
方式は、負荷分散方式のマルチプロセッサ構成大容量交
換機における交換通話路の制御方式において、加入者回
線からの呼処理信号および局間の呼処理信号を処理する
複数個の呼制御装置と、該呼制御装置対応に配備され該
呼制御装置により処理される回線の接続情報を収容し前
記交換通話路を制御する交換通話路制御信号として送出
する制御メモリと、該各制御メモリからの前記交換通話
路制御信号を多重化する多重化装置とを備え、該多重化
装置の出力により前記交換通話路を制御する構成である
。
方式は、負荷分散方式のマルチプロセッサ構成大容量交
換機における交換通話路の制御方式において、加入者回
線からの呼処理信号および局間の呼処理信号を処理する
複数個の呼制御装置と、該呼制御装置対応に配備され該
呼制御装置により処理される回線の接続情報を収容し前
記交換通話路を制御する交換通話路制御信号として送出
する制御メモリと、該各制御メモリからの前記交換通話
路制御信号を多重化する多重化装置とを備え、該多重化
装置の出力により前記交換通話路を制御する構成である
。
【０００５】
【実施例】次に本発明について図面を参照して説明する
。
。
【０００６】図１は、本発明の一実施例を示すブロック
図であり、交換通話路制御方式を適応した時分割交換機
を示している。同図において、加入者端末あるいは局間
の回線は、回線制御装置１１および回線制御装置１２に
収容される。回線制御装置１１，１２では、各加入者か
らの通話路信号を多重化し上り通話路１１１あるいは上
り通話路１２１にそれぞれ送出する。上り通話路１１１
，１２１は、タイムスロット対応に時分割多重された通
話路である。複数の回線制御装置１１，１２からの通話
路信号は上り通話路１１１，１２１を介して通話路多重
装置７に入力される。通話路多重装置７により多重され
たすべての回線制御装置１１，１２からの通話路信号は
タイムスロットカンウンタ６の出力するアドレスに合わ
せて通話路メモリ（交換通話路）８にシーケンシャルに
書き込まれる。回線制御装置１１，１２では、加入者線
あるいは局間回線の制御信号を分離し、呼制御装置２１
，２２へそれぞれ転送する。また、加入者線あるいは局
間回線に送出する制御信号は、呼制御装置２１，２２か
ら回線制御装置１１，１２を介してそれぞれ送出される
。
図であり、交換通話路制御方式を適応した時分割交換機
を示している。同図において、加入者端末あるいは局間
の回線は、回線制御装置１１および回線制御装置１２に
収容される。回線制御装置１１，１２では、各加入者か
らの通話路信号を多重化し上り通話路１１１あるいは上
り通話路１２１にそれぞれ送出する。上り通話路１１１
，１２１は、タイムスロット対応に時分割多重された通
話路である。複数の回線制御装置１１，１２からの通話
路信号は上り通話路１１１，１２１を介して通話路多重
装置７に入力される。通話路多重装置７により多重され
たすべての回線制御装置１１，１２からの通話路信号は
タイムスロットカンウンタ６の出力するアドレスに合わ
せて通話路メモリ（交換通話路）８にシーケンシャルに
書き込まれる。回線制御装置１１，１２では、加入者線
あるいは局間回線の制御信号を分離し、呼制御装置２１
，２２へそれぞれ転送する。また、加入者線あるいは局
間回線に送出する制御信号は、呼制御装置２１，２２か
ら回線制御装置１１，１２を介してそれぞれ送出される
。
【０００７】ここで、回線制御装置１１に接続された加
入者から、回線制御装置１２に接続された加入者へ通話
を行う場合を例に動作を説明する。
入者から、回線制御装置１２に接続された加入者へ通話
を行う場合を例に動作を説明する。
【０００８】入呼側の呼制御装置２１では、加入者から
の信号を受けて情報を解析し出側の回線を選択し、プロ
セッサ間バス１０２を介して出回線を管理する呼制御装
置２２と通信し呼制御を行う。出呼側の呼制御装置２２
では回線制御装置１２を介して回線に制御信号を送出す
る。呼制御の結果にもとづき呼制御装置２１では出回線
の制御情報を制御メモリ３１に設定し、呼制御装置２２
では入回線の情報を制御メモリ３２に設定する。制御メ
モリ３１および制御メモリ３２に設定されたデータＳ１
３１，Ｓ１３２はシリアルに送出され、制御信号多重装
置５に入力される。制御信号多重装置５では、各呼制御
装置２１，２２からの信号を多重化して通話路メモリ８
に入力する。
の信号を受けて情報を解析し出側の回線を選択し、プロ
セッサ間バス１０２を介して出回線を管理する呼制御装
置２２と通信し呼制御を行う。出呼側の呼制御装置２２
では回線制御装置１２を介して回線に制御信号を送出す
る。呼制御の結果にもとづき呼制御装置２１では出回線
の制御情報を制御メモリ３１に設定し、呼制御装置２２
では入回線の情報を制御メモリ３２に設定する。制御メ
モリ３１および制御メモリ３２に設定されたデータＳ１
３１，Ｓ１３２はシリアルに送出され、制御信号多重装
置５に入力される。制御信号多重装置５では、各呼制御
装置２１，２２からの信号を多重化して通話路メモリ８
に入力する。
【０００９】通話路メモリ８では制御信号多重装置５か
らの通話路制御信号Ｓ１０５にもとづきランダムにデー
タを読みだして出力する。通話路メモリ８からの通話路
信号は通話路多重分離装置９により各下り通話路１１０
，１２０に分離され送出される。下り通話路１１０に送
出された通話路信号は、入呼側の回線制御装置１１を介
して回線に送出される。下り通話路１２０に送出された
通話路信号は、出呼側の回線制御装置１２を介して回線
に送出される。
らの通話路制御信号Ｓ１０５にもとづきランダムにデー
タを読みだして出力する。通話路メモリ８からの通話路
信号は通話路多重分離装置９により各下り通話路１１０
，１２０に分離され送出される。下り通話路１１０に送
出された通話路信号は、入呼側の回線制御装置１１を介
して回線に送出される。下り通話路１２０に送出された
通話路信号は、出呼側の回線制御装置１２を介して回線
に送出される。
【００１０】
【発明の効果】以上説明したように本発明は、加入者か
らの呼処理信号および局間の呼処理信号を処理する呼制
御装置により、呼制御装置対応に配備した交換通話路の
制御メモリを設定し、設定されたデータを交換通話路制
御信号として送出し、各呼制御装置からの交換通話路制
御信号を多重化装置により多重化して交換通話路を制御
することにより、複数の呼制御装置から効率的に交換通
話路を制御することを可能とする効果がある。また、呼
制御装置の障害発生時にも、各呼制御装置対応に制御メ
モリを持っており状態を管理して交換通話路を制御して
いるため、障害中の呼制御装置以外の部分に障害が影響
しないという効果がある。
らの呼処理信号および局間の呼処理信号を処理する呼制
御装置により、呼制御装置対応に配備した交換通話路の
制御メモリを設定し、設定されたデータを交換通話路制
御信号として送出し、各呼制御装置からの交換通話路制
御信号を多重化装置により多重化して交換通話路を制御
することにより、複数の呼制御装置から効率的に交換通
話路を制御することを可能とする効果がある。また、呼
制御装置の障害発生時にも、各呼制御装置対応に制御メ
モリを持っており状態を管理して交換通話路を制御して
いるため、障害中の呼制御装置以外の部分に障害が影響
しないという効果がある。
【図１】図１は本発明の一実施例を示すブロック図であ
る。
る。
【図２】従来技術を示す図である。
１，４ 回線制御装置
２，５ 呼制御装置
３，６ 制御メモリ
５ 制御信号多重装置
６ タイムスロットカウンタ
７ 通話路多重装置
８ 通話路メモリ（交換通話路）９ 通話
路多重分離装置 １０２ プロセッサ間バス １１０，１２０ 下り通話路 １１１，１２１ 上り通話路
路多重分離装置 １０２ プロセッサ間バス １１０，１２０ 下り通話路 １１１，１２１ 上り通話路
Claims (1)
- 【請求項１】 負荷分散方式のマルチプロセッサ構成
大容量交換機における交換通話路の制御方式において、
加入者回線からの呼処理信号および局間の呼処理信号を
処理する複数個の呼制御装置と、該呼制御装置対応に配
備され該呼制御装置により処理される回線の接続情報を
収容し前記交換通話路を制御する交換通話路制御信号と
して送出する制御メモリと、該各制御メモリからの前記
交換通話路制御信号を多重化する多重化装置とを備え、
該多重化装置の出力により前記交換通話路を制御するこ
とを特徴とする交換通話路制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1798991A JPH04257198A (ja) | 1991-02-08 | 1991-02-08 | 交換通話路制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1798991A JPH04257198A (ja) | 1991-02-08 | 1991-02-08 | 交換通話路制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04257198A true JPH04257198A (ja) | 1992-09-11 |
Family
ID=11959135
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1798991A Pending JPH04257198A (ja) | 1991-02-08 | 1991-02-08 | 交換通話路制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04257198A (ja) |
-
1991
- 1991-02-08 JP JP1798991A patent/JPH04257198A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1075798A (en) | Multiprocessor control of a partitioned switching network by control communication through the network | |
| BE903857R (nl) | Telecommuncatie schakelsysteem en daarin toegepaste prioriteitsinrichting. | |
| US4254498A (en) | Time division telephone switching systems | |
| KR930009630B1 (ko) | 콘트롤 메모리 분리 구성에 의한 대용량 시분할 스위치 회로 | |
| US4719617A (en) | Full service voice/data system | |
| US4853957A (en) | Telecommunication switching systems with a central switching and local sub-switching | |
| JPH04257198A (ja) | 交換通話路制御方式 | |
| JPS596696A (ja) | 分散制御電話交換のためのモジユ−ル型自己経路選定ｐｃｍ切替回路網 | |
| EP0757882B1 (en) | Time switch system | |
| CA2001528C (en) | Circuit arrangement for centrally controlled telecommunication exchanges | |
| JPS6298842A (ja) | パケツト交換システム | |
| US5029160A (en) | Line concentration system | |
| US3752931A (en) | Time division multiplex exchanges | |
| JP3222151B2 (ja) | スイッチ素子を備えた非同期時分割多重伝送装置、非同期時分割多重伝送装置用のスイッチ素子および複数のスイッチ素子を備えた非同期時分割多重伝送装置用のスイッチ段 | |
| JPS63214051A (ja) | 回線切断監視方式 | |
| JPS63294094A (ja) | 回線切断監視方式 | |
| JPS59161163A (ja) | 遠隔自動監視装置 | |
| JPH05292142A (ja) | データ通信制御装置および方法 | |
| JPS6350293A (ja) | 分散通話路方式 | |
| JPH0759132A (ja) | 電子交換機 | |
| JPS63115498A (ja) | デイジタル回線交換機における中継制御方式 | |
| JPH04170125A (ja) | サービス総合ディジタル通信網におけるリモート保守方式 | |
| JPS61269550A (ja) | 局線中継台表示デ−タ伝送方式 | |
| JPH06125324A (ja) | 時分割多重化通信システム | |
| JPS587967A (ja) | 代替基幹回線の構成方式 |