JPH04257032A - ファジィ推論プロセッサ - Google Patents

ファジィ推論プロセッサ

Info

Publication number
JPH04257032A
JPH04257032A JP3018799A JP1879991A JPH04257032A JP H04257032 A JPH04257032 A JP H04257032A JP 3018799 A JP3018799 A JP 3018799A JP 1879991 A JP1879991 A JP 1879991A JP H04257032 A JPH04257032 A JP H04257032A
Authority
JP
Japan
Prior art keywords
processor
cpu
fuzzy
antecedent
rule
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3018799A
Other languages
English (en)
Inventor
Soichiro Kita
喜多 総一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omron Corp
Original Assignee
Omron Corp
Omron Tateisi Electronics Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Omron Corp, Omron Tateisi Electronics Co filed Critical Omron Corp
Priority to JP3018799A priority Critical patent/JPH04257032A/ja
Publication of JPH04257032A publication Critical patent/JPH04257032A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Devices For Executing Special Programs (AREA)
  • Feedback Control In General (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はCPUに接続され、ファ
ジィ推論のみを行うファジィ推論プロセッサに関する。
【0002】
【従来の技術】従来のファジィ演算を実行するプロセッ
サでは、所謂MIN−MAX演算を実行するものが多く
採用されている。このプロセッサでは、後件部を離散化
し推論方法にMIN−MAX演算を採用し、確定出力演
算方法として重心法を採用している。
【0003】
【発明が解決しようとする課題】しかし上記のような方
法では、確定出力演算のための回路が別に必要であり、
プロセッサ全体が複雑化,大規模になってしまう問題が
ある。また、確定値を出力するものに限定してしまうと
、このプロセッサを使用するアプリケーションが制御に
しか使用できなくなり応用範囲が狭まるという問題があ
った。
【0004】本発明の目的は、MIN−MAX演算部だ
けでプロセッサを構成することにより、上記の問題点を
解決することにある。
【0005】
【課題を解決するための手段】各ファジィルール毎に、
各ルールの前件部の適合度のうち最も小さい値を前件部
適合度として選択するMIN演算を行うMIN演算部と
、各ルールにおいて得られた前件部適合度によって各ル
ールの後件部に関するメンバシップ関数を切り、切られ
た全てのメンバシップ関数を重ね合わせるMAX演算を
行うMAX演算部とで構成したことを特徴とする。
【0006】
【作用】ファジィ演算プロセッサはCPUに接続され、
CPUから入力値がプロセッサに与えられるとMIN演
算が行われて前件部適合度が選択される。次に各ファジ
ィルールの後件部に基づいてMAX演算を行う。そして
、このMAX演算の演算結果やMIN演算結果がCPU
に対して渡されれる。本発明では、従来のようにMAX
演算後の確定出力値を得るためのデファジファイ演算が
プロセッサ自身によって行われない。CPUは、プロセ
ッサから渡された演算結果を、アプリケーションに従っ
て重心演算を行ったり、重心演算を行わずに故障診断演
算などの処理を行う。
【0007】
【実施例】図1は本発明の実施例のプロセッサが接続さ
れたファジィシステムを示している。CPU1にファジ
ィ演算プロセッサ2が接続され、CPU1に対して入力
データを与える入力部3とCPUの演算結果を出力する
出力部4が接続されている。比較のために第2図に従来
のファジィ推論プロセッサの構成を示す。本実施例では
、従来のファジィ推論プロセッサに備えられている重心
演算部がない。この役割はCPU1が受け持つ。もちろ
ん、CPU1ではアプリケーションに重心演算部が無け
ればならないということではない。システムを故障診断
に適用する場合などには、むしろ重心演算を行わないほ
うがよい場合がある。この場合には、故障診断に相応し
い前件部適合度をプロセッサ2から受け取る。また、M
AX演算結果を受け取ってその他の処理を行うことも可
能である。
【0008】図3は第1図のシステムの動作を示すフロ
ーチャートである。
【0009】先ず、プロセッサ2はCPU1から入力値
を受け取ると、各ファジィルールの対応するメンバシッ
プ関数において適合度を求める(処理1)。次に各ファ
ジィルールごとに、各前件部の適合度の最も小さい値を
前件部適合度として選択する(MIN演算)(処理2)
。このように、各ルールにおいて得られる前件部適合度
によって各ファジィルールの後件部に関する各メンバシ
ップ関数を切る。さらに、切られた全てのファジィルー
ルに関する各メンバシップ関数を重ね合わせる(MAX
演算)(処理3)。そして、この演算結果をCPUに渡
す。CPUに対して、MIN演算後の前件部適合度を渡
すことも可能である。CPUでは、これらのデータを重
心演算や故障診断演算などの処理に使用する。
【0010】
【発明の効果】従来のプロセッサに設けられている確定
演算(重心演算)を行うデファジファイ部がプロセッサ
内に設けられていないために、プロセッサのゲート数が
減り、コスト的に安くなる。また、前件部の推論結果や
MAX演算結果をCPUに渡すことによって、CPU側
の処理で制御だけはなく故障診断などのアプリケーショ
ンにも対応できるなど、応用範囲が広まる利点がある。
【図面の簡単な説明】
【図1】本発明の実施例のプロセッサを使用したファジ
ィシステムの構成図。
【図2】従来のファジィ推論プロセッサの構成図。
【図3】第1図のシステムの動作を示すフローチャート
【符号の説明】
1  CPU 2  ファジィ推論プロセッサ

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】各ファジィルール毎に、各ルールの前件部
    の適合度のうち最も小さい値を前件部適合度として選択
    するMIN演算を行うMIN演算部と、各ルールにおい
    て得られた前件部適合度によって各ルールの後件部に関
    するメンバシップ関数を切り、切られた全てのメンバシ
    ップ関数を重ね合わせるMAX演算を行うMAX演算部
    とで構成したことを特徴とするファジィ推論プロセッサ
JP3018799A 1991-02-12 1991-02-12 ファジィ推論プロセッサ Pending JPH04257032A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3018799A JPH04257032A (ja) 1991-02-12 1991-02-12 ファジィ推論プロセッサ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3018799A JPH04257032A (ja) 1991-02-12 1991-02-12 ファジィ推論プロセッサ

Publications (1)

Publication Number Publication Date
JPH04257032A true JPH04257032A (ja) 1992-09-11

Family

ID=11981638

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3018799A Pending JPH04257032A (ja) 1991-02-12 1991-02-12 ファジィ推論プロセッサ

Country Status (1)

Country Link
JP (1) JPH04257032A (ja)

Similar Documents

Publication Publication Date Title
JPH07193467A (ja) アダプティブフィルタ修正係数演算回路
KR940006038A (ko) 퍼지 논리 연산 수행 방법과 데이타 처리 시스템, 및 산술 연산 수행용 데이터 처리 시스템
Gao et al. Resilient cluster consensus for discrete-time high-order multi-agent systems against malicious adversaries
JPH04257032A (ja) ファジィ推論プロセッサ
Panyukova Chain sequences with ordered enclosing
Leblanc et al. Lévy processes in finance: a remedy to the non-stationarity of continuous martingales
Rong LMI approach for global periodicity of neural networks with time-varying delays
Mendel Interval type-2 fuzzy logic systems and perceptual computers: their similarities and differences
Ourdou et al. Blind separation of dependent sources using copula
JP2557629B2 (ja) 割込方式
Hiware et al. Coarse grain reconfigurable multi-core system for image edge detection
JP3057797B2 (ja) ファジィ演算装置
JPH02244331A (ja) ファジイ推論装置
JP3007176B2 (ja) ファジィ推論の並列演算回路
WO2023212200A1 (en) Enhanced global flags for synchronizing coprocessors in processing system
JPH03282624A (ja) エキスパートシステム
JP3017300B2 (ja) ファジー推論装置
JPH04184535A (ja) 並列演算装置
JPH0320864A (ja) ファジィ計算用ベクトル命令セットを有する情報処理装置
JPS5966747A (ja) 乗算装置
JP3099449B2 (ja) ファジィ推論装置
JPH0581028A (ja) フアジイ推論の曖昧さ管理方式
JPH05108363A (ja) フアジイ推論装置
JPH05289879A (ja) ファジィ推論装置
JPH04277837A (ja) ファジィ推論装置