JPH04251288A - 液晶表示装置のコントラスト改善回路 - Google Patents
液晶表示装置のコントラスト改善回路Info
- Publication number
- JPH04251288A JPH04251288A JP75291A JP75291A JPH04251288A JP H04251288 A JPH04251288 A JP H04251288A JP 75291 A JP75291 A JP 75291A JP 75291 A JP75291 A JP 75291A JP H04251288 A JPH04251288 A JP H04251288A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- circuit
- signal
- electrode drive
- drive circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 37
- 230000007547 defect Effects 0.000 claims abstract description 8
- 230000003111 delayed effect Effects 0.000 claims description 4
- 230000001934 delay Effects 0.000 claims description 2
- 239000011159 matrix material Substances 0.000 claims 1
- 230000001360 synchronised effect Effects 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】この発明は、液晶表示装置のコン
トラスト改善回路に関する。
トラスト改善回路に関する。
【０００２】
【従来の技術】従来、図２に示すように液晶表示装置を
駆動表示する場合に発生するゴースト表示、コントラス
ト不均一等のコントラスト不良の改善は水平同期信号Ｌ
Ｐを１／Ｎに分周し、Ｔタイプフリップフロップでデュ
テイ５０％の液晶交流化信号を発生する回路が使用され
ていた。
駆動表示する場合に発生するゴースト表示、コントラス
ト不均一等のコントラスト不良の改善は水平同期信号Ｌ
Ｐを１／Ｎに分周し、Ｔタイプフリップフロップでデュ
テイ５０％の液晶交流化信号を発生する回路が使用され
ていた。
【０００３】
【発明が解決しようとする課題】しかし、従来技術によ
る方法では、表示容量の高密度化に伴い液晶表示装置を
高デュテイで駆動することにより、液晶パネルのパター
ン抵抗と静電容量成分による信号電極駆動回路と走査電
極駆動回路の出力波形のタイミングずれによるゴースト
表示、コントラスト不均一等によるコントラスト不良が
改善できないという課題があった。
る方法では、表示容量の高密度化に伴い液晶表示装置を
高デュテイで駆動することにより、液晶パネルのパター
ン抵抗と静電容量成分による信号電極駆動回路と走査電
極駆動回路の出力波形のタイミングずれによるゴースト
表示、コントラスト不均一等によるコントラスト不良が
改善できないという課題があった。
【０００４】そこで、この発明の目的は従来のこのよう
な課題を解決するために、前記信号電極駆動回路と走査
電極駆動回路の出力波形のタイミングずれを補正して、
良好なコントラストを得ることである。
な課題を解決するために、前記信号電極駆動回路と走査
電極駆動回路の出力波形のタイミングずれを補正して、
良好なコントラストを得ることである。
【０００５】
【課題を解決するための手段】上記課題を解決するため
に、この発明は液晶パネルのパターン抵抗と静電容量成
分による信号電極駆動回路と走査電極駆動回路の出力波
形のタイミングのずれを補正する回路を作りコントラス
ト不良を改善できるようにした。
に、この発明は液晶パネルのパターン抵抗と静電容量成
分による信号電極駆動回路と走査電極駆動回路の出力波
形のタイミングのずれを補正する回路を作りコントラス
ト不良を改善できるようにした。
【０００６】
【作用】上記の補正回路は、液晶パネルのパターン抵抗
と静電容量成分による信号電極駆動回路と走査電極駆動
回路の出力波形のタイミングずれに等しいデータをもつ
プリセットスイッチ回路と、プリセットスイッチ回路の
プリセットデータ分だけ液晶交流化信号を遅延させる遅
延回路を作り、例えば、信号電極駆動回路の出力波形が
走査電極駆動回路の出力波形より遅れているのならば、
走査電極駆動回路の液晶交流化信号に遅延後の液晶交流
化信号を、また信号電極駆動回路の液晶交流化信号には
、遅延前の液晶交流化信号を割り当てる。このようにし
て信号電極駆動回路と走査電極駆動回路の出力波形のタ
イミングずれを補正でき、コントラスト不良を改善でき
る。
と静電容量成分による信号電極駆動回路と走査電極駆動
回路の出力波形のタイミングずれに等しいデータをもつ
プリセットスイッチ回路と、プリセットスイッチ回路の
プリセットデータ分だけ液晶交流化信号を遅延させる遅
延回路を作り、例えば、信号電極駆動回路の出力波形が
走査電極駆動回路の出力波形より遅れているのならば、
走査電極駆動回路の液晶交流化信号に遅延後の液晶交流
化信号を、また信号電極駆動回路の液晶交流化信号には
、遅延前の液晶交流化信号を割り当てる。このようにし
て信号電極駆動回路と走査電極駆動回路の出力波形のタ
イミングずれを補正でき、コントラスト不良を改善でき
る。
【０００７】
【実施例】以下に、この発明の実施例を図に基づいて説
明する。本実施例は、信号電極駆動回路の出力波形が走
査電極駆動回路の出力波形より遅れている場合の例とし
て説明する。この場合は、遅延時間分だけ走査電極駆動
回路の出力波形を遅らせば良いことになる。
明する。本実施例は、信号電極駆動回路の出力波形が走
査電極駆動回路の出力波形より遅れている場合の例とし
て説明する。この場合は、遅延時間分だけ走査電極駆動
回路の出力波形を遅らせば良いことになる。
【０００８】図１において、クロック信号ＣＬＫは、遅
延回路１のプリセット付き４ビット同期カウンタ４の計
数クロックとして働く。プリセット付き４ビット同期カ
ウンタ４は、プリセットスイッチ回路３で設定されたプ
リセットデータ（スイッチＳ１−Ｓ４）を、ロード端子
延回路１のプリセット付き４ビット同期カウンタ４の計
数クロックとして働く。プリセット付き４ビット同期カ
ウンタ４は、プリセットスイッチ回路３で設定されたプ
リセットデータ（スイッチＳ１−Ｓ４）を、ロード端子
【０００９】
【外１】
【００１０】がＬレベルのときに、クロック信号ＣＬＫ
の立ち上がり時に内部に取り込む。取り込まれたプリセ
ットデータは、ロード端子
の立ち上がり時に内部に取り込む。取り込まれたプリセ
ットデータは、ロード端子
【００１１】
【外２】
【００１２】がＬレベルの時に、クロック信号ＣＬＫの
立ち上がり時に内部に取り込む。取り込まれたプリセッ
トデータはロード端子
立ち上がり時に内部に取り込む。取り込まれたプリセッ
トデータはロード端子
【００１３】
【外３】
【００１４】が、Ｈレベルになるとクロック信号ＣＬＫ
の立ち上がり毎にインクリメントされていき、プリセッ
トデータが１５になるとキャリー信号ＡがＨレベルにな
り、１６になるとＬレベルに戻る。例えば、クロック信
号ＣＬＫが３発入力された時点でキャリー信号Ａができ
るようにするには、３の２の補数である１３をプリセッ
ト付き４ビット同期カウンタ４にロードさせればよい。 プリセット付き４ビット同期カウンタ４のプリセット端
子Ａ−Ｄは、各々２０ 、２１ 、２２ 、２３ の重
みをもつ入力端子であり、プリセットスイッチ回路３の
スイッチＳ１−Ｓ４に接続されている。従ってプリセッ
トスイッチ回路３のスイッチＳ１、Ｓ３、Ｓ４をオープ
ン（Ｈレベル）、Ｓ２をショート（Ｌレベル）にする。
の立ち上がり毎にインクリメントされていき、プリセッ
トデータが１５になるとキャリー信号ＡがＨレベルにな
り、１６になるとＬレベルに戻る。例えば、クロック信
号ＣＬＫが３発入力された時点でキャリー信号Ａができ
るようにするには、３の２の補数である１３をプリセッ
ト付き４ビット同期カウンタ４にロードさせればよい。 プリセット付き４ビット同期カウンタ４のプリセット端
子Ａ−Ｄは、各々２０ 、２１ 、２２ 、２３ の重
みをもつ入力端子であり、プリセットスイッチ回路３の
スイッチＳ１−Ｓ４に接続されている。従ってプリセッ
トスイッチ回路３のスイッチＳ１、Ｓ３、Ｓ４をオープ
ン（Ｈレベル）、Ｓ２をショート（Ｌレベル）にする。
【００１５】後述するロードパルス発生回路２からのロ
ード信号
ード信号
【００１６】
【外４】
【００１７】が来ると、遅延回路１のＤタイプフリップ
フロップ６のプリセット端子
フロップ６のプリセット端子
【００１８】
【外５】
【００１９】をＬレベルにするため、イネーブル信号Ｂ
はＨレベルになる。イネーブル信号Ｂはプリセット付き
４ビット同期カウンタ４のイネーブル端子ＥＮに接続さ
れているので、プリセット付き４ビット同期カウンタ４
を計数可能状態にする。ロード信号
はＨレベルになる。イネーブル信号Ｂはプリセット付き
４ビット同期カウンタ４のイネーブル端子ＥＮに接続さ
れているので、プリセット付き４ビット同期カウンタ４
を計数可能状態にする。ロード信号
【００２０】
【外６】
【００２１】は、プリセット付き４ビット同期カウンタ
４のロード端子
４のロード端子
【００２２】
【外７】
【００２３】にも接続されているので、プリセットデー
タ１３がプリセット付き４ビット同期カウンタ４に取り
込まれる。その後、クロック信号ＣＬＫでカウントアッ
プしていき、計数数値が１５になるとキャリー信号Ａが
Ｈレベルになり、１６になるとＬレベルに戻る。キャリ
ー信号Ａはインバータ５で反転し、Ｄタイプフリップフ
ロップ６のクロック端子ＣＬをトリガーし、キャリー信
号Ａの立ち下がりでイネーブル信号ＢがＬレベルになり
、プリセット付き４ビット同期カウンタ４の計数を停止
する。以後ロード信号
タ１３がプリセット付き４ビット同期カウンタ４に取り
込まれる。その後、クロック信号ＣＬＫでカウントアッ
プしていき、計数数値が１５になるとキャリー信号Ａが
Ｈレベルになり、１６になるとＬレベルに戻る。キャリ
ー信号Ａはインバータ５で反転し、Ｄタイプフリップフ
ロップ６のクロック端子ＣＬをトリガーし、キャリー信
号Ａの立ち下がりでイネーブル信号ＢがＬレベルになり
、プリセット付き４ビット同期カウンタ４の計数を停止
する。以後ロード信号
【００２４】
【外８】
【００２５】が再び発生するまでこの状態を保持する。
他方、インバータ５の出力はＤタイプフリップフロップ
８のクロック端子ＣＬを同時にトリガーする。Ｄタイプ
フリップフロップ８は反転出力端子Ｑが、デイレー端子
Ｄに接続されているから、Ｔタイプフリップフロップと
して動作する。すなわちキャリー信号Ａの立ち下がり毎
に反転を繰り返す。
８のクロック端子ＣＬを同時にトリガーする。Ｄタイプ
フリップフロップ８は反転出力端子Ｑが、デイレー端子
Ｄに接続されているから、Ｔタイプフリップフロップと
して動作する。すなわちキャリー信号Ａの立ち下がり毎
に反転を繰り返す。
【００２６】ここでロードパルス発生回路２の動作を説
明する。クロック信号ＣＬＫは、インバータ９を通して
Ｄタイプフリップフロップ１０のクロック信号ＣＬをト
リガーし、デイレー端子Ｄには、液晶交流化信号Ｍが入
力されているので、クロックＣＬの立ち下がり分だけ遅
延された液晶交流化信号Ｃが発生する。液晶交流化信号
Ｍはインバータ１１を通して反転しアンドゲート１２で
、前記遅延した液晶交流化信号Ｃとアンドをとられる結
果、液晶交流化信号Ｍの立ち下がり部分にクロックＣＬ
Ｋの１周期に等しい正のパルスＤが発生する。アンドゲ
ート１３は、上述の方法で液晶交流化信号Ｍの立ち上が
り部分に正のパルスＥを発生させる。ロード信号ＬＤは
２つの正のパルスＤ，Ｅをノアゲート１４で論理和をと
って作り出す。インバータ１１の出力を、信号電極駆動
回路用の液晶交流化信号として使用する。また、遅延回
路１のインバータ７の出力を、走査電極駆動回路用の液
晶交流化信号としてそれぞれ使用する。
明する。クロック信号ＣＬＫは、インバータ９を通して
Ｄタイプフリップフロップ１０のクロック信号ＣＬをト
リガーし、デイレー端子Ｄには、液晶交流化信号Ｍが入
力されているので、クロックＣＬの立ち下がり分だけ遅
延された液晶交流化信号Ｃが発生する。液晶交流化信号
Ｍはインバータ１１を通して反転しアンドゲート１２で
、前記遅延した液晶交流化信号Ｃとアンドをとられる結
果、液晶交流化信号Ｍの立ち下がり部分にクロックＣＬ
Ｋの１周期に等しい正のパルスＤが発生する。アンドゲ
ート１３は、上述の方法で液晶交流化信号Ｍの立ち上が
り部分に正のパルスＥを発生させる。ロード信号ＬＤは
２つの正のパルスＤ，Ｅをノアゲート１４で論理和をと
って作り出す。インバータ１１の出力を、信号電極駆動
回路用の液晶交流化信号として使用する。また、遅延回
路１のインバータ７の出力を、走査電極駆動回路用の液
晶交流化信号としてそれぞれ使用する。
【００２７】以上説明した動作は、図２のタイミングチ
ャートに示す。時間Ｔは信号電極駆動回路の出力波形が
走査電極駆動回路の出力波形より遅れている部分に相当
するものであり、クロックＣＬＫの周期と、プリセット
スイッチ回路３のスイッチＳ１−Ｓ４により決まる。時
間Ｔの設定は液晶パネルのパターン抵抗と静電容量成分
により決める要員であり、液晶パネルの製造工程のバラ
ツキによるコントラスト不良を簡単に改善できる。
ャートに示す。時間Ｔは信号電極駆動回路の出力波形が
走査電極駆動回路の出力波形より遅れている部分に相当
するものであり、クロックＣＬＫの周期と、プリセット
スイッチ回路３のスイッチＳ１−Ｓ４により決まる。時
間Ｔの設定は液晶パネルのパターン抵抗と静電容量成分
により決める要員であり、液晶パネルの製造工程のバラ
ツキによるコントラスト不良を簡単に改善できる。
【００２８】
【発明の効果】この発明は、以上説明したように液晶パ
ネルのパターン抵抗と液晶の静電容量成分による信号電
極駆動回路と走査電極駆動回路の出力波形のタイミング
不一致によるコントラスト不良を簡単な回路で防止でき
、しかも液晶パネルの製造工程のバラツキによるタイミ
ング不一致時間をデジタル的に補正できるなどの利点が
ある。
ネルのパターン抵抗と液晶の静電容量成分による信号電
極駆動回路と走査電極駆動回路の出力波形のタイミング
不一致によるコントラスト不良を簡単な回路で防止でき
、しかも液晶パネルの製造工程のバラツキによるタイミ
ング不一致時間をデジタル的に補正できるなどの利点が
ある。
【図１】本発明の液晶表示装置である。
【図２】従来の液晶交流化信号発生回路である。
【図３】タイミングチャートである。
１ 遅延回路
２ ロードパルス発生回路
３ プリセットスイッチ回路
４ ４ビット同期カウンタ
６ Ｄタイプフリップフロップ
８ Ｔタイプフリップフロップ
Claims (2)
- 【請求項１】 ドットマトリクス型の液晶表示装置を
、駆動表示する場合において、液晶パネルのパターン抵
抗と静電容量成分による信号電極駆動回路と走査電極駆
動回路の出力波形のタイミングずれに等しいデータをも
つプリセットスイッチ回路と、前記プリセットスイッチ
回路のプリセットデータ分だけ、液晶交流化信号を遅延
させる遅延回路から成り、遅延前の液晶交流化信号と、
遅延後の液晶交流化信号とにより、液晶パネルのパター
ン抵抗と静電容量成分による信号電極駆動回路と走査電
極駆動回路の出力波形のタイミングずれによるコントラ
スト不良を改善することを特徴とする液晶表示装置のコ
ントラスト改善回路。 - 【請求項２】 プリセットスイッチ回路のプリセット
データを液晶パネルのパターン抵抗と静電容量成分に応
じて、デジタル式に可変できるようにしたことを特徴と
する請求項１記載の液晶表示装置のコントラスト改善回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP75291A JPH04251288A (ja) | 1991-01-08 | 1991-01-08 | 液晶表示装置のコントラスト改善回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP75291A JPH04251288A (ja) | 1991-01-08 | 1991-01-08 | 液晶表示装置のコントラスト改善回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04251288A true JPH04251288A (ja) | 1992-09-07 |
Family
ID=11482430
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP75291A Pending JPH04251288A (ja) | 1991-01-08 | 1991-01-08 | 液晶表示装置のコントラスト改善回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04251288A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000014709A1 (fr) * | 1998-09-08 | 2000-03-16 | Tdk Corporation | Circuit d'attaque pour un affichage electroluminescent organique et procede de commande |
| WO2000014712A1 (fr) * | 1998-09-08 | 2000-03-16 | Tdk Corporation | Circuit d'attaque pour un affichage electroluminescent organique et procede de commande |
| US7692615B2 (en) | 2003-09-26 | 2010-04-06 | Seiko Epson Corporation | Display driver, electro-optical device, and method of driving electro-optical device |
-
1991
- 1991-01-08 JP JP75291A patent/JPH04251288A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000014709A1 (fr) * | 1998-09-08 | 2000-03-16 | Tdk Corporation | Circuit d'attaque pour un affichage electroluminescent organique et procede de commande |
| WO2000014712A1 (fr) * | 1998-09-08 | 2000-03-16 | Tdk Corporation | Circuit d'attaque pour un affichage electroluminescent organique et procede de commande |
| US6288496B1 (en) | 1998-09-08 | 2001-09-11 | Tdk Corporation | System and method for driving organic EL devices |
| US7692615B2 (en) | 2003-09-26 | 2010-04-06 | Seiko Epson Corporation | Display driver, electro-optical device, and method of driving electro-optical device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63298287A (ja) | 液晶表示装置 | |
| US4785297A (en) | Driver circuit for matrix type display device | |
| US5745087A (en) | Liquid crystal display method and apparatus for controlling gray scale display | |
| CA1062343A (en) | Frequency correction arrangement | |
| JPH04251288A (ja) | 液晶表示装置のコントラスト改善回路 | |
| US5966119A (en) | Pseudo-synchronizing signal generator for use in digital image processing apparatus | |
| JP2619650B2 (ja) | クロック信号発生装置 | |
| KR0161400B1 (ko) | 디지탈 영상 신호 처리용 안정된 영상 제어 신호 발생 장치 | |
| KR100226814B1 (ko) | 액정 표시장치의 구동방법 | |
| JPH0638149A (ja) | Ｌｃｄパネルの駆動回路 | |
| JP2983792B2 (ja) | 表示装置の駆動回路 | |
| JP3276797B2 (ja) | 水平出力パルス発生回路 | |
| JPH0239022A (ja) | 液晶表示装置 | |
| JP3057346B2 (ja) | 液晶表示素子の駆動方法 | |
| JPH0744138A (ja) | 液晶表示装置 | |
| JP3516330B2 (ja) | 信号作成回路 | |
| JPH01106017A (ja) | 液晶表示装置の駆動方法 | |
| JPH10301656A (ja) | クロック同期装置 | |
| JPH0261698A (ja) | 液晶表示装置の駆動方法 | |
| JPH0316031B2 (ja) | ||
| JP2792146B2 (ja) | 液晶パネルの駆動方法ならびに駆動回路 | |
| KR20040099605A (ko) | 입력 클록 에러 검출 방법 | |
| KR19980021467A (ko) | 최적 게이트 펄스 발생 회로 | |
| JPS615295A (ja) | 階調信号発生回路 | |
| JPH01205127A (ja) | 液晶素子の駆動方法 |