JPH04245462A - Semiconductor integrated circuit device and its manufacture - Google Patents

Semiconductor integrated circuit device and its manufacture

Info

Publication number
JPH04245462A
JPH04245462A JP3009900A JP990091A JPH04245462A JP H04245462 A JPH04245462 A JP H04245462A JP 3009900 A JP3009900 A JP 3009900A JP 990091 A JP990091 A JP 990091A JP H04245462 A JPH04245462 A JP H04245462A
Authority
JP
Japan
Prior art keywords
integrated circuit
circuit device
semiconductor chip
semiconductor integrated
heat dissipation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3009900A
Other languages
Japanese (ja)
Inventor
Takashi Miwa
孝志 三輪
Toshihiro Matsunaga
松永 敏博
Masayuki Shirai
優之 白井
Toshihiro Tsuboi
敏宏 坪井
Hiroshi Ozaki
尾崎 弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi ULSI Engineering Corp
Hitachi Ltd
Original Assignee
Hitachi ULSI Engineering Corp
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi ULSI Engineering Corp, Hitachi Ltd filed Critical Hitachi ULSI Engineering Corp
Priority to JP3009900A priority Critical patent/JPH04245462A/en
Publication of JPH04245462A publication Critical patent/JPH04245462A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto

Landscapes

  • Wire Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

PURPOSE:To improve the heat radiating property of a semiconductor integrated circuit device of a TAB system. CONSTITUTION:In this semiconductor integrated circuit device of a TAB system in which a semiconductor chip 4 is electrically connected to the leading end sections of leads 3 formed on tape carriers 2 through bumps 5, the semiconductor chip 4 is sealed with a sealing section 6 made of a potting resin, etc., in a state where a radiating fins 7 are stuck to the rear surface of the chip 4 with a bonding agent.

Description

【発明の詳細な説明】[Detailed description of the invention]

【0001】0001

【産業上の利用分野】本発明は、半導体集積回路装置技
術に関し、特に、TAB(Tape Automate
d Bonding)方式の半導体集積回路装置におけ
る放熱技術に関するものである。
[Field of Industrial Application] The present invention relates to semiconductor integrated circuit device technology, and particularly to TAB (Tape Automate) technology.
The present invention relates to a heat dissipation technique in a semiconductor integrated circuit device using the d Bonding method.

【0002】0002

【従来の技術】TAB方式は、テープ状のフィルムに繰
り返し形成された導体リードの先端部と、半導体チップ
の電極とをバンプを介して接合する技術である。
2. Description of the Related Art The TAB method is a technique in which the tips of conductor leads repeatedly formed on a tape-like film are joined to electrodes of a semiconductor chip via bumps.

【0003】TAB方式の半導体集積回路装置における
放熱構造としては、例えばTAB方式の半導体集積回路
装置を実装する装置側基板と半導体チップとの間に弾性
体を介在させ、その弾性体の弾性力によって半導体チッ
プを別に設けられた放熱器に押し付ける構造がある。
As a heat dissipation structure in a TAB type semiconductor integrated circuit device, for example, an elastic body is interposed between the device side substrate on which the TAB type semiconductor integrated circuit device is mounted and the semiconductor chip, and the elastic force of the elastic body is used to dissipate heat. There is a structure in which a semiconductor chip is pressed against a separately provided heat sink.

【0004】また、他の放熱構造としては、例えば株式
会社・工業調査会、1990年1月25日発行、「TA
B技術入門」P259〜P260に記載があり、この文
献には、放熱フィンを設けたTAB方式の半導体集積回
路装置技術について説明されている。
[0004] Other heat dissipation structures include, for example, "TA
"Introduction to Technology B" on pages 259 and 260, and this document describes a TAB type semiconductor integrated circuit device technology provided with heat dissipation fins.

【0005】[0005]

【発明が解決しようとする課題】ところが、近年は、素
子の高集積化や半導体チップの大形化並びに回路動作の
高速化等に伴って半導体チップからの発熱量も増す傾向
にあるため、TAB方式の半導体集積回路装置において
も半導体チップで発生した熱を如何にして良好に放散す
るかが重大な課題となりつつある。
However, in recent years, the amount of heat generated from semiconductor chips has tended to increase as elements have become more integrated, semiconductor chips have become larger, and circuit operations have become faster. Also in semiconductor integrated circuit devices of this type, how to properly dissipate heat generated in a semiconductor chip is becoming an important issue.

【0006】本発明は上記課題に着目してなされたもの
であり、その目的は、TAB方式の半導体集積回路装置
の放熱性を向上させることのできる技術を提供すること
にある。
The present invention has been made in view of the above-mentioned problems, and its object is to provide a technique that can improve the heat dissipation of a TAB type semiconductor integrated circuit device.

【0007】本発明の前記ならびにその他の目的と新規
な特徴は、明細書の記述および添付図面から明らかにな
るであろう。
The above and other objects and novel features of the present invention will become apparent from the description of the specification and the accompanying drawings.

【0008】[0008]

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
[Means for Solving the Problems] Among the inventions disclosed in this application, a brief overview of typical inventions will be as follows.
It is as follows.

【0009】すなわち、請求項1記載の発明は、テープ
キャリヤに形成されたリードの端部にバンプを介して半
導体チップを接合してなる半導体集積回路装置であって
、前記半導体チップの主面または裏面に放熱手段を接合
した半導体集積回路装置構造とするものである。
That is, the invention according to claim 1 is a semiconductor integrated circuit device in which a semiconductor chip is bonded via bumps to the ends of leads formed on a tape carrier, wherein the main surface or It has a semiconductor integrated circuit device structure in which a heat dissipation means is bonded to the back surface.

【0010】0010

【作用】上記した請求項1記載の発明によれば、放熱手
段自体を半導体チップの裏面または主面に接合するので
、放熱経路の熱抵抗を非常に小さくすることができる。
According to the invention as set forth in claim 1 above, since the heat dissipation means itself is bonded to the back surface or main surface of the semiconductor chip, the thermal resistance of the heat dissipation path can be made extremely small.

【0011】[0011]

【実施例】図1は本発明の一実施例である半導体集積回
路装置の要部断面図、図2は図1の半導体集積回路装置
の製造方法を説明するための説明図、図3および図4は
この半導体集積回路装置の製造方法の変形例を説明する
ための説明図である。
[Embodiment] FIG. 1 is a sectional view of a main part of a semiconductor integrated circuit device which is an embodiment of the present invention, FIG. 2 is an explanatory diagram for explaining a method of manufacturing the semiconductor integrated circuit device of FIG. 1, and FIG. 4 is an explanatory diagram for explaining a modification of the method for manufacturing this semiconductor integrated circuit device.

【0012】本実施例の半導体集積回路装置は、図1に
示すように、TAB方式の半導体集積回路装置1である
The semiconductor integrated circuit device of this embodiment is a TAB type semiconductor integrated circuit device 1, as shown in FIG.

【0013】テープキャリヤ2に形成されたリード3の
先端部は、半導体チップ4の主面側に形成された半導体
集積回路(図示せず)にバンプ5を介して電気的に接続
されている。
The tips of the leads 3 formed on the tape carrier 2 are electrically connected to a semiconductor integrated circuit (not shown) formed on the main surface side of the semiconductor chip 4 via bumps 5 .

【0014】テープキャリヤ2は、例えばポリイミド樹
脂、ガラスエポキシ樹脂あるいはビスマレイミドトリア
ジン(BT)樹脂からなる。リード3は、例えば銅(C
u)からなり、その表面にはスズ(Sn)あるいは金(
Au)メッキ処理等が施されている。半導体チップ4は
、例えばシリコン(Si)からなり、その主面側にはC
MOS(Complimentary MOS)ゲート
アレイ等のような半導体集積回路が形成されている。ま
た、半導体チップ4は、所定の樹脂からなる封止部6に
よって被覆され、外部環境から保護されている。バンプ
5は、例えばAuからなり、半導体チップ4の主面側外
周に複数形成されている。
The tape carrier 2 is made of, for example, polyimide resin, glass epoxy resin or bismaleimide triazine (BT) resin. The lead 3 is made of copper (C
u), and its surface is coated with tin (Sn) or gold (
Au) plating treatment etc. are applied. The semiconductor chip 4 is made of silicon (Si), for example, and has C on its main surface.
Semiconductor integrated circuits such as MOS (complementary MOS) gate arrays are formed. Further, the semiconductor chip 4 is covered with a sealing part 6 made of a predetermined resin, and is protected from the external environment. The bumps 5 are made of, for example, Au, and are formed in plural on the outer periphery of the semiconductor chip 4 on the main surface side.

【0015】ところで、本実施例においては、半導体チ
ップ4の裏面側に放熱フィン7が、例えばシリコーンゴ
ム等からなる接着剤層8によって接合されている。放熱
フィン7は、例えばアルミニウム(Al)等のような熱
伝導性の高い材料からなる。
By the way, in this embodiment, a radiation fin 7 is bonded to the back side of the semiconductor chip 4 by an adhesive layer 8 made of, for example, silicone rubber. The radiation fins 7 are made of a material with high thermal conductivity, such as aluminum (Al).

【0016】すなわち、本実施例のTAB方式の半導体
集積回路装置1においては、放熱フィン7自体が半導体
チップ4の裏面に接合されているので、放熱経路の熱抵
抗を非常に小さくでき、放熱性を向上させることが可能
な構造になっている。
That is, in the TAB type semiconductor integrated circuit device 1 of this embodiment, since the heat dissipation fin 7 itself is bonded to the back surface of the semiconductor chip 4, the thermal resistance of the heat dissipation path can be extremely reduced, and the heat dissipation performance is improved. It has a structure that allows for improved performance.

【0017】また、本実施例のTAB方式の半導体集積
回路装置1においては、放熱フィン7が半導体チップ4
の裏面側の封止部分を兼ねているので、半導体集積回路
装置1の厚さを薄形化することが可能な上、半導体集積
回路装置1の製造も比較的容易な構造になっている。
Furthermore, in the TAB type semiconductor integrated circuit device 1 of this embodiment, the heat dissipation fin 7 is connected to the semiconductor chip 4.
Since it also serves as a sealing part on the back side of the semiconductor integrated circuit device 1, it is possible to reduce the thickness of the semiconductor integrated circuit device 1, and the semiconductor integrated circuit device 1 has a structure that is relatively easy to manufacture.

【0018】なお、接着剤層8は、シリコーンゴムに限
定されるものではなく種々変更可能であり、例えば熱伝
導性が高い、熱膨張係数が半導体チップに近い、半導体
チップに形成された素子に悪影響を与えない等の特性を
有する材料が好ましい。
Note that the adhesive layer 8 is not limited to silicone rubber, and can be modified in various ways. For example, the adhesive layer 8 can be made of silicone rubber, which has high thermal conductivity, has a coefficient of thermal expansion close to that of a semiconductor chip, or is suitable for use with elements formed on a semiconductor chip. It is preferable to use a material that has characteristics such as not causing any adverse effects.

【0019】このようなTAB方式の半導体集積回路装
置1を製造するには、例えば次のようにする。
To manufacture such a TAB type semiconductor integrated circuit device 1, for example, the following steps are performed.

【0020】すなわち、まず、図2に示すように、テー
プキャリヤ2に形成されたリード3の先端部と半導体チ
ップ4のバンプ5とを所定のギャングボンディング法等
によって接続した後、例えば放熱フィン7の裏面側にシ
リコーンゴム等からなる接着剤層8を形成する。なお、
リード3の先端部と半導体チップ4のバンプ5との接続
方法としては、例えばシングルボンディング法でも良い
。また、接着剤層8は、半導体チップ4の裏面に形成し
ても良い。
That is, as shown in FIG. 2, first, after the tips of the leads 3 formed on the tape carrier 2 and the bumps 5 of the semiconductor chip 4 are connected by a predetermined gang bonding method or the like, for example, the heat dissipating fins 7 are connected. An adhesive layer 8 made of silicone rubber or the like is formed on the back side of the substrate. In addition,
As a method of connecting the tips of the leads 3 and the bumps 5 of the semiconductor chip 4, for example, a single bonding method may be used. Further, the adhesive layer 8 may be formed on the back surface of the semiconductor chip 4.

【0021】続いて、半導体チップ4の裏面と放熱フィ
ン7上の接着剤層8とを互いに対向させ、かつ位置合わ
せした後、半導体チップ4を図の下方に移動して半導体
チップ4の裏面と放熱フィン7の裏面とを接合する。
Subsequently, after the back surface of the semiconductor chip 4 and the adhesive layer 8 on the heat dissipation fin 7 are opposed to each other and aligned, the semiconductor chip 4 is moved downward in the figure and the back surface of the semiconductor chip 4 and the adhesive layer 8 on the heat dissipation fin 7 are aligned. The back surface of the radiation fin 7 is joined.

【0022】その後、半導体チップ4にポッティング樹
脂を被覆して図1に示した封止部6を形成し、TAB方
式の半導体集積回路装置1を製造する。
Thereafter, the semiconductor chip 4 is coated with potting resin to form the sealing portion 6 shown in FIG. 1, and the TAB type semiconductor integrated circuit device 1 is manufactured.

【0023】また、本実施例のTAB方式の半導体集積
回路装置1の製造方法として、例えば次のようにしても
良い。
Further, as a method of manufacturing the TAB type semiconductor integrated circuit device 1 of this embodiment, the following may be used, for example.

【0024】すなわち、図3に示すように、テープキャ
リヤ2に形成されたリード3の先端部と半導体チップ4
のバンプ5とを接続した後、半導体チップ4をその裏面
と放熱フィン7の裏面との間に所定の微小間隔を開けた
状態にして保持する。
That is, as shown in FIG. 3, the tips of the leads 3 formed on the tape carrier 2 and the semiconductor chip 4
After connecting the semiconductor chip 4 to the bumps 5, the semiconductor chip 4 is held with a predetermined minute gap between the back surface of the semiconductor chip 4 and the back surface of the radiation fin 7.

【0025】続いて、図4に示すように、半導体チップ
4をポッティング樹脂により被覆して封止部6を形成す
るとともに、半導体チップ4の裏面と放熱フィン7の裏
面とを接合してTAB方式の半導体集積回路装置1を製
造する。この場合、接着剤層8(図1、図2参照)の形
成工程を省くことができるので、製造時間を短縮するこ
とが可能となる。
Subsequently, as shown in FIG. 4, the semiconductor chip 4 is covered with a potting resin to form a sealing part 6, and the back surface of the semiconductor chip 4 and the back surface of the radiation fin 7 are bonded together using the TAB method. A semiconductor integrated circuit device 1 is manufactured. In this case, since the step of forming the adhesive layer 8 (see FIGS. 1 and 2) can be omitted, the manufacturing time can be shortened.

【0026】このように本実施例によれば、以下の効果
を得ることが可能となる。
As described above, according to this embodiment, the following effects can be obtained.

【0027】(1).テープキャリヤ2に形成されたリ
ード3の先端部にバンプ5を介して接合された半導体チ
ップ4の裏面に放熱フィン7を接合したことにより、放
熱経路の熱抵抗を非常に小さくできるので、放熱性を向
上させることが可能となる。
(1). By bonding the heat dissipation fins 7 to the back surface of the semiconductor chip 4 which is bonded to the tips of the leads 3 formed on the tape carrier 2 via the bumps 5, the thermal resistance of the heat dissipation path can be made extremely small, resulting in improved heat dissipation performance. It becomes possible to improve the

【0028】(2).半導体チップ4の裏面に放熱フィ
ン7を接合したことにより、放熱フィン7が半導体チッ
プ4の裏面側の封止部分を兼ねるようになるので、放熱
フィン7を有するTAB方式の半導体集積回路装置1を
薄形化することが可能となる。
(2). By bonding the heat dissipation fin 7 to the back surface of the semiconductor chip 4, the heat dissipation fin 7 also serves as a sealing part on the back surface side of the semiconductor chip 4. Therefore, the TAB type semiconductor integrated circuit device 1 having the heat dissipation fin 7 can be It becomes possible to make it thinner.

【0029】(3).半導体チップ4の裏面に放熱フィ
ン7を接合したことにより、放熱フィン7が半導体チッ
プ4の裏面側の封止部分を兼ねるようになるので、封止
樹脂による半導体チップ4の被覆が容易となり、放熱フ
ィンを有するTAB方式の半導体集積回路装置1の製造
を比較的容易に行うことが可能となる。
(3). By joining the heat dissipation fins 7 to the back surface of the semiconductor chip 4, the heat dissipation fins 7 also serve as a sealing part on the back surface side of the semiconductor chip 4, making it easier to cover the semiconductor chip 4 with the sealing resin and dissipating heat. It becomes possible to manufacture the TAB type semiconductor integrated circuit device 1 having fins relatively easily.

【0030】図5は本発明の他の実施例である半導体集
積回路装置の要部断面図、図6は図5の半導体集積回路
装置の製造方法を説明するための説明図、図7および図
8はこの半導体集積回路装置の製造方法の変形例を説明
するための説明図である。
FIG. 5 is a sectional view of a main part of a semiconductor integrated circuit device according to another embodiment of the present invention, FIG. 6 is an explanatory diagram for explaining a method of manufacturing the semiconductor integrated circuit device of FIG. 5, and FIG. 8 is an explanatory diagram for explaining a modification of the method for manufacturing this semiconductor integrated circuit device.

【0031】本実施例においては、図5に示すように、
放熱フィン7の脚部7aが、半導体チップ4の主面側に
、例えばシリコーンゴム等からなる接着剤層8によって
接合されている。すなわち、本実施例においては、半導
体チップ4の主面側で発生した熱をその主面側から放散
することが可能な構造になっている。したがって、前記
第一実施例の場合よりも放熱性を向上させることができ
、半導体集積回路の動作信頼性を向上させることが可能
な構造となっている。
In this embodiment, as shown in FIG.
The legs 7a of the radiation fins 7 are bonded to the main surface of the semiconductor chip 4 by an adhesive layer 8 made of, for example, silicone rubber. That is, in this embodiment, the structure is such that heat generated on the main surface side of the semiconductor chip 4 can be dissipated from the main surface side. Therefore, the structure is such that heat dissipation can be improved compared to the first embodiment, and the operational reliability of the semiconductor integrated circuit can be improved.

【0032】本実施例のTAB方式の半導体集積回路装
置1を製造するには、例えば次のようにする。
To manufacture the TAB type semiconductor integrated circuit device 1 of this embodiment, for example, the following steps are performed.

【0033】すなわち、まず、図6に示すように、テー
プキャリヤ2のリード3の先端部と半導体チップ4のバ
ンプ5とを接続した後、例えば半導体チップ4の主面側
にシリコーンゴム等からなる接着剤層8を形成する。な
お、接着剤層8は、放熱フィン7の脚部7aの下面に形
成しても良い。
That is, as shown in FIG. 6, first, after connecting the tips of the leads 3 of the tape carrier 2 and the bumps 5 of the semiconductor chip 4, a material made of silicone rubber or the like is attached to the main surface side of the semiconductor chip 4. An adhesive layer 8 is formed. Note that the adhesive layer 8 may be formed on the lower surface of the leg portion 7a of the radiation fin 7.

【0034】続いて、放熱フィン7の脚部7a下面と半
導体チップ4の主面側の接着剤層8とを互いに対向させ
、かつ位置合わせした後、放熱フィン7を図の下方に移
動して放熱フィン7の脚部7aと半導体チップ4の主面
とを接合する。
Subsequently, after the lower surface of the leg portion 7a of the heat dissipation fin 7 and the adhesive layer 8 on the main surface side of the semiconductor chip 4 are opposed to each other and aligned, the heat dissipation fin 7 is moved downward in the figure. The leg portions 7a of the radiation fins 7 and the main surface of the semiconductor chip 4 are joined.

【0035】その後、図5に示したように、半導体チッ
プ4をポッティング樹脂により被覆して封止部6を形成
し、TAB方式の半導体集積回路装置1を製造する。
Thereafter, as shown in FIG. 5, the semiconductor chip 4 is covered with a potting resin to form a sealing portion 6, and a TAB type semiconductor integrated circuit device 1 is manufactured.

【0036】また、本実施例の半導体集積回路装置1の
製造方法として、例えば次のようにしても良い。
Further, as a method of manufacturing the semiconductor integrated circuit device 1 of this embodiment, the following may be used, for example.

【0037】すなわち、図7に示すように、テープキャ
リヤ2に形成されたリード3の先端部と半導体チップ4
のバンプ5とを接続した後、放熱フィン7を図の下方に
移動させ、その脚部7a下面と半導体チップ4の主面と
の間に所定の微小間隔を開けた状態で保持しておく。
That is, as shown in FIG. 7, the tips of the leads 3 formed on the tape carrier 2 and the semiconductor chip 4
After connecting the heat dissipating fins 7 to the bumps 5, the heat dissipating fins 7 are moved downward in the figure and held with a predetermined minute gap between the lower surface of the leg portions 7a and the main surface of the semiconductor chip 4.

【0038】続いて、図8に示すように、半導体チップ
4をポッティング樹脂により被覆して封止部6を形成す
るとともに、半導体チップ4の主面と放熱フィン7の脚
部7aとを接合してTAB方式の半導体集積回路装置1
を製造する。この場合、接着剤層8の形成工程を省くこ
とができるので、製造時間を短縮することが可能となる
Subsequently, as shown in FIG. 8, the semiconductor chip 4 is coated with potting resin to form a sealing portion 6, and the main surface of the semiconductor chip 4 and the leg portions 7a of the radiation fins 7 are bonded. TAB type semiconductor integrated circuit device 1
Manufacture. In this case, since the step of forming the adhesive layer 8 can be omitted, the manufacturing time can be shortened.

【0039】このように本実施例によれば、半導体チッ
プ4の主面側に放熱フィン7を接合したことにより、半
導体チップ4の主面側で発生した熱をその主面側から放
散することができるので、前記第一の実施例の場合より
も放熱性を向上させることが可能となる。
As described above, according to this embodiment, by bonding the radiation fins 7 to the main surface side of the semiconductor chip 4, heat generated on the main surface side of the semiconductor chip 4 can be dissipated from the main surface side. Therefore, it is possible to improve heat dissipation compared to the first embodiment.

【0040】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることはいうまでもない。
Although the invention made by the present inventor has been specifically explained based on examples, the present invention is not limited to the above-mentioned examples, and can be modified in various ways without departing from the gist thereof. Needless to say.

【0041】例えば前記第一実施例においては、半導体
チップの裏面と放熱フィンとを接着剤層により単に接合
した場合について説明したが、これに限定されるもので
はなく、例えば図9に示すように、放熱フィン7の裏面
側に半導体チップ4が入る程度の凹状の溝9を形成し、
その溝9の中に半導体チップ4を埋め込み、半導体チッ
プ4と放熱フィン7とを接着剤層8により接合しても良
い。この場合、半導体チップ4の側面からも熱を放散で
きるので、放熱性をさらに向上させることが可能となる
。また、半導体チップ4を溝9に埋設した分、放熱フィ
ン7を有するTAB方式の半導体集積回路装置1を薄形
化することが可能となる。さらに、封止樹脂を半導体チ
ップ4の主面側のみに被着すれば良いので、封止樹脂の
形成を容易にすることが可能となる。
For example, in the first embodiment, the case where the back surface of the semiconductor chip and the heat dissipation fin are simply bonded using an adhesive layer is described, but the present invention is not limited to this. For example, as shown in FIG. , a concave groove 9 large enough to accommodate the semiconductor chip 4 is formed on the back side of the heat dissipation fin 7;
The semiconductor chip 4 may be embedded in the groove 9, and the semiconductor chip 4 and the radiation fin 7 may be bonded together using the adhesive layer 8. In this case, heat can also be dissipated from the side surfaces of the semiconductor chip 4, making it possible to further improve heat dissipation performance. Further, since the semiconductor chip 4 is buried in the groove 9, the TAB type semiconductor integrated circuit device 1 having the radiation fins 7 can be made thinner. Furthermore, since it is only necessary to apply the sealing resin to the main surface side of the semiconductor chip 4, it is possible to easily form the sealing resin.

【0042】また、前記第二実施例における放熱フィン
脚部の形状は、図5に示した形状に限定されるものでは
なく種々変更可能であり、例えば図10に示すように、
放熱フィン7の脚部7aと羽部7bとの接合軸部7cを
幅広としても良い。この場合、放熱経路の断面積が増大
するので、放熱性をさらに向上させることが可能となる
Furthermore, the shape of the radiation fin leg portion in the second embodiment is not limited to the shape shown in FIG. 5, and can be modified in various ways, for example, as shown in FIG.
The connecting shaft portion 7c between the leg portion 7a and the wing portion 7b of the radiation fin 7 may be made wider. In this case, since the cross-sectional area of the heat radiation path increases, it becomes possible to further improve heat radiation performance.

【0043】また、前記各実施例においては、半導体チ
ップにCMOSが形成されたTAB方式の半導体集積回
路装置に本発明を適用した場合について説明したが、こ
れに限定されるものではなく種々変更可能であり、例え
ば半導体チップにバイポーラトランジスタやバイポーラ
トランジスタとCMOSとの混成回路素子が形成された
TAB方式の半導体集積回路装置に本発明を適用するこ
とも可能である。
Furthermore, in each of the above embodiments, a case has been described in which the present invention is applied to a TAB type semiconductor integrated circuit device in which a CMOS is formed on a semiconductor chip, but the present invention is not limited to this and various modifications can be made. For example, the present invention can be applied to a TAB type semiconductor integrated circuit device in which a bipolar transistor or a bipolar transistor/CMOS hybrid circuit element is formed on a semiconductor chip.

【0044】また、前記各実施例においては、半導体チ
ップにゲートアレイが形成されたTAB方式の半導体集
積回路装置に本発明を適用した場合について説明したが
、これに限定されるものではなく種々変更可能であり、
例えば半導体チップに他の論理回路あるいはDRAM(
Dynamic RAM)やSRAM(Static 
RAM)等の半導体メモリ回路が形成されたTAB方式
の半導体集積回路装置に本発明を適用することも可能で
ある。
Furthermore, in each of the above embodiments, a case has been described in which the present invention is applied to a TAB type semiconductor integrated circuit device in which a gate array is formed on a semiconductor chip, but the present invention is not limited to this and various modifications can be made. It is possible and
For example, a semiconductor chip may contain other logic circuits or DRAM (
Dynamic RAM) and SRAM (Static
It is also possible to apply the present invention to a TAB type semiconductor integrated circuit device in which a semiconductor memory circuit such as RAM) is formed.

【0045】[0045]

【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
下記のとおりである。
[Effects of the Invention] Among the inventions disclosed in this application, the effects obtained by the typical inventions are briefly explained as follows.
It is as follows.

【0046】すなわち、請求項1記載の発明によれば、
放熱手段自体を半導体チップの裏面または主面に接合す
ることにより、放熱経路の熱抵抗を非常に小さくするこ
とができるので、TAB方式の半導体集積回路装置の放
熱性を向上させることが可能となる。
That is, according to the invention described in claim 1,
By bonding the heat dissipation means itself to the back surface or main surface of the semiconductor chip, the thermal resistance of the heat dissipation path can be made extremely small, making it possible to improve the heat dissipation performance of TAB type semiconductor integrated circuit devices. .

【図面の簡単な説明】[Brief explanation of the drawing]

【図1】本発明の一実施例である半導体集積回路装置の
要部断面図である。
FIG. 1 is a sectional view of a main part of a semiconductor integrated circuit device that is an embodiment of the present invention.

【図2】図1の半導体集積回路装置の製造方法を説明す
るための説明図である。
FIG. 2 is an explanatory diagram for explaining a method of manufacturing the semiconductor integrated circuit device of FIG. 1;

【図3】本発明の他の実施例である半導体集積回路装置
の製造方法を説明するための説明図である。
FIG. 3 is an explanatory diagram for explaining a method of manufacturing a semiconductor integrated circuit device according to another embodiment of the present invention.

【図4】本発明の他の実施例である半導体集積回路装置
の製造方法を説明するための説明図である。
FIG. 4 is an explanatory diagram for explaining a method of manufacturing a semiconductor integrated circuit device according to another embodiment of the present invention.

【図5】本発明の他の実施例である半導体集積回路装置
の要部断面図である。
FIG. 5 is a sectional view of a main part of a semiconductor integrated circuit device according to another embodiment of the present invention.

【図6】図5の半導体集積回路装置の製造方法を説明す
るための説明図である。
6 is an explanatory diagram for explaining a method of manufacturing the semiconductor integrated circuit device of FIG. 5; FIG.

【図7】本発明の他の実施例である半導体集積回路装置
の製造方法を説明するための説明図である。
FIG. 7 is an explanatory diagram for explaining a method of manufacturing a semiconductor integrated circuit device according to another embodiment of the present invention.

【図8】本発明の他の実施例である半導体集積回路装置
の製造方法を説明するための説明図である。
FIG. 8 is an explanatory diagram for explaining a method of manufacturing a semiconductor integrated circuit device according to another embodiment of the present invention.

【図9】本発明の他の実施例である半導体集積回路装置
の要部断面図である。
FIG. 9 is a sectional view of a main part of a semiconductor integrated circuit device according to another embodiment of the present invention.

【図10】本発明の他の実施例である半導体集積回路装
置の要部断面図である。
FIG. 10 is a sectional view of a main part of a semiconductor integrated circuit device according to another embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1  半導体集積回路装置 2  テープキャリヤ 3  リード 4  半導体チップ 5  バンプ 6  封止部 7  放熱フィン 7a  脚部 7b  羽部 7c  接合軸部 8  接着剤層 9  溝 1 Semiconductor integrated circuit device 2 Tape carrier 3 Lead 4 Semiconductor chip 5 Bump 6 Sealing part 7 Heat dissipation fins 7a Legs 7b Habe 7c Joint shaft part 8 Adhesive layer 9 groove

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】  テープキャリヤに形成されたリードの
端部にバンプを介して半導体チップを接合してなる半導
体集積回路装置であって、前記半導体チップの主面また
は裏面に放熱手段を接合したことを特徴とする半導体集
積回路装置。
1. A semiconductor integrated circuit device comprising a semiconductor chip bonded to the ends of leads formed on a tape carrier via bumps, wherein a heat dissipation means is bonded to the main surface or back surface of the semiconductor chip. A semiconductor integrated circuit device characterized by:
【請求項2】  前記放熱手段が放熱フィンであること
を特徴とする請求項1記載の半導体集積回路装置。
2. The semiconductor integrated circuit device according to claim 1, wherein the heat radiation means is a radiation fin.
【請求項3】  請求項2記載の半導体集積回路装置を
製造する際、テープキャリヤのリードの端部にバンプを
介して接合された半導体チップの主面または裏面と放熱
フィンとを接着剤によって接合した後、前記半導体チッ
プを封止用樹脂により封止することを特徴とする半導体
集積回路装置の製造方法。
3. When manufacturing the semiconductor integrated circuit device according to claim 2, the main surface or back surface of the semiconductor chip bonded to the ends of the leads of the tape carrier via bumps and the radiation fin are bonded with an adhesive. After that, the semiconductor chip is sealed with a sealing resin.
JP3009900A 1991-01-30 1991-01-30 Semiconductor integrated circuit device and its manufacture Pending JPH04245462A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3009900A JPH04245462A (en) 1991-01-30 1991-01-30 Semiconductor integrated circuit device and its manufacture

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3009900A JPH04245462A (en) 1991-01-30 1991-01-30 Semiconductor integrated circuit device and its manufacture

Publications (1)

Publication Number Publication Date
JPH04245462A true JPH04245462A (en) 1992-09-02

Family

ID=11732992

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3009900A Pending JPH04245462A (en) 1991-01-30 1991-01-30 Semiconductor integrated circuit device and its manufacture

Country Status (1)

Country Link
JP (1) JPH04245462A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0831869A (en) * 1994-05-09 1996-02-02 Nec Corp Semiconductor device, manufacture thereof and mounting inspection method therefor
EP0712159A3 (en) * 1994-11-08 1997-03-26 Oki Electric Ind Co Ltd Structure of resin molded type semiconductor
US5789820A (en) * 1996-02-28 1998-08-04 Nec Corporation Method for manufacturing heat radiating resin-molded semiconductor device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0831869A (en) * 1994-05-09 1996-02-02 Nec Corp Semiconductor device, manufacture thereof and mounting inspection method therefor
EP0712159A3 (en) * 1994-11-08 1997-03-26 Oki Electric Ind Co Ltd Structure of resin molded type semiconductor
US6002181A (en) * 1994-11-08 1999-12-14 Oki Electric Industry Co., Ltd. Structure of resin molded type semiconductor device with embedded thermal dissipator
US5789820A (en) * 1996-02-28 1998-08-04 Nec Corporation Method for manufacturing heat radiating resin-molded semiconductor device

Similar Documents

Publication Publication Date Title
US5972736A (en) Integrated circuit package and method
JP2548350B2 (en) Heat dissipation interconnect tape used for tape self-bonding
US6404049B1 (en) Semiconductor device, manufacturing method thereof and mounting board
US5175612A (en) Heat sink for semiconductor device assembly
KR970005712B1 (en) High heat sink package
US6359334B1 (en) Thermally conductive adhesive tape for semiconductor devices and method using the same
US20060263944A1 (en) System and method for die attach using a backside heat spreader
WO2008082969A1 (en) Thermally enhanced quad flat no leads (qfn) ic package and method
JPS61166051A (en) Resin seal type semiconductor device
JPH0777258B2 (en) Semiconductor device
JP3655338B2 (en) Resin-sealed semiconductor device and manufacturing method thereof
US6440779B1 (en) Semiconductor package based on window pad type of leadframe and method of fabricating the same
JPH02307251A (en) Resin-sealed semiconductor device
JPH04245462A (en) Semiconductor integrated circuit device and its manufacture
JP3570672B2 (en) Semiconductor device
JPS5922349A (en) Semiconductor device
JPS60136348A (en) Semiconductor device
JP2585738B2 (en) Semiconductor storage device
JPH0357248A (en) Resin-sealed semiconductor device according to tape carrier system
JPS6352445A (en) Semiconducotr device
JPH0778918A (en) Semiconductor device
JPH0797616B2 (en) Method for manufacturing semiconductor device
JP3145892B2 (en) Resin-sealed semiconductor device
JP2003007967A (en) Semiconductor device, its manufacturing method and mounting structure
JPH08306849A (en) Heat radiation part member and semiconductor device provided with this heat radiation part member