JPH04245432A - 基板の洗浄方法 - Google Patents

基板の洗浄方法

Info

Publication number
JPH04245432A
JPH04245432A JP1046291A JP1046291A JPH04245432A JP H04245432 A JPH04245432 A JP H04245432A JP 1046291 A JP1046291 A JP 1046291A JP 1046291 A JP1046291 A JP 1046291A JP H04245432 A JPH04245432 A JP H04245432A
Authority
JP
Japan
Prior art keywords
cleaning
cleaning tank
pure water
slit
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP1046291A
Other languages
English (en)
Inventor
Kazutoshi Ota
和俊 太田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP1046291A priority Critical patent/JPH04245432A/ja
Publication of JPH04245432A publication Critical patent/JPH04245432A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Cleaning By Liquid Or Steam (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は基板の洗浄方法に関する
。IC,LSIのような半導体集積回路を始めとし、半
導体レーザなど半導体デバイスの総ては単体半導体ある
いは化合物半導体よりなる単結晶基板を用い、これに写
真蝕刻技術( フォトリソグラフィ),薄膜形成技術,
 不純物注入技術などを用いて製造されている。
【0002】こゝで、写真蝕刻技術はレジストが被覆さ
れている半導体基板( 以下略してウエハ) に予め単
位のデバイスがパターン形成されているレチクルマスク
を用いて紫外線を縮小投影露光することによりレジスト
上に微細パターンを選択露光せしめ、次にウエハを単位
のピッチづつ移動させながら、このような縮小投影露光
を繰り返すことにより、ウエハ上に多数個のデバイスパ
ターンを転写した後に現像し、レジストがポジ型の場合
は露光部が分解して溶けやすくなり、またネガ型の場合
は露光部が架橋重合して溶け難くなるのを利用してレジ
ストパターンを形成している。
【0003】次に、このレジストパターンをマスクとし
てドライエッチング或いはケミカルエッチングを行って
露出部の基板をエッチングすることによりウエハ上に数
多くの微細パターンが形成されている。
【0004】このように写真蝕刻技術は半導体デバイス
形成に多用されているが、現像やケミカルエッチング後
では充分な洗浄が必要である。
【0005】
【従来の技術】半導体デバイスの形成において写真蝕刻
技術はウエハに対して使用されているのは勿論、レチク
ル・マスクの形成にも用いられており、従って現像後に
行う洗浄においてもその大きさに見合った洗浄設備が使
用されている。
【0006】例えば、シリコン(Si)ウエハは径6イ
ンチのものが多く使用されているが、量産工程をとるた
めに処理数が多く、洗浄設備は大型となる。一方、レチ
クル・マスクは5インチ角で厚さが0.09インチ(2
.3mm) 程度の石英ガラスが基板として多く用いら
れ、また個別に作られるために小型ですむ。
【0007】以下、レチクル・マスクを対象として本発
明を説明する。レチクル・マスクは石英ガラス基板上に
800 〜1000Åの厚さにクローム(Cr)の薄膜
を形成し、これに写真蝕刻技術を用いてパターン形成を
行ったもので、洗浄槽としては図2および図3に示すよ
うに一辺が170 〜200 mmの角状構造をとり槽
の底面に複数の振動子1を配置し、また底面または側面
に給水口2を設けたものが使用されている。
【0008】そして、給水口2より純水3を供給し、オ
ーバーフローさせて側溝4より排水する構造をとり、こ
の中にエッチングの終わった基板を浸漬して超音波洗浄
を行っている。
【0009】こゝで、洗浄は純水を均等に衝突させ短時
間に終了させることが必要で、洗浄の終了は純水の電導
度を測定して行っている。例えば、図2または図3の構
造をとり容量が20リットルの洗浄槽に給水口2より純
水を毎分10リットルの流量で供給し、これにエッチン
グ処理の終わったレチクル・マスクを浸漬して超音波洗
浄を行う場合は、供給した純水の比抵抗( 例えば20
MΩ)に戻るのに約20分を要していた。
【0010】この原因について研究したところ、両槽に
おいて純水は矢印5で示す方向に対流しつゝオーバーフ
ローしているが、交叉線で示す位置に淀み6を生じてお
り、これがもとで迅速な純水交換が行われていないこと
が判った。
【0011】
【発明が解決しようとする課題】超音波洗浄においては
被処理基板に均等に超音波を当てゝ洗浄を行うことが必
要であるが、これと共に純水の交換を効率的に行うこと
が必要である。
【0012】然し、洗浄槽の底部に純水の供給口を設け
てオーバフローさせる方法では槽内に被洗浄物の淀みを
生じており、そのために洗浄に時間を要していることが
問題で、この解決が課題である。
【0013】
【課題を解決するための手段】上記の課題は底面に複数
の超音波振動子を配置してある洗浄槽に純水を供給しつ
ゝ被処理基板を浸漬し、この基板に超音波振動を与えて
洗浄を行う洗浄方法において、洗浄槽の一方の対向面に
スリット状ノズルを複数段設け、このノズルを通じて純
水の供給を行うことを特徴として基板の洗浄方法を構成
することにより解決することができる。
【0014】
【作用】本発明は洗浄槽の中に対流による淀みを生ずる
ことなく均等に純水を供給する方法として供給口をスリ
ット状とし、且つ多段に設けるものである。
【0015】図1は本発明に係る洗浄槽の構成を示すも
ので、同図(A)は底面に設けてある振動子1と本発明
に係る純水を供給するスリット形成位置7との関係を示
している。
【0016】また同図(B)はスリット8が形成されて
いる側の側面図で、洗浄槽9の側面の幅に近い長さをも
つスリット8を複数段(この図では三段)作り、下に行
くに従って幅広くなるように構成する。
【0017】このようにして、スリット8の外側より純
水を供給すると、同図(C)の矢印10に示すような流
れとなることから淀みがなくなり、これにより洗浄時間
を短縮することが可能となる。
【0018】
【実施例】洗浄槽の横,縦の内面寸法をそれぞれ200
 mmとして図1の形状をもつ洗浄槽をステンレスを用
いて形成し、スリットの長さは150 mmとし、上段
の幅は1mm ,中段は2mm、また下段は3mmの幅
に形成した。
【0019】また、底面に4個の振動子を装着して発振
機に回路接続した。そして、従来と同様に毎分10リッ
トルの流量で比抵抗が20 MΩの純水を供給して上部
よりオーバフローさせながら、100KHzの周波数で
振動子を発振させ、この状態でレチクル・マスクを浸漬
して超音波洗浄を行った。
【0020】その結果、純水の比抵抗が元の値に復する
のが約2分で済み、これにより洗浄時間の大幅な短縮が
可能となった。
【0021】
【発明の効果】本発明の実施により洗浄槽の中に淀みの
発生をなくすることができ、これにより、洗浄時間の短
縮ができると共に、被処理基板の品質向上も可能となる
【図面の簡単な説明】
【図1】本発明に係るレチクル・マスクの洗浄槽の構成
図である。
【図2】従来の洗浄槽の構成を示す断面図である。
【図3】従来の洗浄槽の構成を示す別の断面図である。
【符号の説明】
2      給水口 3      純水 4      側溝 6      淀み 7      スリット形成位置 8      スリット 9      洗浄槽

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】  底面に複数の超音波振動子を配置して
    ある洗浄槽に純水を供給しつゝ被処理基板を浸漬し、該
    基板に超音波振動を与えて洗浄を行う洗浄方法において
    、該洗浄槽の一方の対向面にスリット状ノズルを複数段
    設け、該ノズルを通じて純水の供給を行うことを特徴と
    する基板の洗浄方法。
  2. 【請求項2】  洗浄槽の対向面に複数段設けられてい
    る前記スリット状ノズルの開口幅が下段に行くに従って
    大きく構成されていることを特徴とする請求項1記載の
    基板の洗浄方法。
JP1046291A 1991-01-31 1991-01-31 基板の洗浄方法 Withdrawn JPH04245432A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1046291A JPH04245432A (ja) 1991-01-31 1991-01-31 基板の洗浄方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1046291A JPH04245432A (ja) 1991-01-31 1991-01-31 基板の洗浄方法

Publications (1)

Publication Number Publication Date
JPH04245432A true JPH04245432A (ja) 1992-09-02

Family

ID=11750803

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1046291A Withdrawn JPH04245432A (ja) 1991-01-31 1991-01-31 基板の洗浄方法

Country Status (1)

Country Link
JP (1) JPH04245432A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6240938B1 (en) 1996-05-29 2001-06-05 Steag Microtech Gmbh Device for treating substrates in a fluid container

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6240938B1 (en) 1996-05-29 2001-06-05 Steag Microtech Gmbh Device for treating substrates in a fluid container

Similar Documents

Publication Publication Date Title
JP4189141B2 (ja) 基板処理装置及びこれを用いた基板処理方法
TWI249196B (en) Developing method, substrate treating method, and substrate treating apparatus
JP3408090B2 (ja) エッチング剤
JP3475314B2 (ja) レジストパターン形成方法
JPH04245432A (ja) 基板の洗浄方法
US5885756A (en) Methods of patterning a semiconductor wafer having an active region and a peripheral region, and patterned wafers formed thereby
KR100698093B1 (ko) 포토레지스트 패턴의 형성방법
JPS5898733A (ja) 現像装置
JP2000150627A (ja) 液塗布装置
JP3817107B2 (ja) 半導体装置の製造装置、液晶表示装置の製造装置、半導体装置の製造方法、液晶表示装置の製造方法
KR100591156B1 (ko) 스핀 코터 및 이를 이용한 반도체 소자의 제조방법
JPS623973B2 (ja)
KR100584498B1 (ko) 포토레지스트 패턴 제거 방법
JPH10153867A (ja) パターン形成方法および装置ならびに半導体集積回路の製造方法、フォトマスクの製造方法
JP2001286833A (ja) 洗浄装置及びカラーフィルタの製造方法
JPH03148110A (ja) 半導体製造装置
JPH08330211A (ja) フォトレジスト現像装置、およびそれを用いた半導体集積回路装置の製造装置、ならびに現像処理方法
JP2004022764A (ja) 基板の処理装置および基板の処理方法
KR100640944B1 (ko) 반도체 제조용 포토 장치 및 방법
JP6057842B2 (ja) 半導体装置の製造方法
KR100250742B1 (ko) 반도체 소자의 미세선 형성방법
JPH11154634A (ja) 半導体装置の製造方法及び製造装置
JPS6241792B2 (ja)
KR100618768B1 (ko) 반도체 소자의 제조 방법
Ashwinikumar et al. Lift-off Process for the Fabrication of Thin Film Metal Lines with Small Line-Width

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19980514