JPH04238429A - 通信制御装置 - Google Patents
通信制御装置Info
- Publication number
- JPH04238429A JPH04238429A JP629791A JP629791A JPH04238429A JP H04238429 A JPH04238429 A JP H04238429A JP 629791 A JP629791 A JP 629791A JP 629791 A JP629791 A JP 629791A JP H04238429 A JPH04238429 A JP H04238429A
- Authority
- JP
- Japan
- Prior art keywords
- signal line
- shift register
- selector
- register
- communication
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004891 communication Methods 0.000 title claims abstract description 38
- 230000005540 biological transmission Effects 0.000 claims abstract description 24
- 238000006243 chemical reaction Methods 0.000 claims abstract description 22
- 230000010365 information processing Effects 0.000 claims description 5
- 230000004075 alteration Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Time-Division Multiplex Systems (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は通信制御装置に関し、特
に情報のデジタル通信回線に対応する通信データを単一
のデジタル通信回線に時分割で多重化して通信回線によ
る情報転送の制御を行う通信制御装置に関する。
に情報のデジタル通信回線に対応する通信データを単一
のデジタル通信回線に時分割で多重化して通信回線によ
る情報転送の制御を行う通信制御装置に関する。
【０００２】
【従来の技術】従来、この種の通信制御装置においては
、複数のデジタル通信回線に対しそれぞれにＰ／Ｓ変換
手段と、Ｐ／Ｓ変換手段のシリアル入出力データを切り
替える手段を備えていた。
、複数のデジタル通信回線に対しそれぞれにＰ／Ｓ変換
手段と、Ｐ／Ｓ変換手段のシリアル入出力データを切り
替える手段を備えていた。
【０００３】
【発明が解決しようとする課題】上述した従来の通信制
御装置は、複数のデジタル通信回線に対しそれぞれにＰ
／Ｓ変換手段を有し、さらにシリアル入出力データを切
り替えて多重化するため、ハードウェア量が大きくなる
という欠点がある。
御装置は、複数のデジタル通信回線に対しそれぞれにＰ
／Ｓ変換手段を有し、さらにシリアル入出力データを切
り替えて多重化するため、ハードウェア量が大きくなる
という欠点がある。
【０００４】
【課題を解決するための手段】本発明の通信制御装置は
、情報処理装置に接続され複数のデジタル通信回線に対
応する通信データを単一のデジタル通信回線に時分割で
多重化して通信回線による情報転送の制御を行う通信制
御装置において、前記通信データのパラレル／シリアル
変換（以下Ｐ／Ｓ変換と称す）を行うＰ／Ｓ変換手段と
、前記通信回線の時分割多重化制御を行う多重化制御手
段とを備え、前記Ｐ／Ｓ変換手段は個々の通信回線チャ
ネルに対応した内部レジスタと、２つの送信シフトレジ
スタと、２つの受信シフトレジスタと、前記多重化制御
手段からの前記通信回路の切替え用の信号に応じて前記
内部レジスタを切り替えると共に前記シフトレジスタを
交互に切り替えて１ビット時間内での入出力シリアルデ
ータの切替えを可能にするチャネル選択手段とを有する
ことを特徴とする。
、情報処理装置に接続され複数のデジタル通信回線に対
応する通信データを単一のデジタル通信回線に時分割で
多重化して通信回線による情報転送の制御を行う通信制
御装置において、前記通信データのパラレル／シリアル
変換（以下Ｐ／Ｓ変換と称す）を行うＰ／Ｓ変換手段と
、前記通信回線の時分割多重化制御を行う多重化制御手
段とを備え、前記Ｐ／Ｓ変換手段は個々の通信回線チャ
ネルに対応した内部レジスタと、２つの送信シフトレジ
スタと、２つの受信シフトレジスタと、前記多重化制御
手段からの前記通信回路の切替え用の信号に応じて前記
内部レジスタを切り替えると共に前記シフトレジスタを
交互に切り替えて１ビット時間内での入出力シリアルデ
ータの切替えを可能にするチャネル選択手段とを有する
ことを特徴とする。
【０００５】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【０００６】図１は本発明の一実施例の通信制御装置の
ブロック図、図２は図１におけるＰ／Ｓ変換手段の一例
のブロック図である。
ブロック図、図２は図１におけるＰ／Ｓ変換手段の一例
のブロック図である。
【０００７】Ｐ／Ｓ変換手段１は信号線１３を介して情
報処理装置に接続され、信号線１１及び信号線１４を介
して多重化制御手段２に接続される。多重化制御手段２
は信号線１２を介してＰ／Ｓ変換手段１へ接続され、信
号線１０を介して通信回線対応装置に接続される。Ｐ／
Ｓ変換手段１は信号線１２からの指示によりチャネルに
対応する内部レジスタ（図２参照）を選択し、情報処理
装置とのパラレルインタフェース及びＰ／Ｓ変換を行い
、またシリアルデータの多重化のために送信シフトレジ
スタ及び受信シフトレジスタ（図２参照）の切り替えを
行い、信号線１１を介してシリアルインタフェースを行
う。多重化制御手段２は信号線１１及び信号線１４を介
してシリアルデータの多重化を行うため多重化制御用の
信号を信号線１２を介してＰ／Ｓ変換手段１へ出力し、
信号線１０を介して通信回線対応装置とのインタフェー
スを行う。
報処理装置に接続され、信号線１１及び信号線１４を介
して多重化制御手段２に接続される。多重化制御手段２
は信号線１２を介してＰ／Ｓ変換手段１へ接続され、信
号線１０を介して通信回線対応装置に接続される。Ｐ／
Ｓ変換手段１は信号線１２からの指示によりチャネルに
対応する内部レジスタ（図２参照）を選択し、情報処理
装置とのパラレルインタフェース及びＰ／Ｓ変換を行い
、またシリアルデータの多重化のために送信シフトレジ
スタ及び受信シフトレジスタ（図２参照）の切り替えを
行い、信号線１１を介してシリアルインタフェースを行
う。多重化制御手段２は信号線１１及び信号線１４を介
してシリアルデータの多重化を行うため多重化制御用の
信号を信号線１２を介してＰ／Ｓ変換手段１へ出力し、
信号線１０を介して通信回線対応装置とのインタフェー
スを行う。
【０００８】図２に示すようにＰ／Ｓ変換手段における
入出力制御回路１７０は信号線１３を介して情報処理装
置に接続され、信号線３００を介してセレクタ２１０に
接続され、信号線３０２を介してセレクタ２１２に接続
され、信号線３０４を介してセクタ１９１に接続され、
信号線３０５を介してセレクタ１９３に接続される。
入出力制御回路１７０は信号線１３を介して情報処理装
置に接続され、信号線３００を介してセレクタ２１０に
接続され、信号線３０２を介してセレクタ２１２に接続
され、信号線３０４を介してセクタ１９１に接続され、
信号線３０５を介してセレクタ１９３に接続される。
【０００９】セレクタ２１０は信号線３５０を介して内
部レジスタ１６０−１に接続され、信号線３５１を介し
て内部レジスタ１６０−ｎに接続される。セレクタ２１
２は信号線３５２を介して内部レジスタ１９０−１に接
続され、信号線３５３を介して内部レジスタ１６０−ｎ
に接続される。セレクタ１８１は信号線３１６を介して
送信シフトレジスタ１００に接続され、信号線３１７を
介して送信シフトレジスタ１０１に接続される。セレク
タ１８３は信号線３１８を介して受信シフトレジスタ１
１０に接続され、信号線３１９を介して受信シフトレジ
スタ１１１に接続される。
部レジスタ１６０−１に接続され、信号線３５１を介し
て内部レジスタ１６０−ｎに接続される。セレクタ２１
２は信号線３５２を介して内部レジスタ１９０−１に接
続され、信号線３５３を介して内部レジスタ１６０−ｎ
に接続される。セレクタ１８１は信号線３１６を介して
送信シフトレジスタ１００に接続され、信号線３１７を
介して送信シフトレジスタ１０１に接続される。セレク
タ１８３は信号線３１８を介して受信シフトレジスタ１
１０に接続され、信号線３１９を介して受信シフトレジ
スタ１１１に接続される。
【００１０】送信シフトレジスタ１００は信号線３２０
を介してセレクタ１８０に接続される。送信シフトレジ
スタ１０１は信号線３２１を介してセレクタ１８０に接
続される。受信シフトレジスタ１１０は信号線３２２を
介してセレクタ１８２に接続される。受信シフトレジス
タ１１１は信号線３２３を介してセレクタ１８２に接続
される。
を介してセレクタ１８０に接続される。送信シフトレジ
スタ１０１は信号線３２１を介してセレクタ１８０に接
続される。受信シフトレジスタ１１０は信号線３２２を
介してセレクタ１８２に接続される。受信シフトレジス
タ１１１は信号線３２３を介してセレクタ１８２に接続
される。
【００１１】セレクタ１８０は信号線１１を介して多重
化制御手段２（図１参照）に接続される。セレクタ１８
２は信号線１１を介して多重化制御手段２（図１参照）
に接続される。セレクタ１９１は信号線３０６−１を介
して内部レジスタ１６０−１に接続され、信号線３０６
−ｎを介して内部レジスタ１６０−ｎに接続される。セ
レクタ１９３は信号線３０８−１を介して内部レジスタ
１６０−１に接続され、信号線３０６−ｎを介して内部
レジスタ１６０−ｎに接続される。
化制御手段２（図１参照）に接続される。セレクタ１８
２は信号線１１を介して多重化制御手段２（図１参照）
に接続される。セレクタ１９１は信号線３０６−１を介
して内部レジスタ１６０−１に接続され、信号線３０６
−ｎを介して内部レジスタ１６０−ｎに接続される。セ
レクタ１９３は信号線３０８−１を介して内部レジスタ
１６０−１に接続され、信号線３０６−ｎを介して内部
レジスタ１６０−ｎに接続される。
【００１２】内部レジスタ１６０−１は信号線３５４を
介してセレクタ２１１に接続され、信号線３５５を介し
てセレクタ２１３に接続され、信号線３１０−１を介し
てセレクタ１９０に接続され、信号線３１３−１を介し
てセレクタ１９２に接続される。内部レジスタ１６０−
ｎは信号線３５７を介してセレクタ２１１に接続され、
信号線３５６を介してセレクタ２１３に接続され、信号
線３１０−ｎを介してセレクタ１９０に接続され、信号
線３１３−ｎを介してセレクタ１９２に接続される。
介してセレクタ２１１に接続され、信号線３５５を介し
てセレクタ２１３に接続され、信号線３１０−１を介し
てセレクタ１９０に接続され、信号線３１３−１を介し
てセレクタ１９２に接続される。内部レジスタ１６０−
ｎは信号線３５７を介してセレクタ２１１に接続され、
信号線３５６を介してセレクタ２１３に接続され、信号
線３１０−ｎを介してセレクタ１９０に接続され、信号
線３１３−ｎを介してセレクタ１９２に接続される。
【００１３】セレクタ２１１は信号線３０１を介してセ
レクタ１８１に接続される。セレクタ２１３は信号線３
０３を介してセレクタ１８３に接続される。セレクタ１
９０は信号線３１１を介して送受信制御レジスタ１３０
に接続される。セレクタ１９２は信号線３１５を介して
送受信制御レジスタ１３０に接続される。
レクタ１８１に接続される。セレクタ２１３は信号線３
０３を介してセレクタ１８３に接続される。セレクタ１
９０は信号線３１１を介して送受信制御レジスタ１３０
に接続される。セレクタ１９２は信号線３１５を介して
送受信制御レジスタ１３０に接続される。
【００１４】送受信制御レジスタ１３０は信号線３２３
を介して送信シフトレジスタ１００，１０１，受信シフ
トレジスタ１１０，１１１に接続される。
を介して送信シフトレジスタ１００，１０１，受信シフ
トレジスタ１１０，１１１に接続される。
【００１５】チャネル選択回路１２０は信号線３２６を
介してセレクタ１８０及びセレクタ１８２に接続され、
信号線３２７を介してセレクタ１９１及びセレクタ１９
３に接続され、信号線１２を介して多重化制御手段２（
図１参照）に接続される。
介してセレクタ１８０及びセレクタ１８２に接続され、
信号線３２７を介してセレクタ１９１及びセレクタ１９
３に接続され、信号線１２を介して多重化制御手段２（
図１参照）に接続される。
【００１６】内部レジスタ１６０−１〜１６０−ｎのそ
れぞれ（例えば内部レジスタ１６０−１）はそれぞれ送
信キャラクタレジスタ１４０，受信キャラクタレジスタ
１５０，コントロールレジスタ１６１，ステータスレジ
スタ１６２，割込みレジスタ１６３を持つ。送信キャラ
クタレジスタ１４０は信号線３５０を介してセレクタ２
１０に接続され、信号線３５４を介してセレクタ２１１
に接続される。受信キャラクタレジスタ１５０は信号線
３５２を介してセレクタ２１２に接続され、信号線３５
５を介してセレクタ２１３に接続される。コントロール
レジスタ１６１は信号線３０６−１を介してセレクタ１
９１に接続され、信号線３１０−１を介してセレクタ１
９０に接続される。ステータスレジスタ１６２及び割込
みレジスタ１６３は信号線３０８−１を介してセレクタ
１９３に接続され、信号線３１３−１を介してセレクタ
１９２に接続される。
れぞれ（例えば内部レジスタ１６０−１）はそれぞれ送
信キャラクタレジスタ１４０，受信キャラクタレジスタ
１５０，コントロールレジスタ１６１，ステータスレジ
スタ１６２，割込みレジスタ１６３を持つ。送信キャラ
クタレジスタ１４０は信号線３５０を介してセレクタ２
１０に接続され、信号線３５４を介してセレクタ２１１
に接続される。受信キャラクタレジスタ１５０は信号線
３５２を介してセレクタ２１２に接続され、信号線３５
５を介してセレクタ２１３に接続される。コントロール
レジスタ１６１は信号線３０６−１を介してセレクタ１
９１に接続され、信号線３１０−１を介してセレクタ１
９０に接続される。ステータスレジスタ１６２及び割込
みレジスタ１６３は信号線３０８−１を介してセレクタ
１９３に接続され、信号線３１３−１を介してセレクタ
１９２に接続される。
【００１７】続いて本実施例の動作について説明する。
【００１８】送信シフトレジスタ１００の値がセレクタ
１８０を介して信号線１１のシリアルデータとして送出
されているとき、次に送出するチャネルのデータをシフ
トレジスタメモリから送信シフトレジスタ１０１にセッ
トする。チャネル選択回路１２０は信号線１１に出力す
るデータのチャネルの変更を信号線１２により検出する
と、セレクタ１８０，１８１を制御して送信シフトレジ
スタ１０１の値を信号線１１に出力し、送信シフトレジ
スタ１００の値をシフトレジスタメモリ２００に記憶し
、さらにセレクタ１９０，１９１，１９２，１９３を制
御して内部レジスタ１６０−１〜１６０−ｎの内の該当
するチャネルを選択する。そして、送信シフトレジスタ
１０１の値がセレクタ１８０を介して信号線１１のシリ
アルデータとして送出されているとき、次に送出するチ
ャネルのデータをシフトレジスタメモリから送信シフト
レジスタ１００にセットする。以後、チャネルの変更毎
に同様の処理を行う。また、送信処理に同期して、受信
シフトレジスタ１１０が、セレクタ１８２を介して信号
線１４のシリアルデータを受信しているとき、次に受信
するチャネルのシフトレジスタの前回の値をシフトレジ
スタメモリから受信シフトレジスタ１１１にセットする
。チャネル選択回路１２０は信号線１４から入力するデ
ータのチャネルの変更を信号線１２により検出すると、
セレクタ１８２，１８３を制御して信号線１４の値を受
信シフトレジスタ１１１に入力し、受信シフトレジスタ
１１０の値をシフトレジスタメモリ２００に記憶する。 そして、受信シフトレジスタ１１１にセレクタ１８０を
介して信号線１４のシリアルデータが受信されていると
き、次に受信するチャネルのシフトレジスタの前回の値
をシフトレジスタメモリから受信シフトレジスタ１１０
にセットする。以後、チャネルの変更毎に同様の処理を
行う。
１８０を介して信号線１１のシリアルデータとして送出
されているとき、次に送出するチャネルのデータをシフ
トレジスタメモリから送信シフトレジスタ１０１にセッ
トする。チャネル選択回路１２０は信号線１１に出力す
るデータのチャネルの変更を信号線１２により検出する
と、セレクタ１８０，１８１を制御して送信シフトレジ
スタ１０１の値を信号線１１に出力し、送信シフトレジ
スタ１００の値をシフトレジスタメモリ２００に記憶し
、さらにセレクタ１９０，１９１，１９２，１９３を制
御して内部レジスタ１６０−１〜１６０−ｎの内の該当
するチャネルを選択する。そして、送信シフトレジスタ
１０１の値がセレクタ１８０を介して信号線１１のシリ
アルデータとして送出されているとき、次に送出するチ
ャネルのデータをシフトレジスタメモリから送信シフト
レジスタ１００にセットする。以後、チャネルの変更毎
に同様の処理を行う。また、送信処理に同期して、受信
シフトレジスタ１１０が、セレクタ１８２を介して信号
線１４のシリアルデータを受信しているとき、次に受信
するチャネルのシフトレジスタの前回の値をシフトレジ
スタメモリから受信シフトレジスタ１１１にセットする
。チャネル選択回路１２０は信号線１４から入力するデ
ータのチャネルの変更を信号線１２により検出すると、
セレクタ１８２，１８３を制御して信号線１４の値を受
信シフトレジスタ１１１に入力し、受信シフトレジスタ
１１０の値をシフトレジスタメモリ２００に記憶する。 そして、受信シフトレジスタ１１１にセレクタ１８０を
介して信号線１４のシリアルデータが受信されていると
き、次に受信するチャネルのシフトレジスタの前回の値
をシフトレジスタメモリから受信シフトレジスタ１１０
にセットする。以後、チャネルの変更毎に同様の処理を
行う。
【００１９】なお、図１及び図２には本発明の特徴を示
すところのみを図示しており、実際に図示していない回
路及び結線が存在する。
すところのみを図示しており、実際に図示していない回
路及び結線が存在する。
【００２０】
【発明の効果】以上説明したように本発明の通信制御装
置は、複数のデジタル通信回線に対して通信回線データ
のＰ／Ｓと多重化を行うＰ／Ｓ変換手段を共有化するこ
とにより、ハードウェア量を軽減できるという効果を有
する。
置は、複数のデジタル通信回線に対して通信回線データ
のＰ／Ｓと多重化を行うＰ／Ｓ変換手段を共有化するこ
とにより、ハードウェア量を軽減できるという効果を有
する。
【図１】本発明の一実施例の通信制御装置のブロック図
である。
である。
【図２】図１におけるＰ／Ｓ変換手段の一例のブロック
図である。
図である。
１ Ｐ／Ｓ変換手段
２ 多重化制御手段
１００，１０１ 送信シフトレジスタ１１０，１
１１ 受信シフトレジスタ１２０ チャネ
ル選択回路 １３０ 送受信制御レジスタ １４０ 送信キャラクタレジスタ１５０
受信キャラクタレジスタ１６０−１〜１６０−ｎ
内部レジスタ（ｎ＝チャネル数） １７０ 入出力制御回路 １８０，１８１，１８２，１８３ シフトレジス
タ切替え用のセレクタ １９０，１９１，１９２，１９３，２１０，２１１，２
１２，２１３ 内部レジスタ切替え用のセレクタ
２００ シフトレジスタメモリ
１１ 受信シフトレジスタ１２０ チャネ
ル選択回路 １３０ 送受信制御レジスタ １４０ 送信キャラクタレジスタ１５０
受信キャラクタレジスタ１６０−１〜１６０−ｎ
内部レジスタ（ｎ＝チャネル数） １７０ 入出力制御回路 １８０，１８１，１８２，１８３ シフトレジス
タ切替え用のセレクタ １９０，１９１，１９２，１９３，２１０，２１１，２
１２，２１３ 内部レジスタ切替え用のセレクタ
２００ シフトレジスタメモリ
Claims (1)
- 【請求項１】 情報処理装置に接続され複数のデジタ
ル通信回線に対応する通信データを単一のデジタル通信
回線に時分割で多重化して通信回線による情報転送の制
御を行う通信制御装置において、前記通信データのパラ
レル／シリアル変換（以下Ｐ／Ｓ変換と称す）を行うＰ
／Ｓ変換手段と、前記通信回線の時分割多重化制御を行
う多重化制御手段とを備え、前記Ｐ／Ｓ変換手段は個々
の通信回線チャネルに対応した内部レジスタと、２つの
送信シフトレジスタと、２つの受信シフトレジスタと、
前記多重化制御手段からの前記通信回路の切替え用の信
号に応じて前記内部レジスタを切り替えると共に前記シ
フトレジスタを交互に切り替えて１ビット時間内での入
出力シリアルデータの切替えを可能にするチャネル選択
手段とを有することを特徴とする通信制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP629791A JPH04238429A (ja) | 1991-01-23 | 1991-01-23 | 通信制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP629791A JPH04238429A (ja) | 1991-01-23 | 1991-01-23 | 通信制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04238429A true JPH04238429A (ja) | 1992-08-26 |
Family
ID=11634440
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP629791A Pending JPH04238429A (ja) | 1991-01-23 | 1991-01-23 | 通信制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04238429A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006303915A (ja) * | 2005-04-20 | 2006-11-02 | Ricoh Co Ltd | 半導体装置，画像読取装置および複写装置 |
-
1991
- 1991-01-23 JP JP629791A patent/JPH04238429A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006303915A (ja) * | 2005-04-20 | 2006-11-02 | Ricoh Co Ltd | 半導体装置，画像読取装置および複写装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4893305A (en) | Inband dynamic port allocation | |
| US6064670A (en) | Matrix for switching between two multiplex groups | |
| EP0485593B1 (en) | Data multiplexer with simultaneous multiple channel capability | |
| US7106760B1 (en) | Channel bonding in SHDSL systems | |
| US7047350B2 (en) | Data processing system having a serial data controller | |
| EP0126484B1 (en) | Time switch in a time division switching network | |
| JPH04238429A (ja) | 通信制御装置 | |
| JPH04287494A (ja) | 時分割スイッチ及びかかるスイッチを構成する接続モジュール | |
| JPS61280145A (ja) | デ−タ交換接続方式 | |
| KR100231818B1 (ko) | 입력 데이타 신호 선택 스위치 장치 | |
| JP2626487B2 (ja) | 伝送装置 | |
| JP2613971B2 (ja) | シリアル転送方式 | |
| KR100202991B1 (ko) | 전전자 교환기의 타임 슬롯 스위치와 디바이스간 정합 장치의 이중화 회로 | |
| JP3202691B2 (ja) | Ｉｓｄｎインタフェース制御用ｌｓｉ | |
| JP2507958B2 (ja) | 時分割スイッチ構成方式 | |
| JPH0983478A (ja) | デジタル通信用多重化装置 | |
| KR950006602B1 (ko) | 동기식 에드-드롭 전송장치 | |
| JP2944490B2 (ja) | 時分割多重化装置のタイムスロット割り付方式 | |
| JPH06169484A (ja) | 無瞬断チャネル切り替え方式 | |
| JPH0777391B2 (ja) | 速度可変端末インタフェース回路 | |
| JPH02271743A (ja) | データ通信方式 | |
| JP2001057689A (ja) | 有線と無線が混在した多方向時分割多重通信システム | |
| JPH0687570B2 (ja) | デ−タ回線終端装置の試験折返し制御回路 | |
| JPH0728313B2 (ja) | 全二重伝送制御方式 | |
| JPH01198845A (ja) | チャネル速度変更方式 |