JPH0423577A - 固体撮像装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 【産業上の利用分野】

本発明は、固体撮像素子、特にＣＣＤを用いた撮像装置
の駆動方法および信号読みだし処理回路に関するもので
ある。 ［従来の技術１ 近年、家庭用ビデオカメラに多用されている撮像素子に
ＣＣＤ型撮像素子がある。ＣＣＤ撮像素子は第２図（ａ
）に示すように、順次信号電荷をＣＣＤによって転送し
、出力部まで導いてくる。 第２図のＣＣＤでは、インターライン型のＣＣＤを示し
ているが、基本的には垂直ＣＣＤ２１、水平ＣＣＤ２２
およびフォトダイオード部２３、信号電荷を電圧に変換
する信号検出部２４から構成されている。垂直ＣＣＤ２
１、水平ＣＣＤ２２は通常２相〜四相のパルスによって
駆動される。 次世代のテレビジョン方式として、現行テレビに比べ、
より高精細な画像を提供できるＨＤＴＶ（Ｈｉｇｈ　Ｄ
ｅｆｉｎｉｔｉｏｎ　Ｔｅ１ｅｖｉｓｉｏｎ）の研究が
さかんに行われている。ＨＤＴＶ方式では、画素数が現
行方式に比べ、水平、垂直方向とも、２倍以上に増大し
ている。ちなみにＮＨＫが推進しているＨＤＴＶのスタ
ジオ規格では、有効画素数が水平１９２０Ｘ垂直１０３
５となっている。ＨＤＴＶ用撮像素子の水平クロック周
波数は、現行のＮＴＳＣ方式が１０〜１４−ＭＨｚであ
るのに比べ、垂直周波数が３３．７５ＫＨｚと約２倍と
なるため、約５〜７倍の７４．２５ＭＨｚにもなってし
まう。 ＨＤＴＶ用の撮像素子としてＣＯＤが主に研究されてい
るが、水平のクロック周波数がこのように高くなると、
次に示す問題が生じてくる。 すなわち、水平ＣＣＤを駆動する条件としての問題は、
水平ＣＣＤの駆動電極総容量は数十〜数百ピコファラド
と通常のＮＴＳＣ方式用素子と変わらないにもかかわら
ず、駆動周波数は、５〜７倍に高速化する必要がある。 ちなみに駆動波形の立上り時間を次の条件で概算してみ
る。 水平ＣＣＤの駆動容量：　１００ｐＦ 駆動周波数：１０．３Ｍ七（ＮＴ　Ｓ　Ｃ）：　７４．
２５Ｍ）（ｚ　（Ｉ−（ＤＴＶ）今、駆動波形の形状を
第２図（ｂ）に示すように、最悪でも波形の立上り、平
坦部、立ち下がり部がほぼ同一時間（ｔｏ）とれること
を仮定すると、ＮＴＳＣの場合は、 ９３．１２ｎＳ÷４＝２３．２８ｎＳ ＨＤＴＶでは、 １３．４７ｎＳ÷４＝３．３７ｎＳ となる。立」ニリの時定数を３でと見積り、容量１ｏｏ
ｐＦで計算すると、クロックトライバの出力インピーダ
ンスは、ＮＴＳＣで７０Ω前後、ＨＤＴＶでは、１０Ω
もの低インピーダンスを数百ＭＨｚもの広い帯域で実現
しなければならない。この条件を満足することは、現状
では非常に困難なことである。 そこで、第３図に示すように水平ＣＣＤを２本設け、信
号を１画素毎に第１のＣＣＤ２２’　と第２のＣＣＤ２
２”へ交互に読み込み、水平の転送周波数の低速化（Ｈ
Ｄ　Ｔ　Ｖの場合、３７．１２５Ｍ　Ｈｚ　）を図って
いる。この方式では、別々の信号検出部２４’、２４”
から出力された信号を外部回路で順番どおりに合成する
ことが必要である。 −船釣にＣＣＤ撮像素子では、素子出力信号を、まず低
雑音化の目的で相関二重サンプリング回路（Ｃｏｒｒｅ
ｌａｔｅｄ　Ｄｏｕｂｌｅ　Ｓａｍｐｌｊ、ｎｇ、以下
ＣＤＳ回路と記す）処理を行う。 まず、ＣＤＳ回路について簡単に説明する。 ＣＤＳ回路は、素子の検出回路で発生するランダム雑音
源のうちリセット雑音と１／ｆ雑音（ここでは詳述せず
）を低減する事ができる。一般には、クランプ回路とサ
ンプルホールド回路から構成されている。 第４図に２行の水平ＣＣＤを備えた撮像素子の場合のＣ
ＤＳ回路の一例を示す。第４図（ｂ）のタイミング波形
図にあるように、撮像素子からは１画素毎に交互に信号
が得られる。（位相が］８０°反転）。よって第４図（
ｃ）に示すように１８０°位相のずれたパルスでそれぞ
れの出力信号をクランプ回路４１．４２でクランプし、
リセット雑音を抑圧する。次にこの信号をハイインピー
ダンスバッファ回路で受けたのち、スイッチＳ１、Ｓ２
とコンデンサＣ１ｌで構成するサンプルホールド回路４
３で交互にサンプリングを行い（第４図（ｄ））、２出
力を混合して等測的に２倍のサンプル周波数の信号へ変
換する（第４図（Ｃ））。 ２行読み出し方式の各信号出力の周波数スペクトラムを
考える。第５図にこれを示す。第５図（ａ）は出力１の
、（ｂ）は出力２の周波数スペクトラムを示している。 （ｂ）で負方向にスペクトラムを記述したのは、出力１
に対しこの成分が逆相であることを表わしている。出力
１と出力２を合成したときのスペクトラムを（ｃ）に示
すが、クロック周波数ｆｃｐの側波帯成分は互いに相殺
し、原理的には２ｆｃｐで処理したのと等価となる。 しかし、２行読み出し方式はナイキスト周波数とクロッ
ク周波数が同一となるため、必要な出力信号帯域はクロ
ック周波数ぎりぎりまで使用しなければならない。さら
に、ＣＣＤの出力信号には、通常はクロック周波数成分
がウェル等を介して漏洩してくる。このためクロックの
飛込み状態が各チャンネルで異なる場合には、信号を合
成したのちにもクロック成分がキャンセルされずに残る
という問題が発生する（第５図（Ｑ）中にしめず）。 また、２行読みだし方式では、撮像素子の２出力を外部
回路（ＣＤＳ回路等）で合成するまでの処理状態が何ら
か異なれば、同様の問題が発生する。 この状態ではクロック成分は画面上に縦縞となって現わ
れ、大変画質を損なう。

【発明が解決しようとする課題】

従来、この対策として必要帯域を確保したうえでクロッ
ク成分を除去するためには、非常に急峻なフィルタ処理
を行っていた。これにはフィルタ次数の高いフィルタや
トラップを用いることになるが、これらのフィルタ処理
は位相特性が悪く、信号波形に過度のリンギングを生ず
ることになり、これもまた画質を大幅に劣化させる要因
になっていた。実用的に考えると、この成分を実用上問
題ない程度に減衰するためには、比較的低い周波数より
なだらかに減衰をするようにフィルタを設計しなければ
ならない。この場合、実質的な解像度が低下することに
なり、高解像度を必要とするＩ（ＤＴＶ用撮像装置では
特に大きな問題となる。 【課題を解決するための手段］ そこで、本発明では、この複数本の水平ＣＣＤの構造と
信号読みだし方法および信号処理を工夫し、前記した問
題点を解決する手段を提供するものである。信号処理と
して使用する機能はメモリによる時間軸変換処理である
。 近年、メモリは大容量・高速化が実現されると同時に価
格も安価になり、ビデオ領域でも大量に使用されるよう
になってきた。 本発明ではＴＶフォーマットとセンサの画素数から決ま
る走査手順と異なった方法で読みだし、メモリ上で変換
することにより、クロック周波数を水平ＣＣＤを一本用
いる場合と実質的に同じとする。 すなわち複数の信号出力線をもち、その出力線から撮像
エリア中の異なった位置の画素信号情報を、同時にかつ
別々に読みだすことが可能な固体撮像素子を使用し、前
記固体撮像素子から、その素子の画素数とＴＶフォーマ
ットから決定される読みだし周波数と異なる周波数で複
数の画素情報を同時に読みだすこと、また前記複数の画
素情報を一つもしくは複数の記憶装置に書き込むこと、
さらに前記−つもしくは複数の記憶装置からＴＶフォー
マットに適合するように読みだす。 ［作用１ 本発明を用いると、水平ＣＣＤは、同一水平走査線の全
画素を連続して読みだすことができるので、クロック周
波数成分をナイキス１へ周波数外とする事が可能となり
、前記の問題点を解決することができる。 ［実施例］ 第１図に本発明に用いる撮像素子の構成の一実施例を示
す。従来の素子構成と異なる点は、垂直ＣＣＤの本数と
同じ数のパケットを持つ水平ＣＣＤを複数本設けた点で
ある（第１図では２本の例を示す）。 通常、インターライン型ＣＯＤでは、水平ブランキング
期間に一ラインづつ垂直ＣＣＤをシフ１〜してゆくが、
本発明の素子構造では、複数本分設けたＣＣＤの数だけ
水平ブランキング期間に垂直ＣＣＤを転送する。第１図
では、２水平走査線づ、−；ｆｔ　一 つ転送された電荷のうち、はじめの水平走査線の信号電
荷は、−本口のＣＣＤ１２’　を乗り越えて２本目のＣ
ＧＤＩ２”へ送られる。２本目の水平走査線の信号電荷
は水平ＣＧＤＩ２’　に送られる。 この動作が終了した後、２本の水平ＣＣＤ１２’１２″
を同時しこ転送を開始させる。 」１記本発明の構成において従来例と異なる点は、２水
平走査線分の信号、すなわち２倍の画素を同時に読みだ
すことになる。つまり、出力端子１．２からは、撮像素
子の水平画素数に対応した信号電荷が順次出力される。 水平ＣＯＤを従来例と同様のクロック周波数（３７、１
２５ＭＨｚ）で駆動すると、当然のことなから１水平走
査線の信号をすべて読みだすのには水平走査周期の２倍
の時間が必要になる。このままではテレビジョン信号の
規格に合致しないことになる。しかし、従来の駆動方法
が２本のＣＣＤから信号電荷を交互に読みだし、等価的
に１水平走査線の全画素を走査していたのしこ比べ、本
発明では、２水平走査線の信号が複数出力端子１．２か
ら、同時に得られるので、各画素を走査する時間は、等
価的に同一である。 このことは、本発明の信号読みだし方法でも、テレビジ
ョン方式の規格に信号を過不足なく変換できることを意
味している。 次に、この信号変換方法について、第６図を用いて詳細
に説明する。 固体撮像素子６１からは、前述したように信号出力端子
ｏｕｔｌ、ｏｕｔ２より同時に得られる。 固体撮像素子６１には、クロックパルス発生器（同期信
号発生器も含む）６２より、水平方向の画素数を２倍の
水平走査周期で走査するクロック周波数（３７，１２５
ＭＨｚ）が供給されている。 信号出力Ｓｏｌ、Ｓａ２は、スイッチ回路６３でフィー
ルド周波数毎に切り換えられ、メモリ回路６４．６５．
６６．６７へ加えられている。 メモリ６４．６５には第ｎフィールドの信号を書き込み
、第ｎ＋１フィールドの信号はメモリ６６．６７に書き
込む。メモリ６４．６５．６６．６７は、メモリアドレ
ス発生回路６８で作られたアドレス信号によって動作す
る。アドレス発生回路６８は同期信号発生回路６２から
同期パルスをもらい、同期して動作する必要があること
は説明の必要がなかろう。 メモリ６４．６５とメモリ６６．６７はフィールド毎に
書き込みと読みだしを交互に行なっている。第６図の実
施例では、メモリ６４．６５が書き込み状態であり、メ
モリ６６．６７は読み出し状態となっている。メモリ６
６．６７には水平走査周期ごとに別々に分かれて書き込
まれているので読みだし時には、スイッチ回路Ｓ４（次
フィールドではＳ３）で読みだされた信号を水平走査周
期ごとに交互に切り換えながら合成する必要がある。 第７図にこの動作のパルスタイミングチャートを示す。 ＶＤは垂直同期信号を表わし、ＨＤは水平同期信号を表
わしている。Ｓａはスイッチ回路６３内のスイッチを駆
動するパルスを示している。ｓｂ、ＳｃはスイッチＳ３
、Ｓ４を駆動するパルスを示しており、フィールド毎に
どこにも接続されない状態（第６図では、点線で表示）
と上水平周期毎に切り替わる状態を繰り返す。Ａ１．Ａ
２．Ａ３゜Ａ４は、メモリ６４．６５．６６．６７に加
えられるアドレスの様子を模式的に表したものである。 Ａｌ、Ａ２はメモリ６４．６５に対応しており、Ａ３．
Ａ４はメモリ６６．６７に対応している。 第６図では、メモリ６４．６５は書き込み状態であり、
アドレスの周期は撮像素子のクロックレートと当然同一
である。この時、メモリ６６．６７にはクロックレー１
〜の２倍の周期でアドレスが加えられており（Ａ３．Ａ
４）　、１走査周期毎とにメモリ６６．６７から標準テ
レビジョン信号のレートで信号が読みだされている。ま
た、メモリ６６．６７には、第７図に示すように、上水
平走査期間毎に交互にアドレス信号が加えられるため、
第６図に示すスイッチＳ４（次フィールドではＳ３）を
切り替えることによりテレビフォーマツｌ〜に即した信
号が連続的に得られる。 以上、述べたように、メモリを用いて時間軸変換を行う
と、微小な信号電荷を扱う固体撮像素子部では、上水平
走査期間に対応した画素を２行に分けることなく連続し
て読みだすため、ナイキスト周波数位置にクロック周波
数成分が存在することがなく、前記した問題点を原理的
に引き起こすことがない。本発明では、メモリで時間軸
変換をする際には、読み出し周波数と書き込み周波数の
関係が、前記した問題点を持つと危惧する向きもあるが
、実際には、メモリ部での処理はディジタル処理となる
こと、かつ信号はすでに十分増幅されているため、この
問題に対する対策は非常に容易である。 前記したように、従来例のＣＣＤの読み出し方法では、
映像信号が１画素毎に異なった信号出力端子から得る事
になるので、出力回路の直流分のバラツキ（ＤＣオフセ
ット）はクロック周波数成分（ナイキスト周波数）に変
換されてしまい、実質的な信号帯域を制限しなければな
らない。これに比べ、本発明では各出力回路から連続的
に信号を得るため、出力回路の直流分のバラツキはただ
そのまま直流分（信号の黒レベル）のバラツキとなるだ
けである。これは上水平走査周期毎に直流分が変化する
ので画面に横縞となって現われるが、周波数的には、水
平走査周波数成分である。テレビジョン信号には、水平
、垂直周期毎に、ブランキング期間が設けられているの
で、この期間を直流固定することで簡単にこの成分を除
去することができる。 第８図（ａ）に、対策回路の一実施例を記載する。 撮像素子の信号出力Ｓｏｌ、５０２（ここでは前記した
ＣＤＳ処理を施した後の信号を意味する）はまず、クラ
ンプ回路８１．８２で直流固定をされるが、出力Ｓｏｌ
は適当な基準直流電圧Ｖｆにクランプする。一方、信号
出力Ｓｏ２は差動アンプ８３の出力電位にクランプする
ように構成する。 クランプ回路８１．８２の処理出力は、Ａ／Ｄコンバー
タ８４．８５でディジタル信号Ｄｏｌ、Ｄｏ２に変換す
る６デイジタル信号Ｄｏｌ、Ｄｏ２は、スイッチ回路６
３に加えられる。Ｄｏ２はＤ／Ａコンバータ８６に接続
されている。Ｄ／Ａコンバータ８６の出力は、スイッチ
Ｓ５とホールドコンデンサＣ１で構成するサンプルホー
ルド回路につながっている。各サンプルホールド出力は
、差動アンプ８３の入力へ加える。 サンプルホールド回路のスイッチＳ５は第９図の撮像素
子上に設けた光遮蔽領域（斜線部分）をクランプする。 すなわち、第８図（ｂ）に示すように信号の水平ブラン
キング期間のうちオプチカルブラックの期間をサンプリ
ングするパルス（ｃ）で動作するようになす。クランプ
回路８１．８２も当然のことながら、第８図（ｃ）のパ
ルスで動作させる。第８図（ａ）の回路は２倍号（Ｓ　
ｏ　１．５ｏ２）の黒レベル（オプチカルブラックレベ
ルの差が常にゼロとなるように働くフィードバックルー
プを構成している。この補正回路を用いることにより、
簡単に各信号間の直流分のバラツキを改善する事ができ
る。 第８図の例では水平走査周期の直流固定によって補正す
る方法について述べたが、この方法は、水平周期に限ら
ず垂直周期で行っても良い。 また、第８図では、ディジタル変換出力を用（１て補正
する例を示したが、ディジタル変換する前の信号、すな
わちクランプ回路８２の出力信号力）ら直接サンプルホ
ールド回路のスイッチＳ５へ加えても良いことは容易に
理解できよう。 第１０図（ａ）に、発明の趣旨は上記実施例とまったく
同一であるが、異なった回路構成の別の実施例を示す。 撮像素子ＣＣＤ６１からの出力信号Ｓｏｌ、ＳＯ２は第
１０図（ｂ）に示すように前述した相関二重サンプリン
グ回路（ＣＤＳ回路）によってサンプルホールドされた
形で得られるのが普通である（第１０図中には省略しで
ある）。本発明で【ま、複数の出力端子より、同時に、
すなわち同一位相で信号が出力される。第１０図（ａ）
では、２出力のうち、一方の出力信号を遅延回路もしく
（よラッチ回路１０１で信号位相を１８ｏ°シフ１〜す
る（このシフ１〜量は必ずしも１８０°である必要３土
ない）。 この信号をスイッチＳ７によって、撮像素子の１画素を
走査する周波数の２倍のスピードで切り替える。スイッ
チＳ７の出力は、同様に２倍のスピードでディジタル変
換が可能なＡ／Ｄコンバータ１０２に加えられる。第１
０図（ｄ）にその変換タイミングを示す。Ａ／Ｄコンバ
ータ１０２の出力は、フィールドごとに切り替わるスイ
ッチＳ８を経てメモリ１０３．１０４に入力する。メモ
リ１０３には、アドレスジェネレータ１０５から、１画
素周期（ここではクロック周波数の２倍のスピード）毎
に第１０図（ｂ）、　（ｃ）■、■、■、■・・・の順
番に読み込むように、第８図（ａ）中に示す走査線１．
ｎ＋１上の各画素位置に対応したアドレスをメモリ１０
３に供給する。このような構成によっても、第６図と同
様な動作を行うことができる。メモリ１０４は、メモリ
１０３が書き込み動作をしているとき、標準のテレビジ
ョン信号レートで読みだしを行っているのは、第６図の
実施例と同様である。 この第１０図の実施例でも２出力の直流分のバラツキを
補正する必要があるのも同様であるが、第８図に示した
方法と同一思想で補正が実現できることが明白であるた
め、説明は割愛する６以上、述べたように本発明の実施
例は、撮像素子出力が２本ある場合を中心に説明したが
、さらに多出力を持つような構成（例えば３本、４本・
・）としてもまったく同様の思想で実現できることは説
明の必要がなかろう。また、本発明では撮像素子として
ＣＣＤを例にとって説明したが、撮像素子は本発明の条
件を満たす読みだし方法が可能であればＸ−Ｙアドレス
方式のＭＯＳ型、各画素に増幅機能を持つ撮像素子等以
下なる種類でも良し）ことは自明である。 ［発明の効果］ 以上、本発明を用いれば、従来の読み出し方法の欠点で
あるナイキスト周波数に存在するクロック周波数成分を
無くすことができ、広帯域化が達成できるばかりでなく
、リンギング等も生じにくいので高画質化も実現できる
。

【図面の簡単な説明】

第１図は本発明に用いる固体撮像素子の構成を示す平面
図、第２図は従来例のＣ０Ｄ（インターライン型）撮像
素子の構成を示す平面図および信号波形図、第３図は従
来のＨＤ用ＣＣＤの撮像素子の構成を示す平面図、第４
図はＨＤ用ＣＤＳ回路のブロック図および波形タイミン
グ図、第５図は従来方法の素子出力の周波数スペクトラ
ムの説明図、第６図は本発明に用いる信号処理回路のブ
ロック図、第７図は第６図の回路におけるタイミング波
形図、第８図は黒レベル補正回路のブロック図とタイミ
ング波形図、第９図は撮像素子上のオプチカルブラック
配置の一例を示す平面図、第１０図は本発明の別実施例
の信号処理回路を示すブロック図およびその波形タイミ
ング図である。 符号の説明 １２″、１２”・・・水平転送用ＣＣＤ、２１・・・垂
直ＣＣＤ、２３・・・ホトダイオード、６２・・同期信
号発生器および駆動回路、６３．８３〜Ｓ８・・スイッ
チ回路、 ６４〜６７．１０３〜１０４・・画像メモリ、８】、８
２・クランプ回路、 ８３・ 差動増幅器、 ８４． ８５、 ・Ａ／Ｄコンバータ、 ８６・Ｄ／Ａコンバータ、

Claims (1)

1. 【特許請求の範囲】 １、複数の信号出力線をもち、その出力線から撮像エリ
   ア中の異なった位置の画素信号情報を、同時にかつ別々
   に読みだすことが可能な固体撮像素子を使用し、前記固
   体撮像素子から、その素子の画素数とＴＶフォーマット
   から決定される読みだし周波数と異なる周波数で複数の
   画素情報を同時に読みだすこと、また前記複数の画素情
   報を一つもしくは複数の記憶装置に書き込むこと、さら
   に前記一つもしくは複数の記憶装置からＴＶフォーマッ
   トに適合するように読みだすことを特徴とした固体撮像
   装置。 ２、各水平走査線上の連続する画素信号を、複数の対応
   する信号出力線から連続して読みだす周波数は、前記撮
   像素子の水平画素数とＴＶフォーマットから決定される
   読みだし周波数の複数信号線数分の一であることを特徴
   とする請求項１記載の固体撮像装置。 ３、固体撮像素子は、複数の水平読みだし用ＣＣＤを備
   えるＣＣＤ型撮像素子であり、複数の水平走査線の画素
   情報を、各々別個に収容できる複数の水平読みだしＣＣ
   Ｄへ転送し、前記複数の水平読みだしＣＣＤを同時に読
   みだすことを特徴とする請求項１記載の固体撮像装置。 ４、出力信号を一つもしくは複数の記憶装置に書き込む
   、もしくは読みだす際に、複数の信号出力の各直流成分
   が異なる場合、各信号出力の基準黒レベル部のうち、一
   つを基準として他の残りの信号出力中の黒レベルとの差
   が極小となるように補正する機能を有する事を特徴とす
   る請求項１記載の固体撮像装置。 ５、上記補正機能として、撮像素子のオプチカルブラッ
   ク部をクランプする複数のクランプ回路と、クランプ後
   の複数信号のオプチカルブラック部を再びサンプルホー
   ルドする回路と、サンプルホールド回路出力の差をとる
   差動増幅器とから構成され、差動増幅器の出力を前記し
   たクランプ回路のうち、基準電圧にクランプするクラン
   プ回路以外のクランプ回路のリフアレンス電圧として帰
   還する補正回路を備えたことを特徴とする請求項４記載
   の固体撮像装置。 ６、複数の信号出力を記憶装置に書き込む際に、複数信
   号出力のうち、基準とした信号以外の信号を遅延する手
   段と、前記基準とした信号と他の遅延した信号を、撮像
   素子から信号を読みだした周波数よりも高速に切り替え
   る手段と、順次一つもしくは複数の記憶装置に書き込む
   手段と、前記記憶装置からＴＶフォーマットに適合する
   よう読みだす事を特徴とする請求項１記載の固体撮像装
   置。 ７、前記記憶装置に書き込む周波数は、前記撮像素子の
   画素数とＴＶフォーマットから決定される周波数である
   ことを特徴とする請求項６記載の固体撮像装置。