JPH0423444A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0423444A
JPH0423444A JP12674190A JP12674190A JPH0423444A JP H0423444 A JPH0423444 A JP H0423444A JP 12674190 A JP12674190 A JP 12674190A JP 12674190 A JP12674190 A JP 12674190A JP H0423444 A JPH0423444 A JP H0423444A
Authority
JP
Japan
Prior art keywords
semiconductor
layer
contact
resistance
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12674190A
Other languages
English (en)
Inventor
Patrick Rabinzon
ラビンゾン・パトリック
Toshiyuki Usagawa
利幸 宇佐川
Masaru Miyazaki
勝 宮崎
Masayoshi Kobayashi
正義 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Koninklijke Philips NV
Original Assignee
Hitachi Ltd
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Philips Gloeilampenfabrieken NV filed Critical Hitachi Ltd
Priority to JP12674190A priority Critical patent/JPH0423444A/ja
Publication of JPH0423444A publication Critical patent/JPH0423444A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置および集積回路、より詳細C従来の
技術〕 半導体装置および集積回路においては、金属と半導体間
のオーミック接点が該装置を外界と接続する手段となる
。オーミック接点は非注入性であり、線形I−V特性を
示すが、実用面でのオーミツク接点の最も重要な特性は
、接触抵抗を装置の抵抗に関して微小なものにしなけれ
ばならない点にある。そのため、金属と半導体間のオー
ミックることで有効に確認することができる。平面面積
Aを有し、電流が接触および該接触の下の半導体を垂直
方向に流れるように構成されているオーミック接点の接
触抵抗は(0)R6=Oc/Aと表される。従って接触
抵抗を測定することによって。
接触の品質および実際の輸送機構を反映する比接触抵抗
を決定することができる。比接触抵抗を決定することは
金属・半導体間のオーミック系の分析、ひいとはその品
質改善を実現する上で非常に重要である。平面構造を要
求される半導体装置および集積回路に関してその必要性
が特に認められている。この場合、水平オーミック接触
、すなわち電流が接点を垂直に流れると共に接点に近い
半導体内を水平に流れる接触の製造が便利である。
装置の動作に関する限り、ソリッ1−・ステート・エレ
ン1−ロニクス、第15巻、第145頁から第1−58
頁(1972年)  (H,H,Berger、 5o
ljdState Electronj、cs、 vo
l、15. pp、]、45−158 (1972))
によって縦形接触と横形接触は明確に区別されていた。
平面形装置へのオーミック接触の比接触抵抗の測定は、
特定の試験構造の助けを借りて行なっているのが実状で
ある。この試験構造は、装置および集積回路の層に付加
して同時に製造される。
この試験構造が工程検査の働きをし、その測定値が工程
規格として使用される。多くの試験構造が考えられるが
、何れも同じ原理によるものである。
これについて明らかにするため、例えば第1図に示した
所謂伝送線路法について見てみよう。この構造は、半導
体層(11)と金属層(12)によって形成される2つ
のオーミック接点を含んで成る平面形半導体抵抗器であ
る。半導体層はその純抵抗ρSによって特徴づけられ、
金属・半導体間抵抗はその比接触抵抗によって特徴づけ
られる。
ダイジェス1−・オン・テクニカル・ペーパー・ア=4
− イ・ニス・ニス・シー・シー 1.969 年、第16
9頁(Berger Digest of Techn
jcal PapersISSCC1969p、169
)並びにソリッド・ステート・エレクトロニクス、第1
2巻、第879頁(1969年)  (Murmann
 and lljdmann、 5olidState
 Electronics、 vol、’12. p、
879 (1969))によって開発された所謂「伝送
線路モデル」では2つのオーミック接点間で測定される
抵抗を(1)R(L)=ps    +2RCと説明し
ている。この時りとWはそれぞれ金属パッド(12)間
の半導体層の長さと幅である。さらに各金属・半導体間
接触と接触抵抗を、RC=−jρCρ5(2)としてい
る。この式の有効性については前出の文献に記載されて
いる他、ソリッド・ステート・エレクトロニクス、第2
5巻、第91頁(1,982年) (Marlou a
nd Das、 So]id 5tate Elect
ronjcs。
vo]、25. p、91 (1982))でさらに詳
しく説明されでいる。その構造の単純さから、結果的に
有効TL Mパターンが生まれた。普通、第1図のよう
に抵抗器の数が少ない場合は長さLを変えて製造される
ため、測定抵抗はLに対してプロットされる。
方程式(1)によると、このプロットの勾配によって半
導体層の純抵抗ρ5が決定される。次に原点2Rcの縦
座標と方程式(2)を用いて金属・半導体間の比接触抵
抗ρ3が決定される。
ところが最近の装置には、能動領域への接触が能動半導
体層上への積層されて該能動層と同じ導電形の半導体層
と前記半導体層と接触する金属層とから成る二層構造に
よって行われることが多い。
半導体能動層と金属接点との間に半導体層が介装されて
いるのは、半導体能動層に対して直接に低抵抗オーミッ
ク接触を達成できないだけでなく、半導体能動層の表面
が処理工程に対して感受性になると考えられるためであ
る。そのためこの半導体層はキャップ層と呼ばれること
が多い。キャップ層は半導体能動層と導電形は同じであ
っても、能動層と異なる半導体で構成される場合が多い
例えば、アイ・イー・イー・トランザクションズ・オン
・エレク1〜ロン・デバイシーズ、第ED−34巻、第
2393頁(1987年) )  (Nakajjma
  et  al、   IEEE  Transac
tjons  on  Electron  Devj
ces、 vol、ED−34,p、2393 (1,
987))やアイ・イー・イー・イー・トランザクショ
ンズ・オン・エレクトロン・デバイシーズ、第ED−3
5巻、第2頁(1,988年)  (Nagata e
t al、 IEEETransactions  o
n  Electron  Devj、ces、  v
ol、IED−35゜ρ2 (1988))に記載のへ
テロ構造バイポーラ1〜ランジスタのエミッタなどがそ
うである。この他、低寄生抵抗の実現のためにアイソタ
イプへテロ接合を用いた装置として周知のものに、高電
子移動度1ヘランジスタ(MODFETまたはTEGF
ETまたは2DEG−FET)がある。このような装置
の場合もダイオ−1へ検出器、フォトトランジスタ、光
起電太陽電池、発光ダイオード、注入型レーザのような
多くのへテロ接合装置と同じくアイソタイプへテロ接合
が全体的な接触抵抗、ひいては装置の寄生特性に寄与し
ている。従って抵抗器の構造は第2図および第3図に示
すように接触抵抗を評価するように構成される。所謂キ
ャップ層(22,32)が同導電形の半導体能動層の上
に形成され、キャップ層に対する金属オーミック接点(
23,33)が構成される。このような構造においては
、半導体能動層と半導体キャップ層がその純抵抗ρ5お
よびρ5′によって特性決定される一方、金属・半導体
キャップ層間および半導体キャップ層・半導体能動層間
が比接触抵抗ρC9ρ。′によってそれぞれ特性評価さ
れる。長さしの接点間の半導体領域の抵抗(第2図と第
3図)も接触領域、すなわち第2図の構造に関しては接
点の下にある領域全体、第3図の構造に関しては接点の
下にある領域全体と長さL′の金属隣接領域の抵抗と同
様に、長さしの異なる抵抗器を少数個設けることによっ
て測定することができる。従って上述の接触抵抗は先に
説明した伝送線路法によって評価することができる。第
2図および第3図の構造に用いる伝送線モデルはやや複
雑であるが、アイ・イー・イー・イー・トランザクショ
ンズ・オン・エレクトロン・デバイシーズ、第35巻、
第133頁(1988年)  (Look、 IEEE
Transactjons on Electron 
Devjces、 vol、35゜p、133 (+9
88))並びにリソソト・ステー1〜・エレクl−ロニ
クス、第28巻、第659頁(1985年)   (L
ee  and  Crotiell、  5oljd
  5tate  Electronjcs、 vol
、、28. p659 (1985))によって分析式
が開発されている。場合によっては半導体能動層に引続
いて、処理前に半導体キャップ層を形成することもある
が、処理工程の1つによって半導体キャップ層を形成す
ることもできる。また、半導体キャップ層は場合により
能動層と同じ導電形を有するだけでなく能動層と共に形
成されることもある。
このような代替法の一例が、ダイジェスト・オン・テク
ニカル・ペーパー・オン・ザ・ファースト・コンファレ
ンス・オン・ソリッド・ステート・デバイシーズ・アン
ド・マテリアルズ、第69頁、1983年(1!jga
shikata et al、 Digest ofT
echnical papers of the 1s
t Conference onSolid 5tat
e Devjces and Materjals 1
983. p、69)に紹介されているようなn+ソー
ス/トレイン領域を選択的に成長させた所謂GaAs 
 MESFETである。この場合、半導体能動層(31
)がMES、FETの能動チャネル、キャップ!(32
)がMOCVD選択成長によるn”G a A s、金
属N(33)がn”G a A sに対する従来形合金
A u G e / N iオーミック接点である。例
えば成長層と能動層の両方が同じ半導体であっても、G
aAs処理面の上で成長が行われているため、アイソタ
イプホモ接合の比接触抵抗ρ。′が無視できない程度に
なると考えられる。従って第2図または第3図の構造を
有するテス1へ抵抗器についても、キャブ層と能動層間
のアイソタイプへテロ接合の場合と同じ方法で分析され
る。
〔発明が解決しようとする課題〕
テストパターンが有効であるためには、装置に関する情
報を提供する必要がある。例えば簡単なFETにおいて
はソースとドレインのオーミック接触を横形にするとそ
の抵抗は装置のソース/ドレイン寄生抵抗に直接寄与し
ている。従って第1図の構造を有する’r L Mパタ
ーン、すなわち層11がFETの能動層であり層12が
FETのオーミック接点であるパターンは直接装置と関
連する。従って装置とテストパターンの幅が同じである
限り、測定接触抵抗値が装置自身の接触抵抗となる。こ
の場合は比接触抵抗を決定する必要はないが、例えばρ
Cを何らかの処理手段により向上させたい場合など、方
程式(2)を用いることもできる。反対に、第1図のよ
うな平面形テスト構造を用いて装置の動作において、縦
形接触となるオーミック接点の特性決定を行なう場合、
TLMパターンを方程式(1)、(2)と共に用いてρ
Cを決定して、方程式(0)から装置の接触抵抗を算出
できるようにしなければならない。この点について明ら
かにするために、縦形バイポーラトランジスタのエミッ
タに対するオーミック接触について見てみると、装置の
動作中はエミッタ電流が接点の下を垂直に流れるためエ
ミッタ接触が縦形になり、従ってこの時の接触抵抗は方
程式(0)で表される。第1図に示したような層(11
)のエミツタ層と層(12)のオーミック接触を用いて
、方程式(0)に用いる比接触抵抗を方程式(1)およ
び(2)から決定しなければならない。TLMモデルと
その最も簡単な形(方程式(2))の基になっている仮
定に関して十分注意を払う必要があるとは言え、テスト
パターンからしか期待できないことの多い相対的な数字
を得る上では少なくとも有効である。上述の仮定とは、
(i)平面形のオーミック接点;原則的には、現在でも
多くの化学化合物半導体装置に好んで使用されている合
金化オーミック接触の場合については、これによって前
出の形式が除外される、(it)半導体層(11)が無
限に薄いこと。この後者の仮定が特に関係するのは、不
純物濃度は同じでも厚さの異なる半導体層に対する比接
触抵抗の算出値を比較する場合である。但し、構成のし
っかりした工程の制御に用いるテストパターンに関して
は、これが不利な条件となることはない。
先行技術において述べたように、能動層にキャップ層を
積層し、キャップ層にオーミック接点を積層する方法は
、多くの装置の接触をとるのに好んで使用される方法で
ある。この場合についても、金属・ギャップ半導体層間
接触およびキャップ半導体層・能動半導体層間接法の性
質、すなわち縦形であるか横形であるかは第2図および
第3図に示したようなテスト構造と装置の間で異なるも
のとなる。例えば、ペテロ接合バイポーラトランジスタ
の、n”G a A sキャップ層を積層され、その上
に金属オーミック接点が形成されているn形AflGa
Asエミッタ層について考察すると、装置の動作中はエ
ミッタ電流がエミッタ全体を垂直に流れる。すなわち金
属・キャップ層間の界面、キャップ層、キャップ層・エ
ミッタ能動層間の界面、エミッタ能動層の順に流れる。
ところが第3図のようなテスト構造では、例え電流が金
属(33)・キャップ層(32)間の界面、キャップ層
(32)、キャップ層(32)・能動層(31)間の界
面を通って垂直方向に流れると考えることができたとし
ても、電流は能動層自体の11を水平に流れる。そのた
め簡単な金属・能動層系の場合と同様に、テスト構造に
よりキャップ層能動層間の界面の比接触抵抗(ρc′)
を決定できるようにする必要がある。比接触抵抗の測定
には、エミツタ面Aの時πE= (ρC+ρc’)/A
で表されるエミッタの直列寄生抵抗を確認する必要があ
る。この簡単な形では、垂直伝導に関する能動層とキャ
ップ層の抵抗が無視されていることに注意されたい。ρ
0の決定は、第1図に示すような層(11)のキャップ
層と層(12)の金属層とを備えるテストパターンを用
いても、上述の制限内で行なうことができるが、ρC′
の決定の方がはるかに重要である。第2図および第3図
に示した先行技術の構造の何れも、方程式(1)に公式
化したようなTLMパターン法を使用してρC′の決定
を別個に行えないことは容易に理解される。確かに、テ
スト構造(第2図、第3図)用のTLMモデルはρ。、
ρ /、ρS、ρ5′および金属接点寸法の関数として
のRcについて明確に公式化するために開発されたもの
であるが、純抵抗および比純抵抗が何らかの特定条件、
例えばρS)ρ r 、ρC)ρC′のような条件を証
明するものでなければ、これらの関係式は複雑になりす
ぎる。また、キャップ層に対する合金化オーミッり接触
という現在も一般的な場合については、デルの拡大に伴
って伝送線路法が無効になることも注意する必要がある
。積層された2層(キャップ層と能動層)の上部半導体
層(またはキャップ層)に対する非平面的な接触の場合
、例え可能であっても公式化がさらに複雑になる原因と
なる。そのため第2図と第3図に示した構造を用いてキ
ャップ層・能動層間の界面の特性評価を別個に行なう事
は絶望的になる。
従って1本発明の第1の目的は、所謂キャップ層と能動
半導体層との間のアイソタイプへテロ接合またはホモ接
合における比接触抵抗(ρ l)を別個に決定できるよ
うにするテスト構造を提供することである。このような
構造のモデリングによってρC′の決定が容易になるこ
とが重要である。また該テスト構造が平面形であり、処
理工程を追加することなく装置と同時に形成できること
も、現在の集積回路技術に使用するために要求される条
件である。
先行技術において説明したようにTLMパターンの抵抗
器を測定してT L M法を実施する上での別の問題点
は、方程式(1)を検討した時に強調される。容易に理
解できるように、TLMパターンの抵抗器の測定抵抗値
と抵抗器接点間の能動層の長さとを対比してプロットし
たR (L)の原点における縦座標から接触抵抗Rcを
決定すると、Reは外部プローブ接触抵抗のような測定
値の不確定性、特に抵抗器の実際寸法(L)に対する感
受性が非常に高くなる。これに対して、線形回帰法を用
いると、原点での縦座標に比べて感受性の低い勾配が得
られる。
従って本発明の別の目的は、キャップ層・能動層間界面
の比接触抵抗(ρ /)の決定に関連して、標準TLM
法のような線形回帰の勾配からρCを決定し得るテスト
パターン、ひいては測定値の不確定性または実際のテス
トパターン寸法に対する感受性の低いテストパターンを
提供することである。
〔課題を解決するための手段〕
本発明は新規の半導体装置と、前記装置の少なくとも2
種類を含んで成り、キャップ層と能動半導体層間のアイ
ソタイプへテロ接合またはホモ接合における比接触抵抗
(ρ +)を別個に測定できるようにするテストパター
ンを提供する。この半導体装置を第4図と第5図に示す
。該装置は、同じ導電形の2つの半導体層41,4.2
(第4図)、または51.52 (第5図)を積層して
含んで成り、能動層(41または51)とキャップ層(
42または52)のそれぞれの純抵抗ρ8およびρS′
によって特性決定される。装置の中央領域(44または
54)は、長さLの上記2層構造から成り、最も重要な
点としてアイソタイプへテロ界面またはホモ界面の比接
触抵抗ρ。によって特性決定される。装置のその他の領
域(45〜46または55〜56)が装置中央領域の外
部接点となる。中央領域の両側にある所謂アクセス領域
(45または55)は、能動層(41または51)の純
抵抗ρ5およびその長さQ、Q2によって特性決定され
る。アクセス領域に隣接する接触領域(46または56
)は、金属層(43または53)を用いて金属・半導体
オーミック接点が形成される領域と定義できる。オーミ
ック接点はキャップ層(第4図)と能動層(第5図)の
何れに対して構成しても良い。どちらの場合も接触領域
の特性はその抵抗、すなわち接触抵抗Rcによって決定
される。第4図および第5図に示した2つの構造の少な
くとも何れか一方が、工程を追加することなく装置およ
びICと同時に製造できることが容易に理解できるが、
これについては後に例を挙げて説明することにする。本
発明の基本的な面については、装置構造が金属・半導体
間接点と半導体・半導体間接点を分離するために先行技
術に見られた問題点が無くなることを認知すれば容易に
理解することができる。半導体・半導体間界面の比接触
抵抗を含むパラメータと装置抵抗がどのように関係する
かについては、後に公式化して示すことにする。但し、
ここでも既にこの抵抗を、ρS(Q□十〇□) (3)R(L)=2RC+       +R’ (L
)と表すことができる。式中のWは装置の幅、R′(L
)は長さLの中央領域(44または54)の抵抗である
。後に示すように、R’  (L)はどちらかと言うと
先行技術のTLMパターンに近い方法で、半導体・半導
体間接触の接触抵抗Rc ’および中央領域の等価純抵
抗R5’ に対して明確かつ簡単な形で (4)R’ (L)=2Rc’ 十Rs’と表される。
本発明はRc’ とR3′、ひいてはρC′の測定を行
なえるテストパターンを提供する。第6図に示すように
、テストパターンは第4図または第5図の構造の装置を
少なくとも2つ含んで成る。第6図の平面図では、テス
トパターンの面積を縮小するために1つの接触領域(6
6)が2つの連続装置に属しており、アクセス領域(6
5)についても簡明さを期してそれぞれの装置間で一定
としている(Q、=Q2)。従って装置間で変動する幾
何学的パラメータは中央領域の長さLのみである。
このテストパターンの測定抵抗値を方程式(3)。
(4)によって確認することができる。測定値R(L)
からR’  (L)を求める簡単な方法の1つが、第6
図のように中央領域の無い装置(L=O)を別のテスト
パターンからも決定できることに注意されたい。例えば
金属・半導体間接点の特性決定に用いるテストパターン
がそれである。
以上の手続きからR’  (L)のプロットの原点にお
ける縦座標および勾配として2Rc’ とRs′が求め
られる。先行技術に関する説明で強調したように、この
手続きを改良することも本発明の目的の1つである。第
7図に示した好適な装置構造では、接触領域(76)が
省略されており、第4図または第5図に従って形成する
ことができる。
従ってこの装置は長さL/Nの、所謂中央領域N個と所
謂アクセス領域(N+1)個から成り、アクセス領域は
最初の最後の長さQ□と02の領域を除いて全て同じ長
さQとすることができる。この装置の抵抗は、 と表すことができる。
この時、 および である。Rc ’の測定、ひいてはCC’の測定を改善
するために使用するテストパターンを示したのが第8図
である。このパターンはNの異なる上記構造の装置を少
なくとも2つ含んで成る。このパターンを効果的に使用
する好適な方法は、第9図に示すような副パターンを付
加する方法である。
副パターンは全てL=O1すなわち中央領域のない同数
Nの装置を含んで成り、5番めの装置の能動領域(P5
)の長さが前出の主パターン(第8図)の1番目の装置
のアクセス領域(85)の全長に等しい。この副パター
ンは金属・半導体接触自身をチエツクするのに使用でき
るが余分な面積をとらないことに注意されたい。主パタ
ーンの1番目の装置の抵抗から副パターンの抵抗を引く
ことによって、NR’  (L/N)をNと対比して検
り 討することができる。こうして2Rc’ とRs’がそ
れぞれ勾配および原点における縦座標として決定するこ
とができる。Rc ’の決定方法の改良によってρC′
の計算精度が高くなる。
〔作用〕
本発明の装置(第4図)の所謂中央領域にキルヒホフの
法則を用いることにより、キャップ層(42)を流れる
電流または能動層(41)を通る電流によって満足され
る微分方程式をたてる。
この微分方程式は伝送線路方式のそれと類似しているた
め、 伝送線路モデルと呼ばれる。
電流と電 圧降下を求めることにより、 長さLの中央領域の 抵抗を次のように表すことができる。
ch βL × h13L ρS+ρS すなわち、 sh  βL とした時の方程式 」1記式中、 23’′− は伝送線路モデルの減衰係数である。例えば第1図の構
造を有する通常のTLMパターンの場合、半導体・半導
体間界面の接触抵抗Rc ’はパターンの長さ(L)の
長さが十分大きいことを条件として、すなわち(12)
shβL−chβL>1を条件としてパターン長(L)
に依存しない。よパターンと以上に説明した手続きを用
いることにより、Rc ’ とRs ’ が測定抵抗器
(R(L)によって与えられ、ρ。′が下記のように導
き出される。先行技術のテストパターン(第1図、第2
図)のような別個のテストパターンをρCの特性決定に
使用することによって、ρS′の決定が可能になる。R
s’ と方程式(10)によるρSが与えられ、最後に
ρC′がRc ’ と方程式(13)から導き出される
。容易に理解されるように、本発明の開示するところの
第6図に示す平面図と第4図または第5図に示す装置構
造を有するテストパターンは、先行技術の構造のように
多くの不確定性を生じることなく、アイソタイプへテロ
接合またはホモ接合における比接触抵抗(ρ0′)の測
定を行なうことができる。金属・半導体間接触領域と明
確に分離された前記中央領域の半導体へテロ構造の特性
決定から測定を行なうためである。
本発明のさらに別の目的は、線形回帰の勾配からρC′
を決定できるようなテストパターンを提供することであ
る。この目的は、第8図のテストパターンに従って構成
した第7図に示す本発明の装置構造を用いて達成するこ
とができる。理解し易くするために、第9図の副パター
ンを用いてNR’  (L/N)、すなわち長さL/H
の中央領域をN個有する装置の抵抗を直接決定すると仮
定してみよう。但し、その他任意の手段を用いて測とが
できることも理解されよう。従ってNR’(L/ N 
’)はNに対してプロットすることができる。
(1,4) N R’  (L / N)= 2 Rc
’  N + Rs’また2Rc’ は線形回帰の勾配
として決定される。
すると本発明の第1装置およびパターン(第4〜6図)
に関する限り、方程式(13)を用いてρC′が求めら
れる。
後に例を挙げて説明するように、これらの手続きは金属
・半導体間の接触抵抗および比接触抵抗の決定に用いる
通常のTLMパターンと同程度に簡単である。従って本
発明によるアイソタイプ半導体・半導体間接触抵抗およ
び比接触抵抗の特性決定用テストパターンおよびデス1
一方法は有効かつ実際的な手段を提供するものであると
言える。
特に、アイソタイプ半導体・半導体間接合を含む多くの
装置およびICのウェーア自動試験に関してそのことが
言える。
〔実施例〕
以下本発明を実施例により説明する。
実施例1゜ GaAsFETのソース・トレイン領域形成用のイオン
注入n −G a A sと選択的に成長したn+Ga
Asとの間の界面におけるアイソタイプホモ接合の特性
決定について最初に説明する。
第10図はこのようなFETを概略的に示した図であり
、このFETは下記の方法で製造したものである。半絶
縁性基板100のSi○2キャップ層にSi+イオンを
注入しくエネルギーニア5keV、注入量: 5 、3
 X 1012cm””、) 、焼鈍により活性化(温
度=800℃、時間=15分)してデイプリージョン形
MESFETを形成した。
5in2キャップ層を除去した後、WSixをスパッタ
堆積し、パターン化してゲート接点107を形成した。
次に5in2を堆積し、反応性イオンエツチングにより
異方性エツチングして側壁スペーサ108を構成した。
続いて注入G a A s層101 ノ上ニMOCVD
 (大気圧、温度: 700℃)によりn”GaAs1
02の選択成長(厚さ:300nm、不純物濃度: 2
 X 1018cm−’)を行なった。n”GaAs層
に対する従来のA u G e /Niオーミック接点
103の堆積、リフトオフ。
合金化(温度: 4. OO℃9時間2mm)を行なっ
てFET製造工程を終了した。付加的な段階として、層
間誘電体分離、およびIC内の装置間をつなぐ第2金属
配線層のパターニングを行なっても良い。
第11図に示すように、第4図で定義した本発明装置を
適当なマスク形成法によりFETと同時に構成した。よ
り厳密に言うと、第11図の構造を有する4つの装置を
本発明のTLMパターン(第6図)に従って、成長n”
G a A s中央領域の長さを変えながら、すなわち
それぞれL=0.4゜8.16μmとして形成した。ア
クセス領域の長さQ1=L:2μmとし、パターンの輻
をW=100μmとした。
TLMパターンの測定を行なって、R(L)−R(0)
をLに対して、すなわち中央領域の抵抗を中央領域の長
さに対してプロットすることにより分析した。第12図
に最小自乗回帰分析によりできるだけ適合させた直線と
共に実験点を示す。
このプロットの勾配(Rs ’ / W)と原点におけ
る縦座標(2RC’)から、Rc’=24Ω/口および
R6’=0.4.6Ω・mmが与えられる。この実験に
関しては、注入層の純抵抗(ρ3)と成長層の純抵抗(
ρ8′)の何れも個々の工程の検査として別個のTLM
パターンから、ρs”500Ω/口およびρs””25
Ω/口と決定した。但し、これらの特性値の何れが一方
のみをR5′ と共に用いて他方の特性値を決定するこ
ともできる。
何れにせよ、方程式(13)からイオン注入G a A
 s層と成長n”G a A s層との界面における比
接触抵抗ρC′が与えられて、ρ。’ =4.9XIO
−’Ω・0m2となる。以上から容易に分かるように、
本発明の装置構造とテストパターンは、アイソタイプ半
導体・半導体接合、この実施例1については成長層と注
入層との界面をホモ接合の特性決定に有効な手段を提供
するものである。本発明の原理、すなわち金属・半導体
(合金化AuGe/N1−n”GaAs)間の接触を半
導体・半導体(n”GaAs−注入G a A s )
間の接触と分離するという原理により、合金化接点の性
質や金属・半導体間比接触抵抗および半導体・半導体間
比接触抵抗の相対的大きさに関して基本的仮説をたてる
必要なしに容易に決定することが可能になる。方程式(
13)を用いることにより、方程式(12)が有効であ
ると仮定される。この仮定は容易に確認することができ
、L=4μmの場合でも、「長接点」近似式によるR 
c ’の誤差は4%未満である。従ってどのTLMパタ
ーンについても中央領域の長さを適正にすることによっ
て特性決定が簡単になると言える。
本発明の装置構造および特定決定方法は、工程および装
置の最適化に特に適する。例えば注入G a A sと
成長GaAsの界面の比接触抵抗はソース・ドレン直列
抵抗に寄与しているため、FETの相互コンダクタンス
のような装置特性をできるだけ固有性能に近付けて獲得
するためには、その比接触抵抗を低減しなければならな
い。本発明の装置構造および特性決定方法は、いろいろ
な処理項目に関して注入層・成長層間界面の品質を直接
決定することを可能にする。工程を適宜に選択した後は
、本発明のテストパターンを工程規格として容易に使用
でき、n+GaAsソース・ドレイン領域の成長のオン
ウェーハチエツクを行うことができる。
実施例2゜ p −p HB Tのエミッタにおいて連続成長させた
p −A Q、、3G ao、□A s ffJとp 
−G a A s層との間の界面におけるアイソタイプ
へテロ接合の特性決定について説明する。事実上、エミ
ッタ(p−A Q。、30 ao、7A s )−エミ
ッタキーYツブ(p−G a A s )間界面のへテ
ロ接合の比接触抵抗がエミッタの直列抵抗に直接寄与し
ている。金属・キャップ層間の比接触抵抗と同様、アイ
ソタイプへテロ接合の比接触抵抗も約10−1′Ω・0
1112未満として、エミッタ・ベース接合の抵抗に関
して無視できる程度とする必要がある。p −A Q 
G aA s −p −G a A s量比接触抵抗の
決定を用いて、第7図の装置構造および本発明の方法を
使用する第8図のテストパターンの有効性を説明する。
ここではpnp化合物半導体HBTの特定のp−Afl
GaAs−p−GaAsエミッタ構造を参照して説明し
ているが、同じ方法をあらゆるpnpおよびnpnへテ
ロバイポーラトランジスタの寄生特性の決定に適用し得
ることが理解されよう。
MBEにより層成長を行なって、I X 10”Be/
cm3にドープされたA Qll、3G ao、tA 
sの層71とI X 10” B e /cm3にドー
プされたG a A sの層72を形成した。RIE 
CCCQ2F 2 + He )によってGaAsを選
択的にエツチングして領域74.84を形成した。最後
にリフトオフとA u −Z nの合金化(400℃)
によって標準オーミック接点を構成し、領域86,76
゜96を形成した。第8図と第9図両方のパターンを測
定した。本発明に開示したように、第9図のパターンの
第1装置の抵抗を第8図のパターンの第1装置の抵抗か
ら減算し、方程式(7)により一」〔) NR’(L/N)”2NRc’+Rs    を得た。
先の抵抗をNに対してプロットすると、原点における縦
座標と勾配がそれぞれ59Ωと18.5Ωになる。設計
寸法(L=W=10μm)と第9図のパターンにより直
接与えられるAMGaAs層の純抵抗(ρs”P4O1
0口)を用いると、方程式(10)および(13)から
G a A sキャップ層の純抵抗が、また原点におけ
る縦座標および勾配から比接触抵抗が、それぞれρ8 
=63Ω/口、および、oc’=1.lX10−’Ω−
,dと求めちれる。
【図面の簡単な説明】
第1.2.3図は従来素子の断面図、第4,5゜7.1
0.11図は本発明になる素子の断面図、第6.8.9
図は本発明になる素子の平面図、第12図は中央領域に
おける抵抗の長さ依存性を示す図である。 符号の説明 11.31,41.51,101・・・半導体能動層、
22.32,42,52,102・・・キャップ層、1
3.23,33,43,53,103・・・オーミック
電極、45,55,85・・・アクセス領域、46.5
6・・・接触領域、 −あ− 斗 N くト 赳− 偽

Claims (1)

  1. 【特許請求の範囲】 1、半導体装置であって、その中央領域に同じ導電形の
    2つの半導体層が積層形成されており、前記2つの積層
    半導体層の下側の層が前記中央領域の両側に2つのアク
    セス領域を有し、かつ前記アクセス領域に隣接して2つ
    の接触領域を備えており、該接触領域において金属パッ
    ドが前記2つの積層半導体層の上層または下層に対して
    オーミック接触を成していることを特徴とする半導体装
    置。 2、請求項1に記載の半導体装置を少なくとも2つ含ん
    で成り、各装置の前記中央領域の寸法がそれぞれ異なる
    ことを特徴とする半導体テストパターン。 3、前記接触領域を2つ含んで成り、該2つの接触領域
    の間に(N+1)個のアクセス領域とN個の中央領域が
    交互に形成されていることを特徴とする請求項1に記載
    の半導体装置。 4、請求項3に記載の半導体装置を少なくとも2つ含ん
    で成り、前記中央領域の数Nが各装置間でそれぞれ異な
    ることを同時にN個の中央領域の全長(L)を望ましく
    は一定にすることを特徴とする半導体試験パターン。 5、前記2つの半導体層の界面の特性を決定する方法で
    あって、請求項2または4に記載のパターンの各装置の
    測定抵抗から比接触抵抗を決定することを特徴とする方
    法。
JP12674190A 1990-05-18 1990-05-18 半導体装置 Pending JPH0423444A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12674190A JPH0423444A (ja) 1990-05-18 1990-05-18 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12674190A JPH0423444A (ja) 1990-05-18 1990-05-18 半導体装置

Publications (1)

Publication Number Publication Date
JPH0423444A true JPH0423444A (ja) 1992-01-27

Family

ID=14942758

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12674190A Pending JPH0423444A (ja) 1990-05-18 1990-05-18 半導体装置

Country Status (1)

Country Link
JP (1) JPH0423444A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6242991B1 (en) 1994-11-10 2001-06-05 Fujitsu Limited Surface acoustic wave filter having a continuous electrode for connection of multiple bond wires

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6242991B1 (en) 1994-11-10 2001-06-05 Fujitsu Limited Surface acoustic wave filter having a continuous electrode for connection of multiple bond wires

Similar Documents

Publication Publication Date Title
JPH0658930B2 (ja) 半導体集積回路ウェーハ
JP5793839B2 (ja) 半導体装置
US5610410A (en) III-V compound semiconductor device with Schottky electrode of increased barrier height
US20110316050A1 (en) Semiconductor device having a heterojunction biopolar transistor and a field effect transistor
JPH0714853A (ja) シリコン基板上の化合物半導体装置とその製造方法
Sawdai et al. Enhanced transmission line model structures for accurate resistance evaluation of small-size contacts and for more reliable fabrication
JPH0423444A (ja) 半導体装置
US20230282697A1 (en) Semiconductor structure
US20080176391A1 (en) Method for manufacturing semiconductor device
Kuroda et al. HEMT with nonalloyed ohmic contacts using n+-InGaAs cap layer
US5920773A (en) Method for making integrated heterojunction bipolar/high electron mobility transistor
US20040212044A1 (en) Bipolar transistor and a method of manufacturing the same
JPS59181060A (ja) 半導体装置
Chung et al. Intrinsic transconductance extraction for deep-submicrometer MOSFETs
JPH0883902A (ja) 半導体装置の製造方法、及び半導体装置
EP0384113A2 (en) Multilayer base heterojunction biopolar transistor
JP5446532B2 (ja) 化合物半導体装置及びその製造方法
Flückiger Monolithic microwave integrated circuits based on InP/GaAsSb double heterojunction bipolar transistors
JP3358901B2 (ja) 化合物半導体装置の製造方法
JPH10154714A (ja) 化合物半導体装置およびその製造方法
JPH0750781B2 (ja) 化合物半導体集積回路装置
Li et al. Challenges for establishing a high volume, high yielding BiHEMT manufacturing process
US20230019796A1 (en) Semiconductor structure for die crack detection
Del Alamo et al. A floating-gate transmission-line model technique for measuring source resistance in heterostructure field-effect transistors
JPS6357946B2 (ja)