JPH04234266A - Noise reducing processor for moving image - Google Patents

Noise reducing processor for moving image

Info

Publication number
JPH04234266A
JPH04234266A JP2416522A JP41652290A JPH04234266A JP H04234266 A JPH04234266 A JP H04234266A JP 2416522 A JP2416522 A JP 2416522A JP 41652290 A JP41652290 A JP 41652290A JP H04234266 A JPH04234266 A JP H04234266A
Authority
JP
Japan
Prior art keywords
pixel
values
value
processed
frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2416522A
Other languages
Japanese (ja)
Inventor
Tatsuo Shinbashi
龍男 新橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2416522A priority Critical patent/JPH04234266A/en
Publication of JPH04234266A publication Critical patent/JPH04234266A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Picture Signal Circuits (AREA)
  • Image Processing (AREA)

Abstract

PURPOSE:To reduce a random noise and a burst noise by outputting the maximum value out of the minimum values in the combination of picture element values as the value of a picture element targeted to process in a frame in which the picture element targeted to process is included. CONSTITUTION:Assuming the values of the picture elements located at the upper and lower sides for the picture element targeted to process as U, D, the values of the picture elements located at the same position as that of the picture element targeted to process in frames before and behind the frame temporarily in which the picture element targeted to process is included as P and L, and the value of the picture element targeted to process as A in the frame in which the picture element targeted to process is included, a selection circuit 2 selects a prescribed pairs of combination of at least one of U, D, P, and L and A. A generation circuit 4 outputs the combination with a small value out of the combination of two values. An output circuit 6 receives each output value of the circuit 4, and outputs the maximum value as the value of the picture element targeted to process.

Description

【発明の詳細な説明】[Detailed description of the invention]

【0001】0001

【産業上の利用分野】本発明は、動画の雑音低減処理装
置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a moving image noise reduction processing apparatus.

【0002】0002

【従来の技術】動画に生ずる雑音には、次のような雑音
がある。
2. Description of the Related Art There are the following noises that occur in moving images.

【0003】(A)ランダム雑音 この雑音は、時間方向に孤立しているとともに、同一フ
レーム中の水平方向および垂直方向にも孤立している。
(A) Random Noise This noise is isolated in the time direction and also in the horizontal and vertical directions within the same frame.

【0004】(B)バースト雑音 この雑音は、時間方向に孤立しているとともに、同一フ
レーム中の垂直方向に(すなわち処理対象画素が含まれ
る水平ラインの上下の水平ライン中の画素からは)孤立
しているが、同一フレームの水平方向に連続している。
(B) Burst noise This noise is isolated in the time direction and vertically within the same frame (that is, from the pixels in the horizontal lines above and below the horizontal line containing the pixel to be processed). However, they are continuous in the horizontal direction of the same frame.

【0005】従来、各フレームが複数の画素によって構
成される時間的に連続した複数フレームから成る動画の
このような雑音を低減処理する方法には、次のような方
法がある。
[0005] Conventionally, there are the following methods for reducing such noise in a moving image consisting of a plurality of temporally consecutive frames, each frame consisting of a plurality of pixels.

【0006】(1)時間方向に線形フィルタリングを行
う時間フィルタを使用する方法。この方法によれば、処
理対象画素の値が、時間的に前後の画素の値との平均が
とられ、雑音が分散する。
(1) A method using a temporal filter that performs linear filtering in the time direction. According to this method, the value of the pixel to be processed is averaged with the values of temporally preceding and succeeding pixels, and noise is dispersed.

【0007】(2)1フレーム中で、すなわち空間的に
周波数帯域制限する平滑化フィルタを使用する方法。こ
の方法によれば、不用な周波数成分を有する雑音が除去
される。
(2) A method using a smoothing filter that limits the frequency band within one frame, ie, spatially. According to this method, noise having unnecessary frequency components is removed.

【0008】(3)空間的な非線系フィルタを使用する
方法。
(3) A method using a spatial nonlinear filter.

【0009】[0009]

【発明が解決しようとする課題】上述の従来の(1)、
(2)および(3)の方法は、上述の(A)および(B
)の雑音の双方を低減できず、また、有意画像のエッジ
を劣化させるおそれがある。本発明は、有意画像のエッ
ジを劣化させることなく、ランダム雑音およびバースト
雑音の双方を低減できる動画の雑音低減処理装置を提供
することを目的とする。
[Problem to be solved by the invention] The above-mentioned conventional (1),
Methods (2) and (3) are the same as those described in (A) and (B) above.
) cannot be reduced, and there is a risk that edges of significant images may be degraded. An object of the present invention is to provide a moving image noise reduction processing device that can reduce both random noise and burst noise without deteriorating the edges of a significant image.

【0010】0010

【課題を解決するための手段】請求項1の構成の動画の
雑音低減処理装置は、各フレームが複数の画素によって
構成される時間的に連続した複数フレームから成る動画
の雑音低減処理装置であって、処理対象画素が含まれる
フレームにおいて処理対象画素に対して上および下に位
置する画素の値をそれぞれUおよびD、処理対象画素が
含まれるフレームに対して時間的に前後のフレーム中の
処理対象画素と同一位置にある画素の値をPおよびL、
処理対象画素の値をAとしたときに、U,D,Pおよび
Lの少なくとも1つとAとの組合せを所定組選択する手
段と、選択された組合せのそれぞれについて、その組合
せ中の最小値を発生する手段と、最小値のうちの最大値
を処理対象画素の値として出力する手段とを備えること
を特徴とする。
[Means for Solving the Problems] A moving picture noise reduction processing device configured as claimed in claim 1 is a moving picture noise reduction processing device consisting of a plurality of temporally consecutive frames, each frame of which is composed of a plurality of pixels. In the frame that includes the pixel to be processed, the values of the pixels located above and below the pixel to be processed are U and D, respectively, and the processing in the frames temporally before and after the frame that includes the pixel to be processed is calculated. The value of the pixel at the same position as the target pixel is P and L,
When the value of a pixel to be processed is A, means for selecting a predetermined set of combinations of A and at least one of U, D, P, and L, and for each of the selected combinations, a minimum value among the combinations. It is characterized by comprising means for generating the maximum value among the minimum values and means for outputting the maximum value among the minimum values as the value of the pixel to be processed.

【0011】請求項2に記載の動画の雑音低減処理装置
は、各フレームが複数の画素によって構成される時間的
に連続した複数フレームから成る動画の雑音低減処理装
置であって、処理対象画素が含まれるフレームにおいて
処理対象画素に対して上および下に位置する画素の値を
それぞれUおよびD、処理対象画素が含まれるフレーム
に対して時間的に前後のフレーム中の処理対象画素と同
一位置にある画素の値をPおよびL、処理対象画素の値
をAとしたときに、U,D,PおよびLの少なくとも1
つとAとの組合せを所定組選択する手段と、選択された
組合せのそれぞれについて、その組合せ中の最大値を発
生する手段と、最大値のうちの最小値を処理対象画素の
値として出力する手段と備えることを特徴とする。
The moving picture noise reduction processing device according to claim 2 is a moving picture noise reduction processing device consisting of a plurality of temporally consecutive frames, each frame of which is composed of a plurality of pixels, and wherein the processing target pixels are The values of the pixels located above and below the pixel to be processed in the included frame are set to U and D, respectively, and the values of the pixels located above and below the pixel to be processed are set to the same position as the pixel to be processed in the frames temporally before and after the frame in which the pixel to be processed is included. When the values of a certain pixel are P and L, and the value of the pixel to be processed is A, at least one of U, D, P, and L
means for selecting a predetermined set of combinations of A and A; means for generating the maximum value in each selected combination; and means for outputting the minimum value of the maximum values as the value of the pixel to be processed. It is characterized by having the following.

【0012】0012

【作用】請求項1の構成の動画の雑音低減処理装置にお
いては、処理対象画素に対して空間的に垂直方向に位置
する画素の値UおよびD、ならびに処理対象画素に対し
て時間的に前後に位置する画素の値PおよびLの少なく
とも1つと、処理対象画素の値Aとの組合せが所定組選
択され、これら選択された組合せのそれぞれについて、
その組合せ中の最小値が求められ、これら求められた最
小値のうち最大値が処理対象画素の値として出力される
ので、有意画像のエッジを劣化させることなく、ピーク
方向の(すなわち正方向)のランダム雑音およびバース
ト雑音の双方を低減させることができる。
[Operation] In the moving image noise reduction processing device configured as claimed in claim 1, the values U and D of pixels located spatially perpendicular to the pixel to be processed, and the values before and after the pixel to be processed in the temporal direction. A predetermined set of combinations of at least one of the values P and L of the pixel located at , and the value A of the pixel to be processed is selected, and for each of these selected combinations,
The minimum value in the combination is determined, and the maximum value among these determined minimum values is output as the value of the pixel to be processed. Both random noise and burst noise can be reduced.

【0013】請求項2の構成の動画の雑音低減処理装置
においては、処理対象画素に対して空間的に垂直方向に
位置する画素の値UおよびD、ならびに処理対象画素に
対して時間的に前後に位置する画素の値PおよびLの少
なくとも1つと、処理対象画素の値Aとの組合せが所定
組選択され、これら選択された組合せのそれぞれについ
て、その組合せ中の最大値が求められ、これら求められ
た最大値のうち最小値が処理対象画素の値として出力さ
れるので、有意画像のエッジを劣化させることなく、零
方向(すなわち負方向)のランダム雑音およびバースト
雑音の双方を低減させることが出来る。
[0013] In the moving image noise reduction processing device having the structure of claim 2, the values U and D of pixels located spatially perpendicular to the pixel to be processed, as well as the values U and D of pixels located before and after the pixel to be processed in the temporal direction. A predetermined set of combinations of at least one of the values P and L of the pixel located at Since the minimum value among the maximum values obtained is output as the value of the pixel to be processed, it is possible to reduce both random noise and burst noise in the zero direction (that is, in the negative direction) without degrading the edges of the significant image. I can do it.

【0014】[0014]

【実施例】図1は、本発明の動画の雑音低減処理装置の
第1実施例の構成を示す。この実施例は、1つのフレー
ムが複数(例えば525)ラインで構成され、1ライン
が複数(例えば720個)の有効画素を含む動画に本発
明を適用した例である。この実施例は、画素組合せ選択
回路2、最小値組発生回路4、および最大値出力回路6
から成る。画素組合せ選択回路2は、処理対象画素が含
まれるフレームにおいて、この画素に対して上および下
に位置する画素の値をそれぞれUおよびD、処理画素が
含まれるフレームの時間的に前後のフレーム中の処理対
象画素と同一位置にある画素の値をPおよびL、処理対
象画素の値をAとしたときに、U,D,PおよびLの少
なくとも1つとAとの組合せを所定組(この例では、(
A,U)(A,D)、(A,P)および(A,L)の4
つの組合せ)選択する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 1 shows the structure of a first embodiment of a moving image noise reduction processing apparatus according to the present invention. This embodiment is an example in which the present invention is applied to a moving image in which one frame is composed of a plurality of lines (for example, 525) and one line includes a plurality of effective pixels (for example, 720). This embodiment includes a pixel combination selection circuit 2, a minimum value set generation circuit 4, and a maximum value output circuit 6.
Consists of. The pixel combination selection circuit 2 sets the values of pixels located above and below the pixel in the frame including the pixel to be processed as U and D, respectively, in the frames temporally before and after the frame including the pixel to be processed. When the values of pixels located at the same position as the pixel to be processed are P and L, and the value of the pixel to be processed is A, a combination of A and at least one of U, D, P, and L is set as a predetermined set (in this example, So, (
A, U) (A, D), (A, P) and (A, L) 4
combination).

【0015】画素組合せ選択回路2は、1ライン遅延選
択回路(LD)21、23、24および26と、1フレ
ーム遅延回路(FD)22および25を備えている。1
ライン遅延回路21は、デジタル化させた入力画素の値
を1ライン分遅延させて、処理対象画素が含まれるフレ
ームに対しての時間的に後(この例では、1フレーム後
)の処理対象画素と同一位置にある画素の値Lを出力す
る。1フレーム遅延回路22は、処理対象画素が含まれ
るフレームにおいて、この画素に対して下(この例では
、1ライン下)に位置する画素の値Dを出力する。1ラ
イン遅延回路23は、1フレーム遅延回路22の出力を
受けて、処理対象画素の値Aを出力する。1ライン遅延
回路24は、1ライン遅延回路23の出力を受けて、処
理対象画素が含まれるフレームにおいてこの画素に対し
て上(この例では、1ライン上)に位置する画素の値U
を出力する。1フレーム遅延回路25は、1フレーム遅
延回路22の出力を1フレーム分遅延させる。1ライン
遅延回路26は、1フレーム遅延回路25の出力を受け
て、処理対象画素が含まれるフレームに対して時間的に
前(この例では、1フレーム前)の処理対象画素と同一
位置にある画素の値Pを出力する。
The pixel combination selection circuit 2 includes one line delay selection circuits (LD) 21, 23, 24 and 26 and one frame delay circuits (FD) 22 and 25. 1
The line delay circuit 21 delays the value of the digitized input pixel by one line so that the pixel to be processed is processed after the frame including the pixel to be processed (in this example, one frame later). The value L of the pixel at the same position as is output. The one-frame delay circuit 22 outputs the value D of a pixel located below (in this example, one line below) the pixel to be processed in a frame that includes this pixel. The 1-line delay circuit 23 receives the output of the 1-frame delay circuit 22 and outputs the value A of the pixel to be processed. The 1-line delay circuit 24 receives the output of the 1-line delay circuit 23 and calculates the value U of the pixel located above (in this example, 1 line above) the pixel in the frame that includes the pixel to be processed.
Output. The one-frame delay circuit 25 delays the output of the one-frame delay circuit 22 by one frame. The 1-line delay circuit 26 receives the output of the 1-frame delay circuit 25 and is located at the same position as the processing target pixel temporally previous (in this example, one frame before) with respect to the frame containing the processing target pixel. Outputs the pixel value P.

【0016】図2は、画素組合せ選択回路2が出力する
A,U,D,PおよびLの空間的および時間的位置関係
を示す。
FIG. 2 shows the spatial and temporal positional relationships of A, U, D, P and L output by the pixel combination selection circuit 2.

【0017】最小値組発生回路4は、4つの最小値出力
回路(MIN)42、44、46および48を備えてい
る。最小値出力回路42は、2つの値の組合せ(A,L
)を受けて、これらの値のうち小さい方の値min(A
,L)を出力する。最小値出力回路44は、2つの値の
組合せ(A,D)を受けて、これらの値のうちの小さい
方の値min(A,D)を出力する。最小値出力回路4
6は、2つの値の組合せ(A,U)を受けて、これらも
値のうちの小さい方の値min(A,U)を出力する。 最小値出力回路48は、2つの値の組合せ(A、P)を
受けて、これらの値のうちの小さい方の値min(A,
P)を出力する。最大値出力回路(MAX)6は、4つ
の最小値出力回路42、44、46および48の出力値
を受けて、これらの値の最大値A1=max{min(
A,U),min(A,D),min(A,L),mi
n(A,P)}を処理対象画素の値として出力する。
The minimum value set generating circuit 4 includes four minimum value output circuits (MIN) 42, 44, 46 and 48. The minimum value output circuit 42 outputs a combination of two values (A, L
), the smaller value min(A
,L). The minimum value output circuit 44 receives the combination of two values (A, D) and outputs the smaller value min(A, D) of these values. Minimum value output circuit 4
6 receives a combination of two values (A, U) and outputs the smaller value min(A, U). The minimum value output circuit 48 receives the combination of two values (A, P) and outputs the smaller value min(A, P) of these values.
P) is output. The maximum value output circuit (MAX) 6 receives the output values of the four minimum value output circuits 42, 44, 46 and 48, and calculates the maximum value of these values A1=max{min(
A, U), min (A, D), min (A, L), mi
n(A,P)} is output as the value of the pixel to be processed.

【0018】図1に示された動画の雑音低減処理装置に
おいては、処理対象画素に対して空間的に垂直方向に位
置する画素の値UおよびD、ならびに処理対象画素に対
して時間的に前後に位置する画素の値PおよびLのそれ
ぞれと処理対象画素の値Aとの組合せ(A,U),(A
,D),(A,L),および(A,P)が選択され、こ
れらの組合せ中のそれぞれについて最小値が求められ、
求められた最小値のうち最大値が処理対象画素として出
力されるので、有意画像のエッジを劣化させることなく
、図3に示すようなピーク方向(すなわち正方向)のラ
ンダム雑音およびバースト雑音の双方を低減させること
が出来る。雑音が除去される原理を図4を参照してさら
に詳細に説明すると、原画素信号列に雑音が含まれてい
なかったが、何らかの原因でバースト雑音が付加された
ため、信号レベル値が10から30に増大してしまって
も、隣接画素との最小値をとり、その後隣接した最小値
のうち大きい方の値をとれば、雑音レベル30は除去さ
れ、原信号のレベル10を再現できる。
In the moving image noise reduction processing apparatus shown in FIG. Combinations (A, U), (A
, D), (A, L), and (A, P) are selected, and the minimum value is found for each of these combinations,
Since the maximum value among the minimum values obtained is output as the pixel to be processed, both random noise and burst noise in the peak direction (i.e., positive direction) as shown in Fig. 3 can be suppressed without deteriorating the edges of the significant image. can be reduced. To explain the principle of noise removal in more detail with reference to FIG. 4, the original pixel signal sequence contained no noise, but due to burst noise being added for some reason, the signal level value changed from 10 to 30. Even if the noise level increases, the noise level 30 can be removed and the original signal level 10 can be reproduced by taking the minimum value of the adjacent pixels and then taking the larger of the adjacent minimum values.

【0019】図5は、本発明の動画の雑音低減処理装置
の第2実施例の構成を示す。この実施例は、図1の実施
例と同一の画素組合せ選択回路2の出力値L,D,A,
UおよびPを受ける最大値組発生回路7と、最小値出力
回路8とを備える。最大値組発生回路7は、4つの最大
値出力回路72、74、76および78を有する。最大
値出力回路72は、2つの値の組合せ(A,L)を受け
て、これらの値のうち大きい方の値max(A,L)を
出力する。最大値出力回路74は、2つの値の組合せ(
A,D)を受けて、これらの値のうちの大きい方の値m
ax(A,D)を出力する。最大値出力回路76は、2
つの値の組合せ(A,U)を受けて、これらの値のうち
の大きい方の値max(A,U)を出力する。最大値出
力回路78は、2つ値の組合せ(A,P)を受けて、こ
れらの値のうちの大きい方の値max(A,P)を出力
する。最小値出力回路8は、4つの最大値出力回路72
、74、76、および78の出力値を受けて、これらの
値の最小値A2=min{max(A,U),max(
A,D),max(A,L),max(A,P)}を処
理対象画素の値として出力する。
FIG. 5 shows the configuration of a second embodiment of the moving image noise reduction processing apparatus of the present invention. In this embodiment, the output values L, D, A,
It includes a maximum value set generation circuit 7 that receives U and P, and a minimum value output circuit 8. Maximum value set generation circuit 7 has four maximum value output circuits 72, 74, 76 and 78. The maximum value output circuit 72 receives the combination of two values (A, L) and outputs the larger value max (A, L) of these values. The maximum value output circuit 74 outputs a combination of two values (
A, D), the larger of these values m
Output ax(A,D). The maximum value output circuit 76 has 2
It receives a combination of two values (A, U) and outputs the larger value max (A, U) of these values. The maximum value output circuit 78 receives the combination of two values (A, P) and outputs the larger value max (A, P) of these values. The minimum value output circuit 8 includes four maximum value output circuits 72
, 74, 76, and 78, the minimum value of these values A2=min{max(A,U), max(
A, D), max (A, L), max (A, P)} as the value of the pixel to be processed.

【0020】図5に示された動画の雑音低減処理装置に
おいては、処理対象画素に対して空間的に垂直方向に位
置する画素の値UおよびD、ならびに処理処理対象画素
に対して時間的に前後に位置する画素の値PおよびLの
それぞれと処理対象画素の値Aとの組合せ(A,U),
(A,D),(A,L)および(A,P)が選択され、
これらの組合せ中のそれぞれについて最大値が求められ
、求められた最大値のうち最小値が処理対象画素として
出力されるので、有意画像のエッジを劣化させることな
く、図6に示すような零方向(すなわち負方向)のラン
ダム雑音およびバースト雑音の双方を低減させることが
できる。
In the moving image noise reduction processing device shown in FIG. A combination (A, U) of the values P and L of the pixels located before and after each and the value A of the pixel to be processed,
(A, D), (A, L) and (A, P) are selected,
The maximum value is determined for each of these combinations, and the minimum value among the determined maximum values is output as the pixel to be processed. Therefore, the zero direction as shown in Figure 6 is obtained without deteriorating the edges of the significant image. (ie, in the negative direction) and burst noise can be reduced.

【0021】図7は、本発明の動画の雑音低減処理装置
の第3実施例の構成を示す。この実施例は、図1に示さ
れた最小値組発生回路4および最大値出力回路6と、図
5に示された最大値発生回路7及び最小値出力回路8と
、図1と同一の画素組合せ選択回路2の出力値L,D,
A,U,及びPを受けて、これらの値の平均値AVEを
出力する平均回路9と、減算器10および11と、比較
器12と、選択器13とを備えている。減算器10は、
最小値出力回路6の出力A1と、平均回路9の出力AV
Eとの差を出力する。減算器11は、最小出力回路8の
出力A2と、平均回路9の出力AVEとの差を出力する
。比較器12には減算器10と11の出力を比較し、前
者の方が大きいときに“1”を、後者の方が大きいとき
に“0”をそれぞれ出力する。選択器13は、比較器1
2から“1”を受けたときに最小値出力回路8の出力A
2を処理対象画素の値A3として出力する。また、選択
器13は、比較器12から“0”を受けたときに最大値
出力回路6の出力A1を処理対象画素の値A3として出
力する。
FIG. 7 shows the configuration of a third embodiment of the moving image noise reduction processing apparatus of the present invention. This embodiment includes the minimum value set generation circuit 4 and maximum value output circuit 6 shown in FIG. 1, the maximum value generation circuit 7 and minimum value output circuit 8 shown in FIG. 5, and the same pixel as in FIG. The output values L, D, of the combination selection circuit 2
It includes an averaging circuit 9 that receives A, U, and P and outputs an average value AVE of these values, subtracters 10 and 11, a comparator 12, and a selector 13. The subtractor 10 is
Output A1 of minimum value output circuit 6 and output AV of average circuit 9
Outputs the difference from E. The subtracter 11 outputs the difference between the output A2 of the minimum output circuit 8 and the output AVE of the average circuit 9. The comparator 12 compares the outputs of the subtractors 10 and 11, and outputs "1" when the former is larger, and outputs "0" when the latter is larger. The selector 13 is the comparator 1
When receiving “1” from 2, the output A of the minimum value output circuit 8
2 is output as the value A3 of the pixel to be processed. Further, when the selector 13 receives "0" from the comparator 12, it outputs the output A1 of the maximum value output circuit 6 as the value A3 of the pixel to be processed.

【0022】要するに、図7の実施例は、最大値出力回
路6の出力A1と、最小値出力回路8の出力値A2のう
ち、L,D,A,U,およびPの平均値に近い方の値を
処理対象画素の値A3として出力するので、図3に示さ
れたピーク方向雑音及び図6に示された零方向雑音の双
方を除去することができる。
In short, the embodiment shown in FIG. 7 selects the output value A1 of the maximum value output circuit 6 and the output value A2 of the minimum value output circuit 8, whichever is closer to the average value of L, D, A, U, and P. Since the value of is outputted as the value A3 of the pixel to be processed, both the peak direction noise shown in FIG. 3 and the zero direction noise shown in FIG. 6 can be removed.

【0023】なお、上述の図1、図5及び図7に示され
た実施例は、U,D,PおよびLの1つとAとの組合せ
を(例えば(A,U),(A,D))選択しているが、
例えばU,D,PおよびLのうちの2つとAとの組合せ
(例えば(A,U,D)等)を選択してもよい。ただし
、3つ以上の値の組合せとすると、画像がのっぺりする
ので、Aを含む2つの値の組合せの方が好ましい。
Note that the embodiments shown in FIGS. 1, 5, and 7 described above have a combination of one of U, D, P, and L with A (for example, (A, U), (A, D )) is selected, but
For example, a combination of two of U, D, P, and L and A (for example, (A, U, D), etc.) may be selected. However, if a combination of three or more values is used, the image will look flat, so a combination of two values including A is preferable.

【0024】また、上述の実施例は、1ライン上および
下の画素を使用しているが、2、3ライン等、複数ライ
ン上および下の画素を使用してもよい。
Furthermore, although the above-described embodiment uses pixels above and below one line, pixels above and below a plurality of lines, such as two or three lines, may be used.

【0025】さらに、上述の実施例では、1フレーム前
後のフレームを使用しているが、2、3フレーム前後等
、複数フレーム前後のフレームを使用してもよい。
Further, in the above-described embodiment, frames before and after one frame are used, but frames before and after a plurality of frames, such as two or three frames, may be used.

【0026】[0026]

【発明の効果】以上のように請求項1に記載の動画の雑
音低減処理装置によれば、動画素データ列に対して空間
的に垂直方向および時間方向に非線形フィルタリングを
行うことができ、有意画像のエッジを劣化させることな
く、ピーク方向(すなわち正方向)のランダム雑音およ
びバースト雑音の双方を低減させることができる。
As described above, according to the moving image noise reduction processing device according to claim 1, it is possible to perform nonlinear filtering on a moving image data string spatially in the vertical direction and in the temporal direction. Both random noise and burst noise in the peak direction (ie, in the positive direction) can be reduced without deteriorating the edges of the image.

【0027】請求項2に記載の動画の雑音低減処理装置
によれば、有意画像のエッジを劣化させることなく、零
方向(負方向)のランダム雑音およびバースト雑音の双
方を低減させることができる。
According to the moving image noise reduction processing apparatus according to the second aspect of the present invention, both random noise in the zero direction (negative direction) and burst noise can be reduced without deteriorating the edges of a significant image.

【0028】また、請求項1および2の装置は、ともに
、雑音が多くなっても、同じ雑音低減効果を得ることが
でき、また、他の画像処理とは独立に雑音低減処理を行
うことができる。
[0028] Furthermore, both the apparatuses according to claims 1 and 2 can obtain the same noise reduction effect even when the noise increases, and can perform noise reduction processing independently of other image processing. can.

【図面の簡単な説明】[Brief explanation of the drawing]

【図1】本発明の動画の雑音低減処理装置の第1実施例
の構成を示すブロック図
FIG. 1 is a block diagram showing the configuration of a first embodiment of a moving image noise reduction processing device of the present invention.

【図2】図1の装置で使用する画素の空間的および時間
的位置関係を示す説明図
[Fig. 2] An explanatory diagram showing the spatial and temporal positional relationship of pixels used in the apparatus of Fig. 1.

【図3】図1の実施例によって低減できる雑音例を示す
波形図
[Figure 3] Waveform diagram showing an example of noise that can be reduced by the embodiment in Figure 1

【図4】図1の実施例の雑音低減動作の説明図FIG. 4 is an explanatory diagram of the noise reduction operation of the embodiment in FIG. 1.

【図5】
本発明の動画の雑音低減処理装置の第2実施例を示すブ
ロック図
[Figure 5]
A block diagram showing a second embodiment of the moving image noise reduction processing device of the present invention

【図6】図5の実施例によって低減される雑音例を示す
波形図
FIG. 6 is a waveform diagram showing an example of noise reduced by the embodiment of FIG. 5;

【図7】本発明の動画の雑音低減処理装置の第3実施例
を示すブロック図
FIG. 7 is a block diagram showing a third embodiment of the moving image noise reduction processing device of the present invention.

【符号の説明】[Explanation of symbols]

2  画素組合せ選択回路 4  最小値組発生回路 6  最大値出力回路 7  最大値組発生回路 8  最小値出力回路 10  減算器 11  減算器 12  比較器 2 Pixel combination selection circuit 4 Minimum value set generation circuit 6 Maximum value output circuit 7 Maximum value set generation circuit 8 Minimum value output circuit 10 Subtractor 11 Subtractor 12 Comparator

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】  各フレームが複数の画素によって構成
される時間的に連続した複数フレームから成る動画の雑
音低減処理装置であって、処理対象画素が含まれるフレ
ームにおいて前記処理対象画素に対して上および下に位
置する画素の値をそれぞれUおよびD、前記処理対象画
素が含まれるフレームに対して時間的に前後のフレーム
中の前記処理対象画素と同一位置にある画素の値をPお
よびL、前記処理対象画素の値をAとしたときに、前記
U,D,PおよびLの少なくとも1つと前記Aとの組合
せを所定組選択する手段と、前記選択された組合せのそ
れぞれについて、その組合せ中の最小値を発生する手段
と、前記最小値のうちの最大値を前記処理対象画素の値
として出力する手段とを備えることを特徴とする動画の
雑音低減処理装置。
1. A noise reduction processing device for a moving image consisting of a plurality of temporally consecutive frames, each frame of which is composed of a plurality of pixels, wherein in a frame including a pixel to be processed, a and the values of the pixels located below are U and D, respectively, and the values of pixels located at the same position as the pixel to be processed in frames temporally before and after the frame including the pixel to be processed are P and L, respectively. When the value of the pixel to be processed is A, means for selecting a predetermined set of combinations of at least one of the U, D, P, and L and the A, and for each of the selected combinations, 1. A moving image noise reduction processing apparatus, comprising: means for generating a minimum value; and means for outputting a maximum value of the minimum values as a value of the pixel to be processed.
【請求項2】  各フレームが複数の画素によって構成
される時間的に連続した複数フレームから成る動画の雑
音低減処理装置であって、処理対象画素が含まれるフレ
ームにおいて前記処理対象画素に対して上および下に位
置する画素の値をそれぞれUおよびD、前記処理対象画
素が含まれるフレームに対して時間的に前後のフレーム
中の前記処理対象画素と同一位置にある画素の値をPお
よびL、前記処理対象画素の値をAとしたときに、前記
U,D,PおよびLの少なくとも1つと前記Aとの組合
せを所定組選択する手段と、前記選択された組合せのそ
れぞれについて、その組合せ中の最大値を発生する手段
と、前記最大値のうちの最小値を前記処理対象画素の値
として出力する手段と備えることを特徴とする動画の雑
音低減処理装置。
2. A noise reduction processing device for a moving image consisting of a plurality of temporally consecutive frames, each frame of which is composed of a plurality of pixels, wherein in a frame including a pixel to be processed, a and the values of the pixels located below are U and D, respectively, and the values of pixels located at the same position as the pixel to be processed in frames temporally before and after the frame including the pixel to be processed are P and L, respectively. When the value of the pixel to be processed is A, means for selecting a predetermined set of combinations of at least one of the U, D, P, and L and the A, and for each of the selected combinations, 1. A moving image noise reduction processing apparatus, comprising: means for generating a maximum value; and means for outputting a minimum value of the maximum values as a value of the pixel to be processed.
JP2416522A 1990-12-28 1990-12-28 Noise reducing processor for moving image Withdrawn JPH04234266A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2416522A JPH04234266A (en) 1990-12-28 1990-12-28 Noise reducing processor for moving image

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2416522A JPH04234266A (en) 1990-12-28 1990-12-28 Noise reducing processor for moving image

Publications (1)

Publication Number Publication Date
JPH04234266A true JPH04234266A (en) 1992-08-21

Family

ID=18524743

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2416522A Withdrawn JPH04234266A (en) 1990-12-28 1990-12-28 Noise reducing processor for moving image

Country Status (1)

Country Link
JP (1) JPH04234266A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006018658A (en) * 2004-07-02 2006-01-19 Mitsubishi Electric Corp Image processor and image monitoring system using this image processor

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006018658A (en) * 2004-07-02 2006-01-19 Mitsubishi Electric Corp Image processor and image monitoring system using this image processor
JP4506308B2 (en) * 2004-07-02 2010-07-21 三菱電機株式会社 Image processing apparatus and image monitoring system using the image processing apparatus

Similar Documents

Publication Publication Date Title
EP0706739A1 (en) Three dimensional median and recursive filtering for video image enhancement
JP3044501B2 (en) Video signal processing method and apparatus
JP2576989B2 (en) A method to reduce digital video signal noise by motion detection
JP2853298B2 (en) Television signal processor
JPH04234266A (en) Noise reducing processor for moving image
JPH06319152A (en) Time spatial picture filter
KR960004134B1 (en) Impulse noise reducing method and apparatus
JP3106831B2 (en) Video signal processing device
GB2264414A (en) Motion compensated noise reduction
JP2830587B2 (en) Video signal processing device
JP2004159147A (en) Block noise reduction circuit
JPH0256179A (en) Picture noise removal processing system
JPH09312788A (en) Noise reduction circuit
JP3424372B2 (en) Noise reduction device
JP2936893B2 (en) Video signal noise reduction device
JPH04227183A (en) Dynamic signal detecting circuit
JPH04176266A (en) Outline correcting device
JPH051178Y2 (en)
JP2567879B2 (en) Image vertical edge detection circuit
JP2791134B2 (en) Noise reduction circuit
JP2021027531A (en) Noise reduction method
JP2001274995A (en) Noise eliminator
JP4022877B2 (en) Noise reduction circuit for image signals
JP2006041776A (en) Video signal processor
JP2557274B2 (en) Image signal noise reduction device

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19980312