JP2004159147A - Block noise reduction circuit - Google Patents
Block noise reduction circuit Download PDFInfo
- Publication number
- JP2004159147A JP2004159147A JP2002323587A JP2002323587A JP2004159147A JP 2004159147 A JP2004159147 A JP 2004159147A JP 2002323587 A JP2002323587 A JP 2002323587A JP 2002323587 A JP2002323587 A JP 2002323587A JP 2004159147 A JP2004159147 A JP 2004159147A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- block noise
- unit
- output
- detecting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Compression Or Coding Systems Of Tv Signals (AREA)
- Compression Of Band Width Or Redundancy In Fax (AREA)
- Picture Signal Circuits (AREA)
- Processing Of Color Television Signals (AREA)
Abstract
Description
【0001】
【発明の属する技術分野】
本発明は、映像信号処理に関するもので、詳しくは、映像信号の隣接する複数の画素を1つのブロックとして圧縮する画像圧縮方法において、この圧縮された画像をデコードした際に生じるブロックノイズを低減する回路に関するものである。
【0002】
【従来の技術】
従来より、離散コサイン変換(DCT)を用いた画像圧縮の規格の1つとしてMPEG規格があり、映像信号を圧縮する際に隣接する複数の画素を1つのブロックとして、例えば、縦8画素×横8画素を1つのブロックとして、ブロック内の相関性の高さを利用してブロック単位で圧縮を行う方法が使用されている。デコード側ではこれを伸張して元の信号に復元する。この方法では、圧縮効率を高くすることで情報量を小さくすることができるが、ブロック単位で処理を行っているため、ブロックの境界において階調差が生じる場合があり、特に、階調が滑らかな部分において顕著である。このような、隣接ブロック間での階調差によるノイズは、ブロックノイズと呼ばれる。
【0003】
従来のブロックノイズ低減回路の1つとして、図15に示すものがある。この図15に示す回路は、映像信号入力端子10からの入力信号を1H遅延回路と1D遅延回路を組み合わせて遅延させることで、着目画素を中心とした3ライン×3ドットの範囲の計9画素分の信号を生成し、この9画素分の信号を加算回路85で加算し、加算後の信号を1/9倍係数回路86で1/9倍して平均をとって映像信号出力端子13から出力する回路であり、このように平均化することで、ブロックの境界を滑らかにすることができる。
【0004】
また、図示しないが、信号差分検出部で検出した差分を、閾値判定部において閾値と比較して、差分が閾値よりも大きい場合は、その差分は原映像に存在する輪郭成分とみなし、差分が閾値よりも小さい場合に、その差分を歪み(ブロックノイズ部分)とみなして平均化処理を行うものがあり、この発明によれば、強い輪郭成分に平均化処理がなされることはなくなる(例えば、特許文献1参照)。さらに、ブロックノイズ部分にのみ平均化処理を施すものがあり、これは、復号器としての発明で、予めブロックの境界部分が認識できている場合の発明であり、後述する本願発明のようにブロックの境界が分からない場合に適用できるものではない(例えば、特許文献2参照)。
【0005】
【特許文献1】
特開2000−102020号公報
【特許文献2】
特開平6−54311号公報
【0006】
【発明が解決しようとする課題】
図15で示した従来回路による方法によっても、ブロックノイズを低減することは可能であるが、映像本来の輪郭成分も平均化されてしまうため、不鮮明な映像となってしまうという欠点があった。
また特許文献1に記載の発明によれば、図15の回路で問題であった映像本来の強い輪郭成分が平均化されてしまうという問題は解消できるが、判断条件が閾値のみであるため、閾値よりも小さいが、ブロックノイズではなく原映像信号の弱い輪郭成分である部分にも平均化処理がなされてしまい、映像の画質が劣化してしまうという問題があった。
【0007】
本発明は、上記問題点に鑑みなされたもので、ブロックノイズを検出してブロックノイズ部分のみ平均化して画像の歪みを低減する回路を提供することを目的とするものである。
【0008】
【課題を解決するための手段】
本発明は、入力された輝度信号Yについて、着目画素とその上下に隣接する画素とから垂直方向の輪郭成分を検出する垂直輪郭検出部と、検出した輪郭成分をその大きさに応じて−2、−1、0、+1、+2の5段階のレベルに振り分ける制限部と、制限部の出力結果のうち+1と−1の出力の水平連続性からブロックノイズ部分を検出する水平連続性検出部と、ブロックノイズと判断された部分に平均化処理を施す平均化フィルタ部とからなり、水平連続性検出部は、制限部の出力結果について着目画素を中心とした3ライン×3ドットの領域に注目し、水平方向のいずれか1列に+1の出力結果が連続して、この+1の出力結果が連続した列に隣接した列に−1の出力結果が連続して、残りの1列は0の出力結果が連続している場合に、そのパターンをブロックノイズとして検出するようにし、平均化フィルタ部では、ブロックノイズとして検出されたパターンの+1の列と−1の列の計6画素について平均をとって出力するようにしたことを特徴とするブロックノイズ低減回路である。
【0009】
このような構成とすることで、映像本来の輪郭成分は平均化せずに、ブロックノイズと判断されたパターン部分にのみ平均化処理を行うことができ、その結果、映像本来の輪郭成分がぼやけることのない鮮明な映像を得ることができる。
【0010】
【発明の実施の形態】
本発明の実施の形態を図面に基づいて説明する。
実施例1;
本発明のブロックノイズ低減回路の構成を示す図1において、輝度信号入力端子10からの入力輝度信号は、ブロックノイズ検出部11、及び、平均化フィルタ部12に入力され、この平均化フィルタ部12では、ブロックノイズ検出部11で検出したブロックノイズ部分にのみ平均化処理を施して輝度信号出力端子13から出力する。このうちブロックノイズ検出部11は、垂直輪郭検出部14、制限部15、水平連続性検出部16からなり、これらによってブロックノイズを検出する。
【0011】
前記垂直輪郭検出部14は、着目画素とその上下に隣接する画素とから垂直方向の輪郭成分を検出するためのもので、その構成を図2を用いて説明する。この垂直輪郭検出部14で検出する輪郭成分は、輝度差に基づいたものであり、この段階では、元画像の輪郭成分とブロックノイズの区切れ部分とを区別することなく、どちらも輪郭として検出する。図2において、輝度信号入力端子10からの入力輝度信号は、−1/2倍係数回路19で−1/2倍されて加算回路22に入力される。また、輝度信号入力端子10からの入力輝度信号は、1H遅延回路17で1ライン遅延された後、1倍係数回路20に入力され、1倍されて、加算回路22に入力される。さらに、輝度信号入力端子10からの入力輝度信号は、1H遅延回路17、1H遅延回路18で1ラインずつ計2ライン遅延された後、−1/2倍係数回路21に入力され、−1/2倍されて加算回路22に入力される。加算回路22では、これら3つのデータを加算し、この加算結果を輪郭成分として、輪郭成分出力端子23から出力する。なお、−1/2倍係数回路19、1倍係数回路20、−1/2倍係数回路21の係数は、合計して0になるように設定されている。
【0012】
前記制限部15は、垂直輪郭検出部14からの各画素の輪郭成分を、その大きさに基づいて、−2、−1、0、+1、+2の5段階のレベルに振り分けて出力する。このうち、−2、+2に振り分けられた輪郭成分は、映像本来の輪郭成分と判断し、−1、+1に振り分けられた輪郭成分をブロックノイズの候補とする。図3は、制限部15の入出力特性を示したものである。この図3において、入力された輪郭成分Xが、X<−k2の場合には、その画素のレベルを−2として出力する。入力された輪郭成分Xが、−k2≦X≦−k1の場合には、その画素のレベルを−1として出力する。入力された輪郭成分Xが、−k1<X<+k1の場合には、その画素のレベルを0として出力する。入力された輪郭成分Xが、+k1≦X≦+k2の場合には、その画素のレベルを+1として出力する。入力された輪郭成分Xが、+k2<Xの場合には、その画素のレベルを+2として出力する。ここで、−k2、−k1、+k1、+k2の値は、適宜設定できるものであるが、−k2≦X≦−k1、及び、+k1≦X≦+k2の範囲にブロックノイズの成分を含むように設定する。
【0013】
前記水平連続性検出部16は、制限部15で振り分けたレベルのうち、−1、+1に該当する画素が水平方向に連続している部分を検出する。具体的には、着目画素を中心として3ライン×3ドットの範囲についてのレベル分布を調べ、そのレベル分布が、図4に示す4つのパターンであった場合はそのパターンをブロックノイズとして検出し、他のパターンの場合にはブロックノイズではない部分と判断し、これらのパターンに応じて平均化フィルタ部12に−1、0、+1の何れかの信号を出力する。具体的には、図4(a)は、1ライン目が全て0、2ライン目が全て+1、3ライン目が全て−1となっており、この場合、2ライン目と3ライン目の間がブロックノイズと判断し、+1を出力する。図4(b)は、1ライン目が全て0、2ライン目が全て−1、3ライン目が全て+1となっており、この場合、2ライン目と3ライン目の間がブロックノイズと判断し、+1を出力する。すなわち、水平連続性検出部16で+1を出力したときは、下方の6画素にブロックノイズが存在することを表している。図4(c)は、1ライン目が全て−1、2ライン目が全て+1、3ライン目が全て0となっており、この場合、1ライン目と2ライン目の間がブロックノイズと判断し、−1を出力する。図4(d)は、1ライン目が全て+1、2ライン目が全て−1、3ライン目が全て0となっており、この場合、1ライン目と2ライン目の間がブロックノイズと判断し、−1を出力する。すなわち、水平連続性検出部16で−1を出力したときは、上方の6画素にブロックノイズが存在することを表している。これら4つのパターンに該当しないものは全て0を出力する。
【0014】
前記平均化フィルタ部12は、水平連続性検出部16からの信号が−1、+1の場合のみ、ブロックノイズに該当する箇所に平均化処理を施して輝度信号出力端子13から出力する。具体的には、図4(a)(b)のような、下方の6画素である2ライン目と3ライン目の間がブロックノイズの区切れである場合は、水平連続性検出部16で+1が出力されるので、この場合は、平均化フィルタ部12において着目画素の下部6画素で平均化を行い、また、図4(c)(d)のような、上方の6画素である1ライン目と2ライン目の間がブロックノイズの区切れである場合は、水平連続性検出部16で−1が出力されるので、この場合は、平均化フィルタ部12において着目画素の上部6画素で平均化を行う。
【0015】
前記平均化フィルタ部12の具体的な構成について図5を用いて説明する。図5において、平均化フィルタ部12では、遅延のない入力輝度信号と、この入力輝度信号に1H遅延回路24を介して1ライン遅延させた1ライン遅延信号と、1ライン遅延信号に1H遅延回路25を介してさらに1ライン遅延させた2ライン遅延信号とが構成され、このうち、遅延のない入力輝度信号と2ライン遅延信号とが加算信号選択部26に入力される。この加算信号選択部26では、前記水平連続性検出部16からの出力信号に応じて後段の加算回路27に出力する信号を選択する。具体的には、水平連続性検出部16からの出力信号が+1の場合には、加算信号選択部26は、遅延のない入力輝度信号を後段の加算回路27に出力し、また、水平連続性検出部16からの出力信号が−1の場合には、加算信号選択部26は、2ライン遅延信号を後段の加算回路27に出力する。加算回路27では、加算信号選択部26で選択された信号と前記1ライン遅延信号とを加算して、後段の1/2倍係数回路28に出力する。1/2倍係数回路28で1/2倍された信号は、加算回路31に入力されるものと、1D遅延回路29を介して1ドット遅延されて加算回路31に入力されるものと、1D遅延回路29と1D遅延回路30を介して2ドット遅延されて加算回路31に入力されるものとがあり、加算回路31では、これら3つの信号を加算して出力する。加算回路31からの信号は、1/3倍係数回路32で1/3倍されて、6画素分を平均化したのち、出力信号選択部33に入力される。出力信号選択部33には、前記1ライン遅延信号も入力され、前記水平連続性検出部16からの出力信号が−1又は+1の場合には、1/3倍係数回路32からの信号を輝度信号出力端子13に出力し、水平連続性検出部16からの出力信号が0の場合には、1ライン遅延信号を輝度信号出力端子13に出力する。
【0016】
このような構成により、垂直輪郭検出部14からの各画素の輪郭成分を制限部15で−2、−1、0、+1、+2の5段階のレベルに振り分けて、このうち、−1、+1に振り分けられた輪郭成分をブロックノイズの候補として、その−1、+1と判別された画素が図4のようなパターンである場合のみ平均化フィルタ部12で平均化処理を行う。−2、+2に振り分けられた映像本来の輪郭成分は平均化されない。このため、ブロックノイズのみを低減させることができる。
【0017】
実施例2;
前記実施例では、垂直成分を検出するために、ブロックノイズ検出部11を垂直輪郭検出部14、制限部15、水平連続性検出部16で構成して、このブロックノイズ検出部11で検出した垂直ブロックノイズ部分に平均化フィルタ部35で平均化処理を行って出力するようにしたが、本発明はこれに限られるものではない。
本発明のブロックノイズ低減回路の他の実施例を図6に基づいて説明する。図6において、輝度信号入力端子10からの入力輝度信号は、ブロックノイズ検出部34及び平均化フィルタ部35に入力され、この平均化フィルタ部35では、ブロックノイズ検出部34で検出したブロックノイズ部分にのみ平均化処理を施して輝度信号出力端子13から出力する。このうちブロックノイズ検出部34は、水平輪郭検出部36、制限部15、垂直連続性検出部37からなり、これらによってブロックノイズを検出する。
【0018】
前記水平輪郭検出部36は、着目画素と両隣の水平方向に連続する3画素から輪郭成分を検出するためのもので、その構成を図7を用いて説明する。この水平輪郭検出部36で検出する輪郭成分は、輝度差に基づいたものであり、この段階では、元画像の輪郭成分とブロックノイズの区切れ部分とを区別することなく、どちらも輪郭として検出する。図7において、輝度信号入力端子10からの入力輝度信号は、−1/2倍係数回路40で−1/2倍されて加算回路43に入力される。また、輝度信号入力端子10からの入力輝度信号は、1D遅延回路38で1ドット遅延された後、1倍係数回路41に入力され、1倍されて、加算回路43に入力される。さらに、輝度信号入力端子10からの入力輝度信号は、1D遅延回路38、1D遅延回路39で1ドットずつ計2ドット遅延された後、−1/2倍係数回路42に入力され、−1/2倍されて加算回路43に入力される。加算回路43では、これら3つのデータを加算し、この加算結果を輪郭成分として、輪郭成分出力端子44から出力する。なお、−1/2倍係数回路40、1倍係数回路41、−1/2倍係数回路42の係数は、合計して0になるように設定されている。
【0019】
前記制限部15は、前記実施例と同様の構成であり、水平輪郭検出部36からの各画素の輪郭成分を、その大きさに基づいて、−2、−1、0、+1、+2の5段階のレベルに振り分けて出力する。このうち、−2、+2に振り分けられた輪郭成分は、映像本来の輪郭成分と判断し、−1、+1に振り分けられた輪郭成分をブロックノイズの候補とする。−k2≦X≦−k1、及び、+k1≦X≦+k2の範囲にブロックノイズの成分を含むように、−k2、−k1、+k1、+k2の値を設定する。
【0020】
前記垂直連続性検出部37は、制限部15で振り分けたレベルのうち、−1、+1に該当する画素が垂直方向に連続している部分を検出する。具体的には、着目画素を中心として3ライン×3ドットの範囲についてのレベル分布を調べ、そのレベル分布が、図8に示す4つのパターンであった場合はそのパターンをブロックノイズとして検出し、他のパターンの場合にはブロックノイズではない部分と判断し、これらのパターンに応じて平均化フィルタ部35に−1、0、+1の何れかの信号を出力する。具体的には、図8(a)は、1ドット目の縦列が全て0、2ドット目の縦列が全て+1、3ドット目の縦列が全て−1となっており、この場合、2ドット目の縦列と3ドット目の縦列の間がブロックノイズと判断し、+1を出力する。図8(b)は、1ドット目の縦列が全て0、2ドット目の縦列が全て−1、3ドット目の縦列が全て+1となっており、この場合、2ドット目の縦列と3ドット目の縦列の間がブロックノイズと判断し、+1を出力する。すなわち、垂直連続性検出部37で+1を出力したときは、右側の6画素にブロックノイズが存在することを表している。図8(c)は、1ドット目の縦列が全て−1、2ドット目の縦列が全て+1、3ドット目の縦列が全て0となっており、この場合、1ドット目の縦列と2ドット目の縦列の間がブロックノイズと判断し、−1を出力する。図8(d)は、1ドット目の縦列が全て+1、2ドット目の縦列が全て−1、3ドット目の縦列が全て0となっており、この場合、1ドット目の縦列と2ドット目の縦列の間がブロックノイズと判断し、−1を出力する。すなわち、垂直連続性検出部37で−1を出力したときは、左側の6画素にブロックノイズが存在することを表している。これら4つのパターンに該当しないものは全て0を出力する。
【0021】
前記平均化フィルタ部35は、垂直連続性検出部37からの信号が−1、+1の場合のみ、ブロックノイズに該当する箇所に平均化処理を施して輝度信号出力端子13から出力する。具体的には、図8(a)(b)のような、右側の6画素である2ドット目の縦列と3ドット目の縦列の間がブロックノイズの区切れである場合は、垂直連続性検出部37で+1が出力されるので、この場合は、平均化フィルタ部35において着目画素の右側6画素で平均化を行い、また、図8(c)(d)のような、左側の6画素である1ドット目の縦列と2ドット目の縦列の間がブロックノイズの区切れである場合は、垂直連続性検出部37で−1が出力されるので、この場合は、平均化フィルタ部35において着目画素の左側6画素で平均化を行う。
【0022】
前記平均化フィルタ部35の具体的な構成について図9を用いて説明する。図9において、平均化フィルタ部35では、遅延のない入力輝度信号と、この入力輝度信号に1H遅延回路45を介して1ライン遅延させた1ライン遅延信号と、1ライン遅延信号に1H遅延回路46を介してさらに1ライン遅延させた2ライン遅延信号とが構成され、これら3つの信号が加算回路47に入力されて加算される。加算回路47からの信号は、1/3倍係数回路48で1/3倍されて出力される。さらに、この1/3倍係数回路48からの信号と、1/3倍係数回路48からの信号に1D遅延回路49を介して1ドット遅延させた1ドット遅延信号と、1/3倍係数回路48からの信号に1D遅延回路49、1D遅延回路50を介して2ドット遅延させた2ドット遅延信号とが構成され、このうち、1/3倍係数回路48からの信号と2ドット遅延信号とが加算信号選択部51に入力される。この加算信号選択部51では、前記垂直連続性検出部37からの出力信号に応じて後段の加算回路52に出力する信号を選択する。具体的には、垂直連続性検出部37からの出力信号が+1の場合には、1/3倍係数回路48からの信号を後段の加算回路52に出力し、垂直連続性検出部37からの出力信号が−1の場合には、2ドット遅延信号を後段の加算回路52に出力する。加算回路52では、加算信号選択部51で選択された信号と前記1ドット遅延信号とを加算して、後段の1/2倍係数回路53に出力する。1/2倍係数回路53で1/2倍された信号は、出力信号選択部55に入力される。出力信号選択部55には、前記1ライン遅延信号に1D遅延回路54を介して1ドット遅延させた1ライン1ドット遅延信号も入力され、前記垂直連続性検出部37からの出力信号が−1又は+1の場合には、1/2倍係数回路53からの信号を輝度信号出力端子13に出力し、垂直連続性検出部37からの出力信号が0の場合には、1ライン1ドット遅延信号を輝度信号出力端子13に出力する。
【0023】
このような構成により、水平輪郭検出部36からの各画素の輪郭成分を制限部15で−2、−1、0、+1、+2の5段階のレベルに振り分けて、このうち、−1、+1に振り分けられた輪郭成分をブロックノイズの候補として、その−1、+1と判別された画素が図8のようなパターンである場合のみ平均化フィルタ部35で平均化処理を行う。−2、+2に振り分けられた映像本来の輪郭成分は平均化されない。このため、ブロックノイズのみを低減させることができる。
【0024】
実施例3;
前記2つの実施例では、それぞれ水平方向又は垂直方向のいずれか一方向のブロックノイズを検出して平均化するようにしたが、図10に示すように、これらを組み合わせて構成することにより、水平方向と垂直方向のどちらのブロックノイズも検出可能なブロックノイズ低減回路を構成することができる。
【0025】
この図10において、輝度信号入力端子10からの入力輝度信号は、ブロックノイズ検出部56、及び、平均化フィルタ部57に入力され、この平均化フィルタ部57では、ブロックノイズ検出部56で検出したブロックノイズ部分にのみ平均化処理を施して輝度信号出力端子13から出力する。このうち、ブロックノイズ検出部56は、垂直輪郭検出部14、制限部15、水平連続性検出部16からなる水平方向に連続するブロックノイズを検出する部分と、水平輪郭検出部36、制限部15、垂直連続性検出部37からなる垂直方向に連続するブロックノイズを検出する部分とで構成され、前者は、前記第1実施例と同様の構成であり、後者は、前記第2実施例と同様の構成である。
【0026】
このブロックノイズ検出部56において、水平連続性検出部16では、図4(a)(b)のような、2ライン目と3ライン目の間がブロックノイズであるパターンを検出した場合には+1を出力し、図4(c)(d)のような、1ライン目と2ライン目の間がブロックノイズであるパターンを検出した場合には−1を出力し、これらのパターン以外の場合は0を出力する。また、垂直連続性検出部37では、図8(a)(b)のような、2ドット目の縦列と3ドット目の縦列の間がブロックノイズであるパターンを検出した場合には+1を出力し、図8(c)(d)のような、1ドット目の縦列とドット目の縦列の間がブロックノイズであるパターンを検出した場合には−1を出力し、これらのパターン以外の場合は0を出力する。これらの出力は、平均化フィルタ部57に入力される。
【0027】
前記平均化フィルタ部57は、着目画素を中心とした3ライン×3ドットの計9画素の信号のうち、図4(a)〜(d)又は図8(a)〜(d)のいずれかのパターンに該当した場合に、その該当するブロックノイズ部分の6画素分の信号を加算信号選択部58で選択して、その平均を出力するためのものである。
【0028】
この平均化フィルタ部57の構成を図11に基づいて説明する。図11(a)において、加算信号選択部58に入力される信号は、映像入力輝度信号▲1▼、1ドット遅延信号▲2▼、2ドット遅延信号▲3▼、1ライン遅延信号▲4▼、1ライン1ドット遅延信号▲5▼、1ライン2ドット遅延信号▲6▼、2ライン遅延信号▲7▼、2ライン1ドット遅延信号▲8▼、2ライン2ドット遅延信号▲9▼の9画素分の信号であり、1H遅延回路と1D遅延回路とを組み合わせて、これらの信号を生成している。これら9画素分の信号▲1▼〜▲9▼は、図11(b)に示した画素に対応している。また、加算信号選択部58には、水平連続性検出部16からの検出信号と、垂直連続性検出部37からの検出信号とが入力され、これらの検出信号をもとに9画素分の信号から6画素分の信号を選択して、後段の加算回路59に出力する。例えば、加算信号選択部58に水平連続性検出部16から+1が入力された場合は、図4(a)(b)のように、2ライン目と3ライン目の間がブロックノイズであるパターンなので、▲1▼〜▲9▼の信号のうち、▲1▼〜▲6▼を選択して加算回路59に出力する。また、加算信号選択部58に垂直連続性検出部37から−1が入力された場合は、図8(c)(d)のように、1ドット目の縦列とドット目の縦列の間がブロックノイズであるパターンなので、▲1▼〜▲9▼の信号のうち、▲2▼▲3▼▲5▼▲6▼▲8▼▲9▼を選択して加算回路59に出力する。加算回路59では、選択された6つの信号を加算して後段の1/6倍係数回路60に出力し、この1/6倍係数回路60で1/6倍された信号は、出力信号選択部61に入力される。出力信号選択部61には、1ライン1ドット遅延信号▲5▼も入力され、また、水平連続性検出部16からの検出信号と、垂直連続性検出部37からの検出信号も入力される。この出力信号選択部61では、水平連続性検出部16からの検出信号、及び、垂直連続性検出部37からの検出信号が、いずれも0であった場合は、1ライン1ドット遅延信号▲5▼を選択して輝度信号出力端子13に出力するが、いずれか一方の検出信号が0以外であった場合には、1/6倍係数回路60からの信号を選択して輝度信号出力端子13に出力する。
【0029】
このような構成とすることで、垂直方向のブロックノイズは水平連続性検出部16からの検出信号を用い、水平方向のブロックノイズは垂直連続性検出部37からの検出信号を用いることにより、水平方向と垂直方向のどちらのブロックノイズも平均化して低減することができるので、より鮮明な画像を得ることができる。
【0030】
前記実施例では、輝度信号入力端子10からの入力輝度信号について処理を行う構成で説明したが、その具体例を図面に基づいて説明する。
図12に示すのは、入力される信号がR、G、B信号である場合の本発明の構成を示したものである。この図12において、R信号入力端子62からのR信号は、輝度演算部65に入力されるとともに、R平均化フィルタ部67に入力される。G信号入力端子63からのG信号は、輝度演算部65に入力されるとともに、G平均化フィルタ部68に入力される。B信号入力端子64からのB信号は、輝度演算部65に入力されるとともに、B平均化フィルタ部69に入力される。輝度演算部65では、入力されたR、G、B信号からから輝度信号Yを生成し、この輝度信号Yはブロックノイズ検出部66に入力される。ブロックノイズ検出部66は、前記実施例で記載したブロックノイズ検出部11、34、56のいずれの構成を用いてもよいものであるが、ブロックノイズ検出部56を用いることで、水平方向と垂直方向のどちらのブロックノイズも平均化して低減することができる。このブロックノイズ検出部66での検出結果は、R平均化フィルタ部67、G平均化フィルタ部68、B平均化フィルタ部69に入力され、それぞれの信号毎に平均化処理が行われ、R信号は、R信号出力端子70から出力され、G信号は、G信号出力端子71から出力され、B信号は、B信号出力端子72から出力される。
このような構成とすることで、R、G、Bの各信号でそれぞれブロックノイズを低減することができ、鮮明な画像を得ることができる。
【0031】
図13に示すのは、入力される信号がY信号(輝度信号)、Cb信号(青色差信号)、Cr信号(赤色差信号)である場合の本発明の構成を示したものである。この図13において、Y信号入力端子73からのY信号は、ブロックノイズ検出部76に入力されるとともに、Y平均化フィルタ部77に入力される。Cb信号入力端子74からのCb信号、及び、Cr信号入力端子75からのCr信号は、それぞれCb平均化フィルタ部78、Cr平均化フィルタ部79に入力される。ブロックノイズ検出部76は、前記実施例で記載したブロックノイズ検出部11、34、56のいずれの構成を用いてもよいものであるが、ブロックノイズ検出部56を用いることで、水平方向と垂直方向のどちらのブロックノイズも平均化して低減することができる。このブロックノイズ検出部66での検出結果は、Y平均化フィルタ部77、Cb平均化フィルタ部78、Cr平均化フィルタ部79に入力され、それぞれの信号毎に平均化処理が行われ、Y信号は、Y信号出力端子80から出力され、Cb信号は、Cb信号出力端子81から出力され、Cr信号は、Cr信号出力端子82から出力される。
このような構成とすることで、Y、Cb、Crの各信号でそれぞれブロックノイズを低減することができ、鮮明な画像を得ることができる。
【0032】
図14に示すのは、図13の実施例において、平均化処理をY信号にのみ行うようにして、Cb信号、及び、Cr信号は、それぞれCb遅延調整部83、Cr遅延調整部84でY信号とのタイミングを調整して出力するようにしたものである。この場合、Y信号のブロックノイズのみ低減され、Cb信号、Cr信号についてはブロックノイズの低減が行われないことになるが、輝度信号に対するブロックノイズを低減することで、画像はかなり鮮明になり、図13の場合よりも回路構成に必要な部品点数を削減して構成することができる。
【0033】
前記実施例において、制限部15で5段階のレベルに振り分ける基準として、図3に示すように、−k2、−k1、k1、k2を用いたが、この値はブロックノイズを的確に検出できる値であれば、ある程度の幅を持って設定できるものである。ただし、−k2〜−k1、k1〜k2の範囲が広すぎると、映像本来の輪郭成分もブロックノイズの候補となってしまうため、ブロックノイズのみを検出できる範囲に設定することが好ましい。
【0034】
【発明の効果】
請求項1記載の発明によれば、入力輝度信号Yについて、着目画素とこの着目画素に隣接する画素との輝度差から特定方向の輪郭成分を検出する輪郭検出部と、検出した輪郭成分をその大きさに応じて複数段階のレベルに振り分ける制限部と、制限部の出力結果のうち出力の連続性から予め設定されたブロックノイズ部分と判断される成分を検出する連続性検出部と、ブロックノイズと判断された部分に平均化処理を施す平均化フィルタ部とからなるようにしたので、ブロックノイズを検出して、ブロックノイズ部分のみ平均化して低減させることができる。
【0035】
請求項2記載の発明によれば、入力された輝度信号Yについて、着目画素とその上下に隣接する画素とから垂直方向の輪郭成分を検出する垂直輪郭検出部と、検出した輪郭成分をその大きさに応じて−2、−1、0、+1、+2の5段階のレベルに振り分ける制限部と、制限部の出力結果のうち+1と−1の出力の水平連続性からブロックノイズ部分を検出する水平連続性検出部と、ブロックノイズと判断された部分に平均化処理を施す平均化フィルタ部とからなるようにしたので、垂直方向のブロックノイズを検出して、ブロックノイズ部分のみ平均化して低減させることができる。
【0036】
請求項3記載の発明によれば、入力された輝度信号Yについて、着目画素とその左右に隣接する画素とから水平方向の輪郭成分を検出する水平輪郭検出部と、検出した輪郭成分をその大きさに応じて−2、−1、0、+1、+2の5段階のレベルに振り分ける制限部と、制限部の出力結果のうち+1と−1の出力の垂直連続性からブロックノイズ部分を検出する垂直連続性検出部と、ブロックノイズと判断された部分に平均化処理を施す平均化フィルタ部とからなるようにしたので、水平方向のブロックノイズを検出して、ブロックノイズ部分のみ平均化して低減させることができる。
【0037】
請求項4記載の発明によれば、入力された輝度信号Yについて、着目画素とその上下に隣接する画素とから垂直方向の輪郭成分を検出する垂直輪郭検出部と、検出した輪郭成分をその大きさに応じて−2、−1、0、+1、+2の5段階のレベルに振り分ける制限部と、制限部の出力結果のうち+1と−1の出力の水平連続性からブロックノイズ部分を検出する水平連続性検出部とからなる垂直方向のブロックノイズを検出するブロックノイズ検出部と、着目画素とその左右に隣接する画素とから水平方向の輪郭成分を検出する水平輪郭検出部と、検出した輪郭成分をその大きさに応じて−2、−1、0、+1、+2の5段階のレベルに振り分ける制限部と、制限部の出力結果のうち+1と−1の出力の垂直連続性からブロックノイズ部分を検出する垂直連続性検出部とからなる水平方向のブロックノイズを検出するブロックノイズ検出部と、前記水平連続性検出部又は垂直連続性検出部でブロックノイズと判断された部分に平均化処理を施す平均化フィルタ部とからなるようにしたので、垂直方向のブロックノイズと水平方向のブロックノイズの両者を検出して、ブロックノイズ部分のみ平均化して低減させることができる。
【0038】
請求項5記載の発明によれば、輝度信号Yは、R信号、G信号、B信号の3つの信号から計算したものであり、この輝度信号Yを用いて検出したブロックノイズ部分に平均化処理を施す平均化フィルタ部は、R信号、G信号、B信号で個別に設けて、それぞれで平均化処理を施すようにしたので、入力信号がR信号、G信号、B信号で構成されている場合であっても、それぞれの信号に対して平均化処理を行って、ブロックノイズを低減させることができる。
【0039】
請求項6記載の発明によれば、輝度信号Yは、入力されたY信号、Cb信号、Cr信号の3つの信号のうちの輝度信号Yであり、この輝度信号Yを用いて検出したブロックノイズ部分に平均化処理を施す平均化フィルタ部は、Y信号、Cb信号、Cr信号で個別に設けて、それぞれで平均化処理を施すようにしたので、入力信号がY信号、Cb信号、Cr信号で構成されている場合であっても、それぞれの信号に対して平均化処理を行って、ブロックノイズを低減させることができる。
【0040】
請求項7記載の発明によれば、輝度信号Yは、入力されたY信号、Cb信号、Cr信号の3つの信号のうちの輝度信号Yであり、この輝度信号Yを用いて検出したブロックノイズ部分に平均化処理を施す平均化フィルタ部は、Y信号に対して設け、Cb信号、Cr信号に対しては、Y信号の出力とタイミングをとるためのCb遅延調整部、Cr遅延調整部をそれぞれ設けたので、入力信号がY信号、Cb信号、Cr信号で構成されている場合に、輝度信号Yに対しては平均化処理を行って、Cb信号、Cr信号に対しては輝度信号Yとのタイミングをとって出力することができ、輝度信号Yに対するブロックノイズを低減させることができる。
【0041】
請求項8記載の発明によれば、水平連続性検出部は、制限部の出力結果について着目画素を中心とした3ライン×3ドットの領域に注目し、水平方向のいずれか1列に+1の出力結果が連続して、この+1の出力結果が連続した列に隣接した列に−1の出力結果が連続して、残りの1列は0の出力結果が連続している場合に、そのパターンをブロックノイズとして検出するようにし、平均化フィルタ部では、ブロックノイズとして検出されたパターンの+1の列と−1の列の計6画素について平均をとって出力するようにしたので、垂直方向の輪郭成分を精度よく検出できるため、ブロックノイズを確実に低減することができる。
【0042】
請求項9記載の発明によれば、垂直連続性検出部は、制限部の出力結果について着目画素を中心とした3ライン×3ドットの領域に注目し、垂直方向のいずれか1列に+1の出力結果が連続して、この+1の出力結果が連続した列に隣接した列に−1の出力結果が連続して、残りの1列は0の出力結果が連続している場合に、そのパターンをブロックノイズとして検出するようにし、平均化フィルタ部では、ブロックノイズとして検出されたパターンの+1の列と−1の列の計6画素について平均をとって出力するようにしたので、水平方向の輪郭成分を精度よく検出できるため、ブロックノイズを確実に低減することができる。
【図面の簡単な説明】
【図1】本発明のブロックノイズ低減回路の構成を示したブロック図である。
【図2】図1の回路の垂直輪郭検出部14の構成を示したブロック図である。
【図3】図1の回路の制限部15における入出力特性を示した図である。
【図4】図1の回路の水平連続性検出部16において検出するブロックノイズパターンを示した概念図である。
【図5】図1の回路の平均化フィルタ部12の構成を示したブロック図である。
【図6】本発明のブロックノイズ低減回路の他の構成を示したブロック図である。
【図7】図6の回路の水平輪郭検出部36の構成を示したブロック図である。
【図8】図6の回路の垂直連続性検出部37において検出するブロックノイズパターンを示した概念図である。
【図9】図6の回路の平均化フィルタ部35の構成を示したブロック図である。
【図10】本発明のブロックノイズ低減回路の他の構成を示したブロック図である。
【図11】図10の回路の平均化フィルタ部57の構成を示したブロック図である。
【図12】本発明のブロックノイズ低減回路をR、G、B信号に応用した例を示すブロック図である。
【図13】本発明のブロックノイズ低減回路をY、Cb、Cr信号に応用した例を示すブロック図である。
【図14】本発明のブロックノイズ低減回路をY、Cb、Cr信号に応用した例を示すブロック図である。
【図15】従来のブロックノイズ低減回路の構成を示したブロック図である。
【符号の説明】
10…輝度信号入力端子、11…ブロックノイズ検出部、12…平均化フィルタ部、13…輝度信号出力端子、14…垂直輪郭検出部、15…制限部、16…水平連続性検出部、17…1H遅延回路、18…1H遅延回路、19…−1/2倍係数回路、20…1倍係数回路、21…−1/2倍係数回路、22…加算回路、23…輪郭成分出力端子、24…1H遅延回路、25…1H遅延回路、26…加算信号選択部、27…加算回路、28…1/2倍係数回路、29…1D遅延回路、30…1D遅延回路、31…加算回路、32…1/3倍係数回路、33…出力信号選択部、34…ブロックノイズ検出部、35…平均化フィルタ部、36…水平輪郭検出部、37…垂直連続性検出部、38…1D遅延回路、39…1D遅延回路、40…−1/2倍係数回路、41…1倍係数回路、42…−1/2倍係数回路、43…加算回路、44…輪郭成分出力端子、45…1H遅延回路、46…1H遅延回路、47…加算回路、48…1/3倍係数回路、49…1D遅延回路、50…1D遅延回路、51…加算信号選択部、52…加算回路、53…1/2倍係数回路、54…1D遅延回路、55…出力信号選択部、56…ブロックノイズ検出部、57…平均化フィルタ部、58…加算信号選択部、59…加算回路、60…1/6倍係数回路、61…出力信号選択部、62…R信号入力端子、63…G信号入力端子、64…B信号入力端子、65…輝度演算部、66…ブロックノイズ検出部、67…R平均化フィルタ部、68…G平均化フィルタ部、69…B平均化フィルタ部、70…R信号出力端子、71…G信号出力端子、72…B信号出力端子、73…Y信号入力端子、74…Cb信号入力端子、75…Cr信号入力端子、76…ブロックノイズ検出部、77…Y平均化フィルタ部、78…Cb平均化フィルタ部、79…Cr平均化フィルタ部、80…Y信号出力端子、81…Cb信号出力端子、82…Cr信号出力端子、83…Cb遅延調整部、84…Cr遅延調整部、85…加算回路、86…1/9倍係数回路。[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to video signal processing. More specifically, in an image compression method for compressing a plurality of adjacent pixels of a video signal as one block, block noise generated when decoding the compressed image is reduced. It concerns the circuit.
[0002]
[Prior art]
2. Description of the Related Art Conventionally, there is an MPEG standard as one of image compression standards using discrete cosine transform (DCT). When compressing a video signal, a plurality of adjacent pixels are regarded as one block, for example, 8 pixels vertically × horizontally. A method has been used in which eight pixels are regarded as one block and compression is performed in block units by utilizing the high correlation within the block. On the decoding side, this is expanded and restored to the original signal. In this method, the amount of information can be reduced by increasing the compression efficiency. However, since processing is performed in units of blocks, a gradation difference may occur at a block boundary, and particularly, gradation is smooth. It is remarkable in some parts. Such noise due to the gradation difference between adjacent blocks is called block noise.
[0003]
FIG. 15 shows a conventional block noise reduction circuit. The circuit shown in FIG. 15 delays an input signal from the video
[0004]
Although not shown, the difference detected by the signal difference detection unit is compared with a threshold by a threshold determination unit. If the difference is larger than the threshold, the difference is regarded as a contour component existing in the original video. In the case where the difference is smaller than the threshold, the difference is regarded as a distortion (block noise portion) and an averaging process is performed. According to the present invention, the averaging process is not performed on a strong contour component (for example, Patent Document 1). Further, there is a type in which an averaging process is performed only on a block noise portion. This is an invention in a case where a boundary portion of a block can be recognized in advance in the invention as a decoder. It is not applicable when the boundary of is not known (for example, see Patent Document 2).
[0005]
[Patent Document 1]
JP 2000-102020A
[Patent Document 2]
JP-A-6-54311
[0006]
[Problems to be solved by the invention]
Although the block noise can be reduced by the method using the conventional circuit shown in FIG. 15, the contour components inherent in the video are also averaged, so that there is a drawback that the video becomes unclear.
Further, according to the invention described in
[0007]
The present invention has been made in view of the above problems, and has as its object to provide a circuit for detecting block noise and averaging only the block noise portion to reduce image distortion.
[0008]
[Means for Solving the Problems]
The present invention provides a vertical contour detection unit for detecting a vertical contour component from a pixel of interest and pixels adjacent above and below the pixel of interest with respect to the input luminance signal Y; , -1, 0, +1, +2; and a horizontal continuity detecting unit for detecting a block noise portion from the horizontal continuity of the +1 and -1 outputs of the output of the limiting unit. And an averaging filter unit for performing an averaging process on a portion determined to be block noise. The horizontal continuity detecting unit focuses on an area of 3 lines × 3 dots around the pixel of interest with respect to the output result of the limiting unit. Then, an output result of +1 is continuous in any one column in the horizontal direction, an output result of -1 is continuous in a column adjacent to a column in which the output results of +1 are continuous, and the remaining one column is 0. If the output result is continuous, Is detected as block noise, and the averaging filter unit averages and outputs a total of six pixels of the +1 column and the -1 column of the pattern detected as block noise. Is a block noise reduction circuit.
[0009]
With this configuration, the averaging process can be performed only on the pattern portion determined to be block noise without averaging the original contour components of the video, and as a result, the original contour components of the video become blurred A clear image can be obtained without any problem.
[0010]
BEST MODE FOR CARRYING OUT THE INVENTION
An embodiment of the present invention will be described with reference to the drawings.
Example 1;
In FIG. 1 showing the configuration of the block noise reduction circuit of the present invention, an input luminance signal from a luminance
[0011]
The vertical
[0012]
The limiting
[0013]
The horizontal
[0014]
The averaging
[0015]
The specific configuration of the averaging
[0016]
With such a configuration, the contour component of each pixel from the
[0017]
Example 2;
In the above embodiment, in order to detect the vertical component, the block noise detecting unit 11 is constituted by the vertical
Another embodiment of the block noise reduction circuit of the present invention will be described with reference to FIG. 6, an input luminance signal from the luminance
[0018]
The horizontal
[0019]
The limiting
[0020]
The vertical
[0021]
The averaging
[0022]
A specific configuration of the averaging
[0023]
With such a configuration, the contour component of each pixel from the horizontal
[0024]
Example 3;
In the above two embodiments, block noises in either one of the horizontal direction and the vertical direction are detected and averaged. However, as shown in FIG. A block noise reduction circuit capable of detecting both block noise in the direction and the vertical direction can be configured.
[0025]
In FIG. 10, an input luminance signal from the luminance
[0026]
In the block noise detecting section 56, the horizontal
[0027]
The averaging
[0028]
The configuration of the averaging
[0029]
With such a configuration, the block noise in the vertical direction uses the detection signal from the horizontal
[0030]
In the above-described embodiment, the configuration in which the processing is performed on the input luminance signal from the luminance
FIG. 12 shows the configuration of the present invention when the input signals are R, G, and B signals. In FIG. 12, the R signal from the R
With such a configuration, block noise can be reduced for each of the R, G, and B signals, and a clear image can be obtained.
[0031]
FIG. 13 shows the configuration of the present invention when the input signals are a Y signal (luminance signal), a Cb signal (blue difference signal), and a Cr signal (red difference signal). In FIG. 13, a Y signal from a Y
With such a configuration, block noise can be reduced for each of the Y, Cb, and Cr signals, and a clear image can be obtained.
[0032]
FIG. 14 shows that, in the embodiment of FIG. 13, the averaging process is performed only on the Y signal, and the Cb signal and the Cr signal are converted into the Y signal by the Cb delay adjusting unit 83 and the Cr delay adjusting unit 84, respectively. The timing with the signal is adjusted and output. In this case, only the block noise of the Y signal is reduced, and the block noise is not reduced for the Cb signal and the Cr signal. However, by reducing the block noise for the luminance signal, the image becomes considerably clearer. It is possible to reduce the number of components required for the circuit configuration as compared with the case of FIG.
[0033]
In the above embodiment, as shown in FIG. 3, −k2, −k1, k1, and k2 are used as the criteria for dividing the signal into five levels by the limiting
[0034]
【The invention's effect】
According to the first aspect of the present invention, for the input luminance signal Y, a contour detection unit that detects a contour component in a specific direction from a luminance difference between a target pixel and a pixel adjacent to the target pixel, A limiting unit that assigns the signal to a plurality of levels according to the size; a continuity detecting unit that detects a component that is determined as a preset block noise portion based on the continuity of the output from the output result of the limiting unit; And a averaging filter unit that performs averaging processing on the portion determined as, so that block noise can be detected and only the block noise portion can be averaged and reduced.
[0035]
According to the second aspect of the present invention, for the input luminance signal Y, a vertical contour detection unit that detects a vertical contour component from a target pixel and pixels vertically adjacent thereto, The block noise portion is detected based on the limiter that divides the data into five levels of -2, -1, 0, +1 and +2, and the horizontal continuity of the +1 and -1 outputs from the output of the limiter. Since it is made up of a horizontal continuity detector and an averaging filter that averages the portion determined to be block noise, block noise in the vertical direction is detected and only the block noise portion is averaged and reduced. Can be done.
[0036]
According to the third aspect of the present invention, for the input luminance signal Y, a horizontal contour detecting section for detecting a horizontal contour component from a pixel of interest and pixels adjacent to the left and right thereof, The block noise portion is detected based on the limiter that divides the data into five levels of -2, -1, 0, +1 and +2, and the vertical continuity of the outputs +1 and -1 in the output result of the limiter. Since it consists of a vertical continuity detector and an averaging filter that averages the portions determined to be block noise, block noise in the horizontal direction is detected and only the block noise portion is averaged and reduced. Can be done.
[0037]
According to the fourth aspect of the present invention, for the input luminance signal Y, a vertical contour detection unit that detects a vertical contour component from a target pixel and pixels adjacent above and below the pixel of interest, The block noise portion is detected based on the limiter that divides the data into five levels of -2, -1, 0, +1 and +2, and the horizontal continuity of the +1 and -1 outputs from the output of the limiter. A block noise detecting unit configured to detect vertical block noise including a horizontal continuity detecting unit; a horizontal contour detecting unit configured to detect a horizontal contour component from a pixel of interest and pixels adjacent to the left and right thereof; A limiting unit that divides the component into five levels of −2, −1, 0, +1 and +2 according to its size, and block noise due to the vertical continuity of +1 and −1 of the output results of the limiting unit Part A block noise detector for detecting block noise in the horizontal direction, which is composed of a vertical continuity detector that outputs the signal, and an averaging process for a portion determined to be block noise by the horizontal continuity detector or the vertical continuity detector. Since it is composed of an averaging filter unit, both block noise in the vertical direction and block noise in the horizontal direction can be detected, and only the block noise portion can be averaged and reduced.
[0038]
According to the fifth aspect of the invention, the luminance signal Y is calculated from the three signals of the R signal, the G signal, and the B signal, and the averaging process is performed on the block noise portion detected using the luminance signal Y. Is provided separately for the R signal, the G signal, and the B signal, and the averaging process is performed for each of the R signal, the G signal, and the B signal. Therefore, the input signal includes the R signal, the G signal, and the B signal. Even in this case, averaging processing can be performed on each signal to reduce block noise.
[0039]
According to the sixth aspect of the present invention, the luminance signal Y is a luminance signal Y of the three signals of the input Y signal, Cb signal, and Cr signal, and the block noise detected using the luminance signal Y. The averaging filter section for averaging the portions is provided separately for the Y signal, the Cb signal, and the Cr signal, and the averaging processing is performed for each of the Y signal, the Cb signal, and the Cr signal. Even in the case of the above configuration, averaging processing can be performed on each signal to reduce block noise.
[0040]
According to the seventh aspect of the present invention, the luminance signal Y is the luminance signal Y of the three signals of the input Y signal, Cb signal, and Cr signal, and the block noise detected using the luminance signal Y. An averaging filter for averaging the portions is provided for the Y signal, and for the Cb and Cr signals, a Cb delay adjuster and a Cr delay adjuster for obtaining the output and timing of the Y signal are provided. When the input signal is composed of the Y signal, the Cb signal, and the Cr signal, the luminance signal Y is averaged, and the luminance signal Y is applied to the Cb signal and the Cr signal. Can be output at the same timing as described above, and block noise for the luminance signal Y can be reduced.
[0041]
According to the invention described in claim 8, the horizontal continuity detecting unit focuses on the output result of the limiting unit in an area of 3 lines × 3 dots centered on the pixel of interest, and adds +1 to any one column in the horizontal direction. When the output result is continuous, the output result of -1 is continuous in the column adjacent to the column in which the output result of +1 is continuous, and the output result of 0 is continuous in the remaining one column, the pattern is Is detected as block noise, and the averaging filter section averages and outputs a total of six pixels of the +1 column and the -1 column of the pattern detected as block noise, so that the vertical direction Since contour components can be detected with high accuracy, block noise can be reliably reduced.
[0042]
According to the ninth aspect of the present invention, the vertical continuity detecting unit focuses on the output result of the limiting unit in an area of 3 lines × 3 dots centering on the pixel of interest and adds +1 to any one column in the vertical direction. When the output result is continuous, the output result of -1 is continuous in the column adjacent to the column in which the output result of +1 is continuous, and the output result of 0 is continuous in the remaining one column, the pattern is Is detected as block noise, and the averaging filter unit averages and outputs a total of six pixels of the +1 column and the -1 column of the pattern detected as the block noise. Since contour components can be detected with high accuracy, block noise can be reliably reduced.
[Brief description of the drawings]
FIG. 1 is a block diagram showing a configuration of a block noise reduction circuit according to the present invention.
FIG. 2 is a block diagram showing a configuration of a vertical
FIG. 3 is a diagram showing input / output characteristics in a limiting
FIG. 4 is a conceptual diagram showing a block noise pattern detected by a
FIG. 5 is a block diagram showing a configuration of an averaging
FIG. 6 is a block diagram showing another configuration of the block noise reduction circuit of the present invention.
FIG. 7 is a block diagram showing a configuration of a horizontal
8 is a conceptual diagram showing a block noise pattern detected by a
FIG. 9 is a block diagram showing a configuration of an averaging
FIG. 10 is a block diagram showing another configuration of the block noise reduction circuit of the present invention.
11 is a block diagram showing a configuration of an averaging
FIG. 12 is a block diagram showing an example in which the block noise reduction circuit of the present invention is applied to R, G, and B signals.
FIG. 13 is a block diagram showing an example in which the block noise reduction circuit of the present invention is applied to Y, Cb, and Cr signals.
FIG. 14 is a block diagram showing an example in which the block noise reduction circuit of the present invention is applied to Y, Cb, and Cr signals.
FIG. 15 is a block diagram showing a configuration of a conventional block noise reduction circuit.
[Explanation of symbols]
Reference Signs List 10: luminance signal input terminal, 11: block noise detecting unit, 12: averaging filter unit, 13: luminance signal output terminal, 14: vertical contour detecting unit, 15: limiting unit, 16: horizontal continuity detecting unit, 17 ... 1H delay circuit, 18 ... 1H delay circuit, 19 ...- 1/2 coefficient circuit, 20 ... 1 coefficient circuit, 21 ...- 1/2 coefficient circuit, 22 ... Addition circuit, 23 ... Contour component output terminal, 24 ... 1H delay circuit, 25 ... 1H delay circuit, 26 ... addition signal selection unit, 27 ... addition circuit, 28 ... 1/2 coefficient circuit, 29 ... 1D delay circuit, 30 ... 1D delay circuit, 31 ... addition circuit, 32 ... 1/3 times coefficient circuit, 33... Output signal selecting unit, 34... Block noise detecting unit, 35... Averaging filter unit, 36. 39 ... 1D delay circuit, 40 ...- 1 / Double factor circuit, 41: 1-times factor circuit, 42: -1/2 times factor circuit, 43: Addition circuit, 44: Outline component output terminal, 45: 1H delay circuit, 46: 1H delay circuit, 47:
Claims (9)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002323587A JP4019899B2 (en) | 2002-11-07 | 2002-11-07 | Block noise reduction circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002323587A JP4019899B2 (en) | 2002-11-07 | 2002-11-07 | Block noise reduction circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004159147A true JP2004159147A (en) | 2004-06-03 |
JP4019899B2 JP4019899B2 (en) | 2007-12-12 |
Family
ID=32803416
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002323587A Expired - Fee Related JP4019899B2 (en) | 2002-11-07 | 2002-11-07 | Block noise reduction circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4019899B2 (en) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100759517B1 (en) | 2006-06-23 | 2007-09-18 | 삼성전기주식회사 | Noise detectior of digital image and method thereof |
KR100839922B1 (en) | 2006-12-14 | 2008-06-20 | 연세대학교 산학협력단 | Color artifact reduction Apparatus and Method using adaptive-mean filter |
KR101072877B1 (en) | 2009-12-28 | 2011-10-17 | 연세대학교 산학협력단 | The method for demosaicing color and the apparatus thereof |
WO2011129090A1 (en) * | 2010-04-13 | 2011-10-20 | パナソニック株式会社 | Encoding distortion removal method, encoding method, decoding method, encoding distortion removal device, encoding device and decoding device |
KR101522757B1 (en) * | 2011-12-19 | 2015-05-27 | 삼성전기주식회사 | Method for removing noise of image |
-
2002
- 2002-11-07 JP JP2002323587A patent/JP4019899B2/en not_active Expired - Fee Related
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100759517B1 (en) | 2006-06-23 | 2007-09-18 | 삼성전기주식회사 | Noise detectior of digital image and method thereof |
KR100839922B1 (en) | 2006-12-14 | 2008-06-20 | 연세대학교 산학협력단 | Color artifact reduction Apparatus and Method using adaptive-mean filter |
KR101072877B1 (en) | 2009-12-28 | 2011-10-17 | 연세대학교 산학협력단 | The method for demosaicing color and the apparatus thereof |
WO2011129090A1 (en) * | 2010-04-13 | 2011-10-20 | パナソニック株式会社 | Encoding distortion removal method, encoding method, decoding method, encoding distortion removal device, encoding device and decoding device |
JPWO2011129090A1 (en) * | 2010-04-13 | 2013-07-11 | パナソニック株式会社 | Coding distortion removing method, coding method, decoding method, coding distortion removing apparatus, coding apparatus, and decoding apparatus |
US8606036B2 (en) | 2010-04-13 | 2013-12-10 | Panasonic Corporation | Coding artifacts removing method, coding method, decoding method, coding artifacts removing apparatus, coding apparatus, and decoding apparatus |
US8953897B2 (en) | 2010-04-13 | 2015-02-10 | Panasonic Intellectual Property Corporation Of America | Coding artifacts removing method, coding method, decoding method, coding artifacts removing apparatus, coding apparatus, and decoding apparatus |
KR101522757B1 (en) * | 2011-12-19 | 2015-05-27 | 삼성전기주식회사 | Method for removing noise of image |
Also Published As
Publication number | Publication date |
---|---|
JP4019899B2 (en) | 2007-12-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106846270B (en) | Image edge enhancement method and device | |
US7903179B2 (en) | Motion detection device and noise reduction device using that | |
JP4599446B2 (en) | Gradation control device and gradation control method | |
JP2003526272A (en) | System and method for improving video image sharpness | |
US8305489B2 (en) | Video conversion apparatus and method, and program | |
US10922792B2 (en) | Image adjustment method and associated image processing circuit | |
US8908965B2 (en) | Image processor, image processing method, image processing program, and chip circuit | |
JP2002077623A (en) | Image processing apparatus | |
CN101141655A (en) | Video signal picture element point chromatic value regulation means | |
US20100014591A1 (en) | Block noise reducing apparatus | |
JP2005527051A (en) | Unit and method for calculating sharpened edges | |
JPH06176144A (en) | Image processor | |
US20090010561A1 (en) | Device for removing noise in image data | |
JP2004159147A (en) | Block noise reduction circuit | |
JPH0630308A (en) | Picture data processing unit | |
JP4380498B2 (en) | Block distortion reduction device | |
JP2007336075A (en) | Block distortion reducing device | |
JPH1141491A (en) | Two-dimensional noise reducing circuit | |
JP2002247611A (en) | Image discriminating circuit, image quality correcting device, image discrimination method, image quality correction method and program | |
JP2002208006A (en) | Method for reducing image noise | |
JP5436082B2 (en) | Noise reduction device and noise reduction method | |
US8259818B2 (en) | Deblocking apparatus and associated method | |
EP1169868B1 (en) | Method of reducing blocking artifacts | |
EP1592259B1 (en) | Processing auxiliary data of video sequences | |
JPH0256179A (en) | Picture noise removal processing system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050930 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070509 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070605 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070724 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070904 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070917 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101005 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101005 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101005 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101005 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101005 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111005 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111005 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121005 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131005 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |