JP4019899B2

JP4019899B2 - Block noise reduction circuit

Info

Publication number: JP4019899B2
Application number: JP2002323587A
Authority: JP
Inventors: 誠司松永; 誠池田; 純一小野寺
Original assignee: Fujitsu General Ltd
Current assignee: Fujitsu General Ltd
Priority date: 2002-11-07
Filing date: 2002-11-07
Publication date: 2007-12-12
Anticipated expiration: 2022-11-07
Also published as: JP2004159147A

Description

【０００１】
【発明の属する技術分野】
本発明は、映像信号処理に関するもので、詳しくは、映像信号の隣接する複数の画素を１つのブロックとして圧縮する画像圧縮方法において、この圧縮された画像をデコードした際に生じるブロックノイズを低減する回路に関するものである。
【０００２】
【従来の技術】
従来より、離散コサイン変換（ＤＣＴ）を用いた画像圧縮の規格の１つとしてＭＰＥＧ規格があり、映像信号を圧縮する際に隣接する複数の画素を１つのブロックとして、例えば、縦８画素×横８画素を１つのブロックとして、ブロック内の相関性の高さを利用してブロック単位で圧縮を行う方法が使用されている。デコード側ではこれを伸張して元の信号に復元する。この方法では、圧縮効率を高くすることで情報量を小さくすることができるが、ブロック単位で処理を行っているため、ブロックの境界において階調差が生じる場合があり、特に、階調が滑らかな部分において顕著である。このような、隣接ブロック間での階調差によるノイズは、ブロックノイズと呼ばれる。
【０００３】
従来のブロックノイズ低減回路の１つとして、図１５に示すものがある。この図１５に示す回路は、映像信号入力端子１０からの入力信号を１Ｈ遅延回路と１Ｄ遅延回路を組み合わせて遅延させることで、着目画素を中心とした３ライン×３ドットの範囲の計９画素分の信号を生成し、この９画素分の信号を加算回路８５で加算し、加算後の信号を１／９倍係数回路８６で１／９倍して平均をとって映像信号出力端子１３から出力する回路であり、このように平均化することで、ブロックの境界を滑らかにすることができる。
【０００４】
また、図示しないが、信号差分検出部で検出した差分を、閾値判定部において閾値と比較して、差分が閾値よりも大きい場合は、その差分は原映像に存在する輪郭成分とみなし、差分が閾値よりも小さい場合に、その差分を歪み（ブロックノイズ部分）とみなして平均化処理を行うものがあり、この発明によれば、強い輪郭成分に平均化処理がなされることはなくなる（例えば、特許文献１参照）。さらに、ブロックノイズ部分にのみ平均化処理を施すものがあり、これは、復号器としての発明で、予めブロックの境界部分が認識できている場合の発明であり、後述する本願発明のようにブロックの境界が分からない場合に適用できるものではない（例えば、特許文献２参照）。
【０００５】
【特許文献１】
特開２０００−１０２０２０号公報
【特許文献２】
特開平６−５４３１１号公報
【０００６】
【発明が解決しようとする課題】
図１５で示した従来回路による方法によっても、ブロックノイズを低減することは可能であるが、映像本来の輪郭成分も平均化されてしまうため、不鮮明な映像となってしまうという欠点があった。
また特許文献１に記載の発明によれば、図１５の回路で問題であった映像本来の強い輪郭成分が平均化されてしまうという問題は解消できるが、判断条件が閾値のみであるため、閾値よりも小さいが、ブロックノイズではなく原映像信号の弱い輪郭成分である部分にも平均化処理がなされてしまい、映像の画質が劣化してしまうという問題があった。
【０００７】
本発明は、上記問題点に鑑みなされたもので、ブロックノイズを検出してブロックノイズ部分のみ平均化して画像の歪みを低減する回路を提供することを目的とするものである。
【０００８】
【課題を解決するための手段】
本発明は、入力された輝度信号Ｙについて、着目画素とその上下に隣接する画素とから垂直方向の輪郭成分を検出する垂直輪郭検出部と、検出した輪郭成分をその大きさに応じて−２、−１、０、＋１、＋２の５段階のレベルに振り分ける制限部と、制限部の出力結果のうち＋１と−１の出力の水平連続性からブロックノイズ部分を検出する水平連続性検出部と、ブロックノイズと判断された部分に平均化処理を施す平均化フィルタ部とからなり、水平連続性検出部は、制限部の出力結果について着目画素を中心とした３ライン×３ドットの領域に注目し、水平方向のいずれか１列に＋１の出力結果が連続して、この＋１の出力結果が連続した列に隣接した列に−１の出力結果が連続して、残りの１列は０の出力結果が連続している場合に、そのパターンをブロックノイズとして検出するようにし、平均化フィルタ部では、ブロックノイズとして検出されたパターンの＋１の列と−１の列の計６画素について平均をとって出力するようにしたことを特徴とするブロックノイズ低減回路である。
【０００９】
このような構成とすることで、映像本来の輪郭成分は平均化せずに、ブロックノイズと判断されたパターン部分にのみ平均化処理を行うことができ、その結果、映像本来の輪郭成分がぼやけることのない鮮明な映像を得ることができる。
【００１０】
【発明の実施の形態】
本発明の実施の形態を図面に基づいて説明する。
実施例１；
本発明のブロックノイズ低減回路の構成を示す図１において、輝度信号入力端子１０からの入力輝度信号は、ブロックノイズ検出部１１、及び、平均化フィルタ部１２に入力され、この平均化フィルタ部１２では、ブロックノイズ検出部１１で検出したブロックノイズ部分にのみ平均化処理を施して輝度信号出力端子１３から出力する。このうちブロックノイズ検出部１１は、垂直輪郭検出部１４、制限部１５、水平連続性検出部１６からなり、これらによってブロックノイズを検出する。
【００１１】
前記垂直輪郭検出部１４は、着目画素とその上下に隣接する画素とから垂直方向の輪郭成分を検出するためのもので、その構成を図２を用いて説明する。この垂直輪郭検出部１４で検出する輪郭成分は、輝度差に基づいたものであり、この段階では、元画像の輪郭成分とブロックノイズの区切れ部分とを区別することなく、どちらも輪郭として検出する。図２において、輝度信号入力端子１０からの入力輝度信号は、−１／２倍係数回路１９で−１／２倍されて加算回路２２に入力される。また、輝度信号入力端子１０からの入力輝度信号は、１Ｈ遅延回路１７で１ライン遅延された後、１倍係数回路２０に入力され、１倍されて、加算回路２２に入力される。さらに、輝度信号入力端子１０からの入力輝度信号は、１Ｈ遅延回路１７、１Ｈ遅延回路１８で１ラインずつ計２ライン遅延された後、−１／２倍係数回路２１に入力され、−１／２倍されて加算回路２２に入力される。加算回路２２では、これら３つのデータを加算し、この加算結果を輪郭成分として、輪郭成分出力端子２３から出力する。なお、−１／２倍係数回路１９、１倍係数回路２０、−１／２倍係数回路２１の係数は、合計して０になるように設定されている。
【００１２】
前記制限部１５は、垂直輪郭検出部１４からの各画素の輪郭成分を、その大きさに基づいて、−２、−１、０、＋１、＋２の５段階のレベルに振り分けて出力する。このうち、−２、＋２に振り分けられた輪郭成分は、映像本来の輪郭成分と判断し、−１、＋１に振り分けられた輪郭成分をブロックノイズの候補とする。図３は、制限部１５の入出力特性を示したものである。この図３において、入力された輪郭成分Ｘが、Ｘ＜−ｋ２の場合には、その画素のレベルを−２として出力する。入力された輪郭成分Ｘが、−ｋ２≦Ｘ≦−ｋ１の場合には、その画素のレベルを−１として出力する。入力された輪郭成分Ｘが、−ｋ１＜Ｘ＜＋ｋ１の場合には、その画素のレベルを０として出力する。入力された輪郭成分Ｘが、＋ｋ１≦Ｘ≦＋ｋ２の場合には、その画素のレベルを＋１として出力する。入力された輪郭成分Ｘが、＋ｋ２＜Ｘの場合には、その画素のレベルを＋２として出力する。ここで、−ｋ２、−ｋ１、＋ｋ１、＋ｋ２の値は、適宜設定できるものであるが、−ｋ２≦Ｘ≦−ｋ１、及び、＋ｋ１≦Ｘ≦＋ｋ２の範囲にブロックノイズの成分を含むように設定する。
【００１３】
前記水平連続性検出部１６は、制限部１５で振り分けたレベルのうち、−１、＋１に該当する画素が水平方向に連続している部分を検出する。具体的には、着目画素を中心として３ライン×３ドットの範囲についてのレベル分布を調べ、そのレベル分布が、図４に示す４つのパターンであった場合はそのパターンをブロックノイズとして検出し、他のパターンの場合にはブロックノイズではない部分と判断し、これらのパターンに応じて平均化フィルタ部１２に−１、０、＋１の何れかの信号を出力する。具体的には、図４（ａ）は、１ライン目が全て０、２ライン目が全て＋１、３ライン目が全て−１となっており、この場合、２ライン目と３ライン目の間がブロックノイズと判断し、＋１を出力する。図４（ｂ）は、１ライン目が全て０、２ライン目が全て−１、３ライン目が全て＋１となっており、この場合、２ライン目と３ライン目の間がブロックノイズと判断し、＋１を出力する。すなわち、水平連続性検出部１６で＋１を出力したときは、下方の６画素にブロックノイズが存在することを表している。図４（ｃ）は、１ライン目が全て−１、２ライン目が全て＋１、３ライン目が全て０となっており、この場合、１ライン目と２ライン目の間がブロックノイズと判断し、−１を出力する。図４（ｄ）は、１ライン目が全て＋１、２ライン目が全て−１、３ライン目が全て０となっており、この場合、１ライン目と２ライン目の間がブロックノイズと判断し、−１を出力する。すなわち、水平連続性検出部１６で−１を出力したときは、上方の６画素にブロックノイズが存在することを表している。これら４つのパターンに該当しないものは全て０を出力する。
【００１４】
前記平均化フィルタ部１２は、水平連続性検出部１６からの信号が−１、＋１の場合のみ、ブロックノイズに該当する箇所に平均化処理を施して輝度信号出力端子１３から出力する。具体的には、図４（ａ）（ｂ）のような、下方の６画素である２ライン目と３ライン目の間がブロックノイズの区切れである場合は、水平連続性検出部１６で＋１が出力されるので、この場合は、平均化フィルタ部１２において着目画素の下部６画素で平均化を行い、また、図４（ｃ）（ｄ）のような、上方の６画素である１ライン目と２ライン目の間がブロックノイズの区切れである場合は、水平連続性検出部１６で−１が出力されるので、この場合は、平均化フィルタ部１２において着目画素の上部６画素で平均化を行う。
【００１５】
前記平均化フィルタ部１２の具体的な構成について図５を用いて説明する。図５において、平均化フィルタ部１２では、遅延のない入力輝度信号と、この入力輝度信号に１Ｈ遅延回路２４を介して１ライン遅延させた１ライン遅延信号と、１ライン遅延信号に１Ｈ遅延回路２５を介してさらに１ライン遅延させた２ライン遅延信号とが構成され、このうち、遅延のない入力輝度信号と２ライン遅延信号とが加算信号選択部２６に入力される。この加算信号選択部２６では、前記水平連続性検出部１６からの出力信号に応じて後段の加算回路２７に出力する信号を選択する。具体的には、水平連続性検出部１６からの出力信号が＋１の場合には、加算信号選択部２６は、遅延のない入力輝度信号を後段の加算回路２７に出力し、また、水平連続性検出部１６からの出力信号が−１の場合には、加算信号選択部２６は、２ライン遅延信号を後段の加算回路２７に出力する。加算回路２７では、加算信号選択部２６で選択された信号と前記１ライン遅延信号とを加算して、後段の１／２倍係数回路２８に出力する。１／２倍係数回路２８で１／２倍された信号は、加算回路３１に入力されるものと、１Ｄ遅延回路２９を介して１ドット遅延されて加算回路３１に入力されるものと、１Ｄ遅延回路２９と１Ｄ遅延回路３０を介して２ドット遅延されて加算回路３１に入力されるものとがあり、加算回路３１では、これら３つの信号を加算して出力する。加算回路３１からの信号は、１／３倍係数回路３２で１／３倍されて、６画素分を平均化したのち、出力信号選択部３３に入力される。出力信号選択部３３には、前記１ライン遅延信号も入力され、前記水平連続性検出部１６からの出力信号が−１又は＋１の場合には、１／３倍係数回路３２からの信号を輝度信号出力端子１３に出力し、水平連続性検出部１６からの出力信号が０の場合には、１ライン遅延信号を輝度信号出力端子１３に出力する。
【００１６】
このような構成により、垂直輪郭検出部１４からの各画素の輪郭成分を制限部１５で−２、−１、０、＋１、＋２の５段階のレベルに振り分けて、このうち、−１、＋１に振り分けられた輪郭成分をブロックノイズの候補として、その−１、＋１と判別された画素が図４のようなパターンである場合のみ平均化フィルタ部１２で平均化処理を行う。−２、＋２に振り分けられた映像本来の輪郭成分は平均化されない。このため、ブロックノイズのみを低減させることができる。
【００１７】
実施例２；
前記実施例では、垂直成分を検出するために、ブロックノイズ検出部１１を垂直輪郭検出部１４、制限部１５、水平連続性検出部１６で構成して、このブロックノイズ検出部１１で検出した垂直ブロックノイズ部分に平均化フィルタ部３５で平均化処理を行って出力するようにしたが、本発明はこれに限られるものではない。
本発明のブロックノイズ低減回路の他の実施例を図６に基づいて説明する。図６において、輝度信号入力端子１０からの入力輝度信号は、ブロックノイズ検出部３４及び平均化フィルタ部３５に入力され、この平均化フィルタ部３５では、ブロックノイズ検出部３４で検出したブロックノイズ部分にのみ平均化処理を施して輝度信号出力端子１３から出力する。このうちブロックノイズ検出部３４は、水平輪郭検出部３６、制限部１５、垂直連続性検出部３７からなり、これらによってブロックノイズを検出する。
【００１８】
前記水平輪郭検出部３６は、着目画素と両隣の水平方向に連続する３画素から輪郭成分を検出するためのもので、その構成を図７を用いて説明する。この水平輪郭検出部３６で検出する輪郭成分は、輝度差に基づいたものであり、この段階では、元画像の輪郭成分とブロックノイズの区切れ部分とを区別することなく、どちらも輪郭として検出する。図７において、輝度信号入力端子１０からの入力輝度信号は、−１／２倍係数回路４０で−１／２倍されて加算回路４３に入力される。また、輝度信号入力端子１０からの入力輝度信号は、１Ｄ遅延回路３８で１ドット遅延された後、１倍係数回路４１に入力され、１倍されて、加算回路４３に入力される。さらに、輝度信号入力端子１０からの入力輝度信号は、１Ｄ遅延回路３８、１Ｄ遅延回路３９で１ドットずつ計２ドット遅延された後、−１／２倍係数回路４２に入力され、−１／２倍されて加算回路４３に入力される。加算回路４３では、これら３つのデータを加算し、この加算結果を輪郭成分として、輪郭成分出力端子４４から出力する。なお、−１／２倍係数回路４０、１倍係数回路４１、−１／２倍係数回路４２の係数は、合計して０になるように設定されている。
【００１９】
前記制限部１５は、前記実施例と同様の構成であり、水平輪郭検出部３６からの各画素の輪郭成分を、その大きさに基づいて、−２、−１、０、＋１、＋２の５段階のレベルに振り分けて出力する。このうち、−２、＋２に振り分けられた輪郭成分は、映像本来の輪郭成分と判断し、−１、＋１に振り分けられた輪郭成分をブロックノイズの候補とする。−ｋ２≦Ｘ≦−ｋ１、及び、＋ｋ１≦Ｘ≦＋ｋ２の範囲にブロックノイズの成分を含むように、−ｋ２、−ｋ１、＋ｋ１、＋ｋ２の値を設定する。
【００２０】
前記垂直連続性検出部３７は、制限部１５で振り分けたレベルのうち、−１、＋１に該当する画素が垂直方向に連続している部分を検出する。具体的には、着目画素を中心として３ライン×３ドットの範囲についてのレベル分布を調べ、そのレベル分布が、図８に示す４つのパターンであった場合はそのパターンをブロックノイズとして検出し、他のパターンの場合にはブロックノイズではない部分と判断し、これらのパターンに応じて平均化フィルタ部３５に−１、０、＋１の何れかの信号を出力する。具体的には、図８（ａ）は、１ドット目の縦列が全て０、２ドット目の縦列が全て＋１、３ドット目の縦列が全て−１となっており、この場合、２ドット目の縦列と３ドット目の縦列の間がブロックノイズと判断し、＋１を出力する。図８（ｂ）は、１ドット目の縦列が全て０、２ドット目の縦列が全て−１、３ドット目の縦列が全て＋１となっており、この場合、２ドット目の縦列と３ドット目の縦列の間がブロックノイズと判断し、＋１を出力する。すなわち、垂直連続性検出部３７で＋１を出力したときは、右側の６画素にブロックノイズが存在することを表している。図８（ｃ）は、１ドット目の縦列が全て−１、２ドット目の縦列が全て＋１、３ドット目の縦列が全て０となっており、この場合、１ドット目の縦列と２ドット目の縦列の間がブロックノイズと判断し、−１を出力する。図８（ｄ）は、１ドット目の縦列が全て＋１、２ドット目の縦列が全て−１、３ドット目の縦列が全て０となっており、この場合、１ドット目の縦列と２ドット目の縦列の間がブロックノイズと判断し、−１を出力する。すなわち、垂直連続性検出部３７で−１を出力したときは、左側の６画素にブロックノイズが存在することを表している。これら４つのパターンに該当しないものは全て０を出力する。
【００２１】
前記平均化フィルタ部３５は、垂直連続性検出部３７からの信号が−１、＋１の場合のみ、ブロックノイズに該当する箇所に平均化処理を施して輝度信号出力端子１３から出力する。具体的には、図８（ａ）（ｂ）のような、右側の６画素である２ドット目の縦列と３ドット目の縦列の間がブロックノイズの区切れである場合は、垂直連続性検出部３７で＋１が出力されるので、この場合は、平均化フィルタ部３５において着目画素の右側６画素で平均化を行い、また、図８（ｃ）（ｄ）のような、左側の６画素である１ドット目の縦列と２ドット目の縦列の間がブロックノイズの区切れである場合は、垂直連続性検出部３７で−１が出力されるので、この場合は、平均化フィルタ部３５において着目画素の左側６画素で平均化を行う。
【００２２】
前記平均化フィルタ部３５の具体的な構成について図９を用いて説明する。図９において、平均化フィルタ部３５では、遅延のない入力輝度信号と、この入力輝度信号に１Ｈ遅延回路４５を介して１ライン遅延させた１ライン遅延信号と、１ライン遅延信号に１Ｈ遅延回路４６を介してさらに１ライン遅延させた２ライン遅延信号とが構成され、これら３つの信号が加算回路４７に入力されて加算される。加算回路４７からの信号は、１／３倍係数回路４８で１／３倍されて出力される。さらに、この１／３倍係数回路４８からの信号と、１／３倍係数回路４８からの信号に１Ｄ遅延回路４９を介して１ドット遅延させた１ドット遅延信号と、１／３倍係数回路４８からの信号に１Ｄ遅延回路４９、１Ｄ遅延回路５０を介して２ドット遅延させた２ドット遅延信号とが構成され、このうち、１／３倍係数回路４８からの信号と２ドット遅延信号とが加算信号選択部５１に入力される。この加算信号選択部５１では、前記垂直連続性検出部３７からの出力信号に応じて後段の加算回路５２に出力する信号を選択する。具体的には、垂直連続性検出部３７からの出力信号が＋１の場合には、１／３倍係数回路４８からの信号を後段の加算回路５２に出力し、垂直連続性検出部３７からの出力信号が−１の場合には、２ドット遅延信号を後段の加算回路５２に出力する。加算回路５２では、加算信号選択部５１で選択された信号と前記１ドット遅延信号とを加算して、後段の１／２倍係数回路５３に出力する。１／２倍係数回路５３で１／２倍された信号は、出力信号選択部５５に入力される。出力信号選択部５５には、前記１ライン遅延信号に１Ｄ遅延回路５４を介して１ドット遅延させた１ライン１ドット遅延信号も入力され、前記垂直連続性検出部３７からの出力信号が−１又は＋１の場合には、１／２倍係数回路５３からの信号を輝度信号出力端子１３に出力し、垂直連続性検出部３７からの出力信号が０の場合には、１ライン１ドット遅延信号を輝度信号出力端子１３に出力する。
【００２３】
このような構成により、水平輪郭検出部３６からの各画素の輪郭成分を制限部１５で−２、−１、０、＋１、＋２の５段階のレベルに振り分けて、このうち、−１、＋１に振り分けられた輪郭成分をブロックノイズの候補として、その−１、＋１と判別された画素が図８のようなパターンである場合のみ平均化フィルタ部３５で平均化処理を行う。−２、＋２に振り分けられた映像本来の輪郭成分は平均化されない。このため、ブロックノイズのみを低減させることができる。
【００２４】
実施例３；
前記２つの実施例では、それぞれ水平方向又は垂直方向のいずれか一方向のブロックノイズを検出して平均化するようにしたが、図１０に示すように、これらを組み合わせて構成することにより、水平方向と垂直方向のどちらのブロックノイズも検出可能なブロックノイズ低減回路を構成することができる。
【００２５】
この図１０において、輝度信号入力端子１０からの入力輝度信号は、ブロックノイズ検出部５６、及び、平均化フィルタ部５７に入力され、この平均化フィルタ部５７では、ブロックノイズ検出部５６で検出したブロックノイズ部分にのみ平均化処理を施して輝度信号出力端子１３から出力する。このうち、ブロックノイズ検出部５６は、垂直輪郭検出部１４、制限部１５、水平連続性検出部１６からなる水平方向に連続するブロックノイズを検出する部分と、水平輪郭検出部３６、制限部１５、垂直連続性検出部３７からなる垂直方向に連続するブロックノイズを検出する部分とで構成され、前者は、前記第１実施例と同様の構成であり、後者は、前記第２実施例と同様の構成である。
【００２６】
このブロックノイズ検出部５６において、水平連続性検出部１６では、図４（ａ）（ｂ）のような、２ライン目と３ライン目の間がブロックノイズであるパターンを検出した場合には＋１を出力し、図４（ｃ）（ｄ）のような、１ライン目と２ライン目の間がブロックノイズであるパターンを検出した場合には−１を出力し、これらのパターン以外の場合は０を出力する。また、垂直連続性検出部３７では、図８（ａ）（ｂ）のような、２ドット目の縦列と３ドット目の縦列の間がブロックノイズであるパターンを検出した場合には＋１を出力し、図８（ｃ）（ｄ）のような、１ドット目の縦列とドット目の縦列の間がブロックノイズであるパターンを検出した場合には−１を出力し、これらのパターン以外の場合は０を出力する。これらの出力は、平均化フィルタ部５７に入力される。
【００２７】
前記平均化フィルタ部５７は、着目画素を中心とした３ライン×３ドットの計９画素の信号のうち、図４（ａ）〜（ｄ）又は図８（ａ）〜（ｄ）のいずれかのパターンに該当した場合に、その該当するブロックノイズ部分の６画素分の信号を加算信号選択部５８で選択して、その平均を出力するためのものである。
【００２８】
この平均化フィルタ部５７の構成を図１１に基づいて説明する。図１１（ａ）において、加算信号選択部５８に入力される信号は、映像入力輝度信号▲１▼、１ドット遅延信号▲２▼、２ドット遅延信号▲３▼、１ライン遅延信号▲４▼、１ライン１ドット遅延信号▲５▼、１ライン２ドット遅延信号▲６▼、２ライン遅延信号▲７▼、２ライン１ドット遅延信号▲８▼、２ライン２ドット遅延信号▲９▼の９画素分の信号であり、１Ｈ遅延回路と１Ｄ遅延回路とを組み合わせて、これらの信号を生成している。これら９画素分の信号▲１▼〜▲９▼は、図１１（ｂ）に示した画素に対応している。また、加算信号選択部５８には、水平連続性検出部１６からの検出信号と、垂直連続性検出部３７からの検出信号とが入力され、これらの検出信号をもとに９画素分の信号から６画素分の信号を選択して、後段の加算回路５９に出力する。例えば、加算信号選択部５８に水平連続性検出部１６から＋１が入力された場合は、図４（ａ）（ｂ）のように、２ライン目と３ライン目の間がブロックノイズであるパターンなので、▲１▼〜▲９▼の信号のうち、▲１▼〜▲６▼を選択して加算回路５９に出力する。また、加算信号選択部５８に垂直連続性検出部３７から−１が入力された場合は、図８（ｃ）（ｄ）のように、１ドット目の縦列とドット目の縦列の間がブロックノイズであるパターンなので、▲１▼〜▲９▼の信号のうち、▲２▼▲３▼▲５▼▲６▼▲８▼▲９▼を選択して加算回路５９に出力する。加算回路５９では、選択された６つの信号を加算して後段の１／６倍係数回路６０に出力し、この１／６倍係数回路６０で１／６倍された信号は、出力信号選択部６１に入力される。出力信号選択部６１には、１ライン１ドット遅延信号▲５▼も入力され、また、水平連続性検出部１６からの検出信号と、垂直連続性検出部３７からの検出信号も入力される。この出力信号選択部６１では、水平連続性検出部１６からの検出信号、及び、垂直連続性検出部３７からの検出信号が、いずれも０であった場合は、１ライン１ドット遅延信号▲５▼を選択して輝度信号出力端子１３に出力するが、いずれか一方の検出信号が０以外であった場合には、１／６倍係数回路６０からの信号を選択して輝度信号出力端子１３に出力する。
【００２９】
このような構成とすることで、垂直方向のブロックノイズは水平連続性検出部１６からの検出信号を用い、水平方向のブロックノイズは垂直連続性検出部３７からの検出信号を用いることにより、水平方向と垂直方向のどちらのブロックノイズも平均化して低減することができるので、より鮮明な画像を得ることができる。
【００３０】
前記実施例では、輝度信号入力端子１０からの入力輝度信号について処理を行う構成で説明したが、その具体例を図面に基づいて説明する。
図１２に示すのは、入力される信号がＲ、Ｇ、Ｂ信号である場合の本発明の構成を示したものである。この図１２において、Ｒ信号入力端子６２からのＲ信号は、輝度演算部６５に入力されるとともに、Ｒ平均化フィルタ部６７に入力される。Ｇ信号入力端子６３からのＧ信号は、輝度演算部６５に入力されるとともに、Ｇ平均化フィルタ部６８に入力される。Ｂ信号入力端子６４からのＢ信号は、輝度演算部６５に入力されるとともに、Ｂ平均化フィルタ部６９に入力される。輝度演算部６５では、入力されたＲ、Ｇ、Ｂ信号からから輝度信号Ｙを生成し、この輝度信号Ｙはブロックノイズ検出部６６に入力される。ブロックノイズ検出部６６は、前記実施例で記載したブロックノイズ検出部１１、３４、５６のいずれの構成を用いてもよいものであるが、ブロックノイズ検出部５６を用いることで、水平方向と垂直方向のどちらのブロックノイズも平均化して低減することができる。このブロックノイズ検出部６６での検出結果は、Ｒ平均化フィルタ部６７、Ｇ平均化フィルタ部６８、Ｂ平均化フィルタ部６９に入力され、それぞれの信号毎に平均化処理が行われ、Ｒ信号は、Ｒ信号出力端子７０から出力され、Ｇ信号は、Ｇ信号出力端子７１から出力され、Ｂ信号は、Ｂ信号出力端子７２から出力される。
このような構成とすることで、Ｒ、Ｇ、Ｂの各信号でそれぞれブロックノイズを低減することができ、鮮明な画像を得ることができる。
【００３１】
図１３に示すのは、入力される信号がＹ信号（輝度信号）、Ｃｂ信号（青色差信号）、Ｃｒ信号（赤色差信号）である場合の本発明の構成を示したものである。この図１３において、Ｙ信号入力端子７３からのＹ信号は、ブロックノイズ検出部７６に入力されるとともに、Ｙ平均化フィルタ部７７に入力される。Ｃｂ信号入力端子７４からのＣｂ信号、及び、Ｃｒ信号入力端子７５からのＣｒ信号は、それぞれＣｂ平均化フィルタ部７８、Ｃｒ平均化フィルタ部７９に入力される。ブロックノイズ検出部７６は、前記実施例で記載したブロックノイズ検出部１１、３４、５６のいずれの構成を用いてもよいものであるが、ブロックノイズ検出部５６を用いることで、水平方向と垂直方向のどちらのブロックノイズも平均化して低減することができる。このブロックノイズ検出部６６での検出結果は、Ｙ平均化フィルタ部７７、Ｃｂ平均化フィルタ部７８、Ｃｒ平均化フィルタ部７９に入力され、それぞれの信号毎に平均化処理が行われ、Ｙ信号は、Ｙ信号出力端子８０から出力され、Ｃｂ信号は、Ｃｂ信号出力端子８１から出力され、Ｃｒ信号は、Ｃｒ信号出力端子８２から出力される。
このような構成とすることで、Ｙ、Ｃｂ、Ｃｒの各信号でそれぞれブロックノイズを低減することができ、鮮明な画像を得ることができる。
【００３２】
図１４に示すのは、図１３の実施例において、平均化処理をＹ信号にのみ行うようにして、Ｃｂ信号、及び、Ｃｒ信号は、それぞれＣｂ遅延調整部８３、Ｃｒ遅延調整部８４でＹ信号とのタイミングを調整して出力するようにしたものである。この場合、Ｙ信号のブロックノイズのみ低減され、Ｃｂ信号、Ｃｒ信号についてはブロックノイズの低減が行われないことになるが、輝度信号に対するブロックノイズを低減することで、画像はかなり鮮明になり、図１３の場合よりも回路構成に必要な部品点数を削減して構成することができる。
【００３３】
前記実施例において、制限部１５で５段階のレベルに振り分ける基準として、図３に示すように、−ｋ２、−ｋ１、ｋ１、ｋ２を用いたが、この値はブロックノイズを的確に検出できる値であれば、ある程度の幅を持って設定できるものである。ただし、−ｋ２〜−ｋ１、ｋ１〜ｋ２の範囲が広すぎると、映像本来の輪郭成分もブロックノイズの候補となってしまうため、ブロックノイズのみを検出できる範囲に設定することが好ましい。
【００３５】
【発明の効果】
請求項１記載の発明によれば、入力された輝度信号Ｙについて、着目画素とその上下に隣接する画素とから垂直方向の輪郭成分を検出する垂直輪郭検出部と、検出した輪郭成分をその大きさに応じて−２、−１、０、＋１、＋２の５段階のレベルに振り分ける制限部と、制限部の出力結果のうち＋１と−１の出力の水平連続性からブロックノイズ部分を検出する水平連続性検出部と、ブロックノイズと判断された部分に平均化処理を施す平均化フィルタ部とからなるようにしたので、垂直方向のブロックノイズを検出して、ブロックノイズ部分のみ平均化して低減させることができる。
【００３６】
請求項２記載の発明によれば、入力された輝度信号Ｙについて、着目画素とその左右に隣接する画素とから水平方向の輪郭成分を検出する水平輪郭検出部と、検出した輪郭成分をその大きさに応じて−２、−１、０、＋１、＋２の５段階のレベルに振り分ける制限部と、制限部の出力結果のうち＋１と−１の出力の垂直連続性からブロックノイズ部分を検出する垂直連続性検出部と、ブロックノイズと判断された部分に平均化処理を施す平均化フィルタ部とからなるようにしたので、水平方向のブロックノイズを検出して、ブロックノイズ部分のみ平均化して低減させることができる。
【００３７】
請求項３記載の発明によれば、入力された輝度信号Ｙについて、着目画素とその上下に隣接する画素とから垂直方向の輪郭成分を検出する垂直輪郭検出部と、検出した輪郭成分をその大きさに応じて−２、−１、０、＋１、＋２の５段階のレベルに振り分ける制限部と、制限部の出力結果のうち＋１と−１の出力の水平連続性からブロックノイズ部分を検出する水平連続性検出部とからなる垂直方向のブロックノイズを検出するブロックノイズ検出部と、着目画素とその左右に隣接する画素とから水平方向の輪郭成分を検出する水平輪郭検出部と、検出した輪郭成分をその大きさに応じて−２、−１、０、＋１、＋２の５段階のレベルに振り分ける制限部と、制限部の出力結果のうち＋１と−１の出力の垂直連続性からブロックノイズ部分を検出する垂直連続性検出部とからなる水平方向のブロックノイズを検出するブロックノイズ検出部と、前記水平連続性検出部又は垂直連続性検出部でブロックノイズと判断された部分に平均化処理を施す平均化フィルタ部とからなるようにしたので、垂直方向のブロックノイズと水平方向のブロックノイズの両者を検出して、ブロックノイズ部分のみ平均化して低減させることができる。
【００４１】
請求項４記載の発明によれば、水平連続性検出部は、制限部の出力結果について着目画素を中心とした３ライン×３ドットの領域に注目し、水平方向のいずれか１列に＋１の出力結果が連続して、この＋１の出力結果が連続した列に隣接した列に−１の出力結果が連続して、残りの１列は０の出力結果が連続している場合に、そのパターンをブロックノイズとして検出するようにし、平均化フィルタ部では、ブロックノイズとして検出されたパターンの＋１の列と−１の列の計６画素について平均をとって出力するようにしたので、垂直方向の輪郭成分を精度よく検出できるため、ブロックノイズを確実に低減することができる。
【００４２】
請求項５記載の発明によれば、垂直連続性検出部は、制限部の出力結果について着目画素を中心とした３ライン×３ドットの領域に注目し、垂直方向のいずれか１列に＋１の出力結果が連続して、この＋１の出力結果が連続した列に隣接した列に−１の出力結果が連続して、残りの１列は０の出力結果が連続している場合に、そのパターンをブロックノイズとして検出するようにし、平均化フィルタ部では、ブロックノイズとして検出されたパターンの＋１の列と−１の列の計６画素について平均をとって出力するようにしたので、水平方向の輪郭成分を精度よく検出できるため、ブロックノイズを確実に低減することができる。
【図面の簡単な説明】
【図１】本発明のブロックノイズ低減回路の構成を示したブロック図である。
【図２】図１の回路の垂直輪郭検出部１４の構成を示したブロック図である。
【図３】図１の回路の制限部１５における入出力特性を示した図である。
【図４】図１の回路の水平連続性検出部１６において検出するブロックノイズパターンを示した概念図である。
【図５】図１の回路の平均化フィルタ部１２の構成を示したブロック図である。
【図６】本発明のブロックノイズ低減回路の他の構成を示したブロック図である。
【図７】図６の回路の水平輪郭検出部３６の構成を示したブロック図である。
【図８】図６の回路の垂直連続性検出部３７において検出するブロックノイズパターンを示した概念図である。
【図９】図６の回路の平均化フィルタ部３５の構成を示したブロック図である。
【図１０】本発明のブロックノイズ低減回路の他の構成を示したブロック図である。
【図１１】図１０の回路の平均化フィルタ部５７の構成を示したブロック図である。
【図１２】本発明のブロックノイズ低減回路をＲ、Ｇ、Ｂ信号に応用した例を示すブロック図である。
【図１３】本発明のブロックノイズ低減回路をＹ、Ｃｂ、Ｃｒ信号に応用した例を示すブロック図である。
【図１４】本発明のブロックノイズ低減回路をＹ、Ｃｂ、Ｃｒ信号に応用した例を示すブロック図である。
【図１５】従来のブロックノイズ低減回路の構成を示したブロック図である。
【符号の説明】
１０…輝度信号入力端子、１１…ブロックノイズ検出部、１２…平均化フィルタ部、１３…輝度信号出力端子、１４…垂直輪郭検出部、１５…制限部、１６…水平連続性検出部、１７…１Ｈ遅延回路、１８…１Ｈ遅延回路、１９…−１／２倍係数回路、２０…１倍係数回路、２１…−１／２倍係数回路、２２…加算回路、２３…輪郭成分出力端子、２４…１Ｈ遅延回路、２５…１Ｈ遅延回路、２６…加算信号選択部、２７…加算回路、２８…１／２倍係数回路、２９…１Ｄ遅延回路、３０…１Ｄ遅延回路、３１…加算回路、３２…１／３倍係数回路、３３…出力信号選択部、３４…ブロックノイズ検出部、３５…平均化フィルタ部、３６…水平輪郭検出部、３７…垂直連続性検出部、３８…１Ｄ遅延回路、３９…１Ｄ遅延回路、４０…−１／２倍係数回路、４１…１倍係数回路、４２…−１／２倍係数回路、４３…加算回路、４４…輪郭成分出力端子、４５…１Ｈ遅延回路、４６…１Ｈ遅延回路、４７…加算回路、４８…１／３倍係数回路、４９…１Ｄ遅延回路、５０…１Ｄ遅延回路、５１…加算信号選択部、５２…加算回路、５３…１／２倍係数回路、５４…１Ｄ遅延回路、５５…出力信号選択部、５６…ブロックノイズ検出部、５７…平均化フィルタ部、５８…加算信号選択部、５９…加算回路、６０…１／６倍係数回路、６１…出力信号選択部、６２…Ｒ信号入力端子、６３…Ｇ信号入力端子、６４…Ｂ信号入力端子、６５…輝度演算部、６６…ブロックノイズ検出部、６７…Ｒ平均化フィルタ部、６８…Ｇ平均化フィルタ部、６９…Ｂ平均化フィルタ部、７０…Ｒ信号出力端子、７１…Ｇ信号出力端子、７２…Ｂ信号出力端子、７３…Ｙ信号入力端子、７４…Ｃｂ信号入力端子、７５…Ｃｒ信号入力端子、７６…ブロックノイズ検出部、７７…Ｙ平均化フィルタ部、７８…Ｃｂ平均化フィルタ部、７９…Ｃｒ平均化フィルタ部、８０…Ｙ信号出力端子、８１…Ｃｂ信号出力端子、８２…Ｃｒ信号出力端子、８３…Ｃｂ遅延調整部、８４…Ｃｒ遅延調整部、８５…加算回路、８６…１／９倍係数回路。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to video signal processing, and more specifically, in an image compression method for compressing a plurality of adjacent pixels of a video signal as one block, block noise generated when the compressed image is decoded is reduced. It relates to the circuit.
[0002]
[Prior art]
Conventionally, there is the MPEG standard as one of the image compression standards using discrete cosine transform (DCT), and when compressing a video signal, a plurality of adjacent pixels are made into one block, for example, 8 pixels vertical × horizontal. A method is used in which 8 pixels are taken as one block and compression is performed in units of blocks using the high degree of correlation within the block. On the decoding side, this is decompressed and restored to the original signal. In this method, the amount of information can be reduced by increasing the compression efficiency. However, since processing is performed in units of blocks, gradation differences may occur at the boundaries of blocks, and in particular, gradations are smooth. It is remarkable in this part. Such noise due to the difference in gradation between adjacent blocks is called block noise.
[0003]
One conventional block noise reduction circuit is shown in FIG. The circuit shown in FIG. 15 delays an input signal from the video signal input terminal 10 by combining a 1H delay circuit and a 1D delay circuit, thereby a total of 9 pixels in a range of 3 lines × 3 dots centering on the pixel of interest. Are added by the adder circuit 85, and the added signal is multiplied by 1/9 by the 1 / 9-fold coefficient circuit 86 and averaged from the video signal output terminal 13. This is an output circuit, and the block boundary can be smoothed by averaging in this way.
[0004]
Although not shown, when the difference detected by the signal difference detection unit is compared with the threshold by the threshold determination unit and the difference is larger than the threshold, the difference is regarded as a contour component existing in the original video, and the difference is When the difference is smaller than the threshold value, there is one that performs the averaging process by regarding the difference as distortion (block noise part). According to the present invention, the averaging process is not performed on a strong contour component (for example, Patent Document 1). In addition, there is an apparatus that performs an averaging process only on the block noise part. This is an invention as a decoder in which the boundary part of the block can be recognized in advance. This is not applicable when the boundary of the above is not known (see, for example, Patent Document 2).
[0005]
[Patent Document 1]
Japanese Patent Laid-Open No. 2000-102020
[Patent Document 2]
JP-A-6-54311
[0006]
[Problems to be solved by the invention]
Although the block noise can be reduced also by the method using the conventional circuit shown in FIG. 15, the original contour component of the video is also averaged, so that there is a disadvantage that the video becomes unclear.
Further, according to the invention described in Patent Document 1, the problem that the original strong contour component of the video that was a problem in the circuit of FIG. 15 is averaged can be solved. However, since the determination condition is only the threshold, However, there is a problem in that the image quality of the video is deteriorated because the averaging process is performed not on the block noise but on the weak contour component of the original video signal.
[0007]
The present invention has been made in view of the above problems, and an object of the present invention is to provide a circuit that detects block noise and averages only the block noise portion to reduce image distortion.
[0008]
[Means for Solving the Problems]
According to the present invention, for an input luminance signal Y, a vertical contour detection unit that detects a vertical contour component from a pixel of interest and pixels adjacent to the upper and lower sides thereof, and the detected contour component is -2 according to the magnitude thereof. , -1, 0, +1, +2 limiting unit, and a horizontal continuity detecting unit that detects a block noise portion from the horizontal continuity of outputs +1 and -1 among the output results of the limiting unit, And an averaging filter unit that performs an averaging process on a portion determined to be block noise, and the horizontal continuity detection unit pays attention to a 3 line × 3 dot region centering on the pixel of interest with respect to the output result of the limiting unit. Then, the output result of +1 is continuous in any one column in the horizontal direction, the output result of −1 is consecutive in the column adjacent to the column in which the output result of +1 is continuous, and the remaining one column is 0. If the output results are continuous, The pattern is detected as block noise, and the averaging filter unit averages and outputs a total of six pixels of the +1 column and the −1 column of the pattern detected as block noise. Is a block noise reduction circuit.
[0009]
With this configuration, it is possible to perform the averaging process only on the pattern portion determined to be block noise without averaging the original contour component of the video, and as a result, the original contour component of the video is blurred. A clear image can be obtained.
[0010]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will be described with reference to the drawings.
Example 1;
In FIG. 1 showing the configuration of the block noise reduction circuit of the present invention, an input luminance signal from a luminance signal input terminal 10 is input to a block noise detection unit 11 and an averaging filter unit 12, and this averaging filter unit 12. Then, only the block noise portion detected by the block noise detection unit 11 is averaged and output from the luminance signal output terminal 13. Among these, the block noise detecting unit 11 includes a vertical contour detecting unit 14, a limiting unit 15, and a horizontal continuity detecting unit 16, and detects block noise by these.
[0011]
The vertical contour detection unit 14 is for detecting a vertical contour component from a pixel of interest and pixels adjacent to the top and bottom thereof, and the configuration thereof will be described with reference to FIG. The contour component detected by the vertical contour detection unit 14 is based on the luminance difference. At this stage, the contour component is detected as a contour without distinguishing between the contour component of the original image and the block noise delimiter. To do. In FIG. 2, the input luminance signal from the luminance signal input terminal 10 is multiplied by −½ by the −½ multiplication coefficient circuit 19 and input to the adding circuit 22. The input luminance signal from the luminance signal input terminal 10 is delayed by one line by the 1H delay circuit 17, input to the 1 × coefficient circuit 20, multiplied by 1 and input to the adder circuit 22. Further, the input luminance signal from the luminance signal input terminal 10 is delayed by a total of two lines one line at a time by the 1H delay circuit 17 and the 1H delay circuit 18, and then input to the -1/2 multiplication coefficient circuit 21, and -1 / The result is doubled and input to the adder circuit 22. The adder circuit 22 adds these three data and outputs the addition result as a contour component from the contour component output terminal 23. The coefficients of the -1/2 multiplication coefficient circuit 19, the 1-fold coefficient circuit 20, and the -1/2 multiplication coefficient circuit 21 are set to be 0 in total.
[0012]
The restriction unit 15 distributes the contour components of each pixel from the vertical contour detection unit 14 to five levels of −2, −1, 0, +1, and +2 based on the size, and outputs the result. Among these, the contour component distributed to -2 and +2 is determined as the original contour component of the video, and the contour component distributed to -1 and +1 is determined as a block noise candidate. FIG. 3 shows the input / output characteristics of the limiting unit 15. In FIG. 3, when the input contour component X is X <−k2, the level of the pixel is output as −2. When the input contour component X is −k2 ≦ X ≦ −k1, the level of the pixel is output as −1. When the input contour component X is -k1 <X <+ k1, the level of the pixel is output as 0. When the input contour component X is + k1 ≦ X ≦ + k2, the level of the pixel is output as +1. When the input contour component X is + k2 <X, the level of the pixel is output as +2. Here, the values of -k2, -k1, + k1, and + k2 can be set as appropriate, but the block noise component is included in the range of -k2 ≦ X ≦ −k1 and + k1 ≦ X ≦ + k2. Set.
[0013]
The horizontal continuity detection unit 16 detects a portion in which pixels corresponding to −1 and +1 are continuous in the horizontal direction among the levels assigned by the restriction unit 15. Specifically, the level distribution for the range of 3 lines × 3 dots centered on the pixel of interest is examined, and when the level distribution is the four patterns shown in FIG. 4, the pattern is detected as block noise, In the case of other patterns, it is determined that the portion is not block noise, and a signal of −1, 0, or +1 is output to the averaging filter unit 12 according to these patterns. Specifically, in FIG. 4A, the first line is all 0, the second line is all +1, and the third line is all −1. In this case, between the second line and the third line Is judged as block noise, and +1 is output. In FIG. 4B, the first line is all 0, the second line is all -1, the third line is all +1, and in this case, the block between the second and third lines is determined as block noise. And +1 is output. That is, when the horizontal continuity detection unit 16 outputs +1, it indicates that block noise exists in the lower six pixels. In FIG. 4C, the first line is all −1, the second line is all +1, and the third line is all 0. In this case, it is determined that the block noise is between the first line and the second line. And -1 is output. In FIG. 4 (d), the first line is all +1, the second line is all -1, the third line is all 0, and in this case, the block between the first line and the second line is determined as block noise. And -1 is output. That is, when -1 is output by the horizontal continuity detection unit 16, this indicates that block noise exists in the upper six pixels. All the patterns not corresponding to these four patterns output 0.
[0014]
The averaging filter unit 12 performs an averaging process on a portion corresponding to block noise and outputs it from the luminance signal output terminal 13 only when the signal from the horizontal continuity detection unit 16 is −1 or +1. Specifically, as shown in FIGS. 4A and 4B, when there is a block noise separation between the second and third lines, which are the lower six pixels, the horizontal continuity detecting unit 16 Since +1 is output, in this case, the averaging filter unit 12 performs averaging with the lower six pixels of the pixel of interest, and the upper six pixels as shown in FIGS. If the block noise is divided between the second line and the second line, the horizontal continuity detection unit 16 outputs −1. In this case, the averaging filter unit 12 uses the upper six pixels of the pixel of interest. Average with.
[0015]
A specific configuration of the averaging filter unit 12 will be described with reference to FIG. In FIG. 5, the averaging filter unit 12 has an input luminance signal without delay, a one-line delay signal obtained by delaying the input luminance signal by one line via a 1H delay circuit 24, and a 1H delay circuit for one line delay signal. 25, a two-line delay signal further delayed by one line is configured, and an input luminance signal without delay and a two-line delay signal are input to the addition signal selection unit 26. The addition signal selection unit 26 selects a signal to be output to the subsequent addition circuit 27 in accordance with the output signal from the horizontal continuity detection unit 16. Specifically, when the output signal from the horizontal continuity detection unit 16 is +1, the addition signal selection unit 26 outputs an input luminance signal without delay to the addition circuit 27 at the subsequent stage, and the horizontal continuity. When the output signal from the detection unit 16 is −1, the addition signal selection unit 26 outputs a 2-line delay signal to the subsequent addition circuit 27. The addition circuit 27 adds the signal selected by the addition signal selection unit 26 and the one-line delay signal, and outputs the result to the ½ factor circuit 28 at the subsequent stage. A signal that has been halved by the ½ factor circuit 28 is input to the adder circuit 31, a signal that is delayed by one dot via the 1D delay circuit 29, and input to the adder circuit 31. Some of them are delayed by two dots via the delay circuit 29 and the 1D delay circuit 30 and input to the adder circuit 31. The adder circuit 31 adds these three signals and outputs them. The signal from the adder circuit 31 is multiplied by 1/3 by the 1/3 multiplication coefficient circuit 32, averaged for 6 pixels, and then input to the output signal selector 33. The 1-line delay signal is also input to the output signal selection unit 33, and when the output signal from the horizontal continuity detection unit 16 is −1 or +1, the signal from the 1 / 3-fold coefficient circuit 32 is the luminance. When the signal is output to the signal output terminal 13 and the output signal from the horizontal continuity detection unit 16 is 0, a 1-line delay signal is output to the luminance signal output terminal 13.
[0016]
With such a configuration, the contour component of each pixel from the vertical contour detection unit 14 is divided into five levels of −2, −1, 0, +1, +2 by the limiting unit 15, and among these, −1, +1 The averaging filter unit 12 performs the averaging process only when the contour components distributed to are candidates for block noise and the pixels determined to be −1 and +1 have a pattern as shown in FIG. 4. The original contour components distributed to -2 and +2 are not averaged. For this reason, only block noise can be reduced.
[0017]
Example 2;
In the above embodiment, in order to detect the vertical component, the block noise detection unit 11 includes the vertical contour detection unit 14, the restriction unit 15, and the horizontal continuity detection unit 16, and the vertical detected by the block noise detection unit 11. The block noise portion is averaged by the averaging filter unit 35 and output. However, the present invention is not limited to this.
Another embodiment of the block noise reduction circuit of the present invention will be described with reference to FIG. In FIG. 6, the input luminance signal from the luminance signal input terminal 10 is input to the block noise detection unit 34 and the averaging filter unit 35, and the averaging filter unit 35 detects the block noise portion detected by the block noise detection unit 34. Only the signal is averaged and output from the luminance signal output terminal 13. Among these, the block noise detection unit 34 includes a horizontal contour detection unit 36, a restriction unit 15, and a vertical continuity detection unit 37, and detects block noise using these components.
[0018]
The horizontal contour detection unit 36 is for detecting a contour component from three pixels that are continuous in the horizontal direction on both sides of the target pixel, and the configuration thereof will be described with reference to FIG. The contour component detected by the horizontal contour detection unit 36 is based on the luminance difference, and at this stage, both are detected as contours without distinguishing the contour component of the original image and the block noise delimiter. To do. In FIG. 7, the input luminance signal from the luminance signal input terminal 10 is input to the adding circuit 43 after being multiplied by −½ by the −½ multiplication coefficient circuit 40. The input luminance signal from the luminance signal input terminal 10 is delayed by one dot by the 1D delay circuit 38, input to the 1 × coefficient circuit 41, multiplied by 1 and input to the adder circuit 43. Further, the input luminance signal from the luminance signal input terminal 10 is delayed by a total of two dots one dot at a time by the 1D delay circuit 38 and the 1D delay circuit 39, and then input to the -1/2 multiplication coefficient circuit 42. The result is doubled and input to the adder circuit 43. The adder circuit 43 adds these three data and outputs the addition result as a contour component from the contour component output terminal 44. It should be noted that the coefficients of the -1/2 multiple coefficient circuit 40, the 1-fold coefficient circuit 41, and the -1/2 multiple coefficient circuit 42 are set to be 0 in total.
[0019]
The restricting unit 15 has the same configuration as that of the above embodiment, and the contour components of each pixel from the horizontal contour detecting unit 36 are set to 5 of −2, −1, 0, +1, +2 based on their sizes. Sort and output in stages. Among these, the contour component distributed to -2 and +2 is determined as the original contour component of the video, and the contour component distributed to -1 and +1 is determined as a block noise candidate. The values of -k2, -k1, + k1, and + k2 are set so that block noise components are included in the ranges of -k2≤X≤-k1 and + k1≤X≤ + k2.
[0020]
The vertical continuity detection unit 37 detects a portion in which pixels corresponding to −1 and +1 are continuous in the vertical direction among the levels assigned by the restriction unit 15. Specifically, the level distribution for a range of 3 lines × 3 dots centered on the pixel of interest is examined, and when the level distribution is the four patterns shown in FIG. 8, the pattern is detected as block noise, In the case of other patterns, it is determined that the portion is not block noise, and a signal of −1, 0, or +1 is output to the averaging filter unit 35 in accordance with these patterns. Specifically, in FIG. 8A, the first dot columns are all 0, the second dot columns are all +1, and the third dot columns are all −1. In this case, the second dot Is determined as block noise, and +1 is output. In FIG. 8B, the first dot columns are all 0, the second dot columns are all −1, the third dot columns are all +1, and in this case, the second dot column and 3 dots It is determined that the noise between the columns of the eyes is block noise, and +1 is output. That is, when the vertical continuity detecting unit 37 outputs +1, it indicates that block noise exists in the right six pixels. In FIG. 8C, the first dot column is all −1, the second dot column is all +1, and the third dot column is all 0. In this case, the first dot column and 2 dots It is determined that there is block noise between the columns of eyes, and -1 is output. In FIG. 8D, the first dot column is all +1, the second dot column is all −1, and the third dot column is all 0. In this case, the first dot column and 2 dots It is determined that there is block noise between the columns of eyes, and -1 is output. That is, when -1 is output by the vertical continuity detecting unit 37, this indicates that block noise exists in the left six pixels. All the patterns not corresponding to these four patterns output 0.
[0021]
The averaging filter unit 35 applies an averaging process to the portion corresponding to the block noise and outputs it from the luminance signal output terminal 13 only when the signal from the vertical continuity detection unit 37 is −1 or +1. Specifically, as shown in FIGS. 8A and 8B, when there is a block noise partition between the second dot column and the third dot column, which are the six pixels on the right side, the vertical continuity Since the detection unit 37 outputs +1, in this case, the averaging filter unit 35 performs averaging on the right six pixels of the pixel of interest, and the left 6 as shown in FIGS. When the block between the first dot column and the second dot column is a block noise partition, -1 is output by the vertical continuity detection unit 37. In this case, the averaging filter unit In 35, averaging is performed on the left six pixels of the target pixel.
[0022]
A specific configuration of the averaging filter unit 35 will be described with reference to FIG. In FIG. 9, the averaging filter unit 35 has an input luminance signal without delay, a one-line delay signal obtained by delaying the input luminance signal by one line via a 1H delay circuit 45, and a 1H delay circuit for one line delay signal. A two-line delayed signal further delayed by one line is configured through 46, and these three signals are input to the adding circuit 47 and added. The signal from the adder circuit 47 is output by being multiplied by 1/3 by the 1/3 multiplication coefficient circuit 48. Further, the signal from the 1/3 multiplication factor circuit 48, the 1 dot delay signal obtained by delaying the signal from the 1/3 multiplication factor circuit 48 through the 1D delay circuit 49 by 1 dot, and the 1/3 multiplication factor circuit 48, a 2-dot delayed signal obtained by delaying 2 dots via a 1D delay circuit 49 and a 1D delay circuit 50, of which a signal from the 1/3 multiplication factor circuit 48 and a 2-dot delayed signal are Is input to the addition signal selection unit 51. The addition signal selection unit 51 selects a signal to be output to the subsequent addition circuit 52 in accordance with the output signal from the vertical continuity detection unit 37. Specifically, when the output signal from the vertical continuity detection unit 37 is +1, the signal from the 1/3 multiplication circuit 48 is output to the adder circuit 52 in the subsequent stage, and the signal from the vertical continuity detection unit 37 is output. When the output signal is −1, a 2-dot delay signal is output to the subsequent addition circuit 52. The adder circuit 52 adds the signal selected by the addition signal selection unit 51 and the 1-dot delayed signal, and outputs the result to the ½ factor circuit 53 at the subsequent stage. The signal multiplied by ½ by the ½ factor circuit 53 is input to the output signal selection unit 55. The output signal selection unit 55 also receives a 1-line 1-dot delay signal obtained by delaying the 1-line delay signal by 1 dot via the 1D delay circuit 54, and the output signal from the vertical continuity detection unit 37 is −1. Or, in the case of +1, the signal from the ½ factor circuit 53 is output to the luminance signal output terminal 13, and when the output signal from the vertical continuity detection unit 37 is 0, 1 line 1 dot delay signal Is output to the luminance signal output terminal 13.
[0023]
With such a configuration, the contour component of each pixel from the horizontal contour detection unit 36 is distributed to five levels of −2, −1, 0, +1, +2 by the limiting unit 15, and among these, −1, +1 The averaging filter unit 35 performs the averaging process only when the contour components assigned to are assumed as block noise candidates and the pixels determined as −1 and +1 have a pattern as shown in FIG. 8. The original contour components distributed to -2 and +2 are not averaged. For this reason, only block noise can be reduced.
[0024]
Example 3;
In the two embodiments, the block noise in either one of the horizontal direction or the vertical direction is detected and averaged, but as shown in FIG. A block noise reduction circuit capable of detecting both block noise in the direction and the vertical direction can be configured.
[0025]
In FIG. 10, the input luminance signal from the luminance signal input terminal 10 is input to the block noise detection unit 56 and the averaging filter unit 57, and the averaging filter unit 57 detects the block luminance detection unit 56. Only the block noise portion is averaged and output from the luminance signal output terminal 13. Among them, the block noise detection unit 56 includes a vertical contour detection unit 14, a restriction unit 15, a horizontal continuity detection unit 16 that detects block noise that continues in the horizontal direction, a horizontal contour detection unit 36, and a restriction unit 15. The vertical continuity detection unit 37 is configured to detect a block noise continuously detected in the vertical direction. The former has the same configuration as that of the first embodiment, and the latter has the same configuration as that of the second embodiment. It is the composition.
[0026]
In this block noise detection unit 56, when the horizontal continuity detection unit 16 detects a pattern having block noise between the second line and the third line as shown in FIGS. 4 is output, -1 is output when a pattern having block noise between the first line and the second line as shown in FIGS. 4C and 4D is detected, and in cases other than these patterns, 0 is output. Further, the vertical continuity detection unit 37 outputs +1 when a pattern in which block noise is present between the second dot column and the third dot column as shown in FIGS. 8A and 8B is detected. When a pattern having block noise between the first dot column and the dot column column is detected as shown in FIGS. 8C and 8D, −1 is output. Outputs 0. These outputs are input to the averaging filter unit 57.
[0027]
The averaging filter unit 57 is one of FIGS. 4A to 4D or FIGS. 8A to 8D out of signals of 9 pixels in total of 3 lines × 3 dots centered on the pixel of interest. When the pattern corresponds to the above pattern, the signal for 6 pixels of the corresponding block noise portion is selected by the addition signal selection unit 58 and the average is output.
[0028]
The configuration of the averaging filter unit 57 will be described with reference to FIG. In FIG. 11A, the signal input to the addition signal selection unit 58 is a video input luminance signal (1), a 1-dot delay signal (2), a 2-dot delay signal (3), and a 1-line delay signal (4). 1 line 1 dot delay signal (5) 1 line 2 dot delay signal (6) 2 line delay signal (7) 2 line 1 dot delay signal (8) 2 line 2 dot delay signal (9) 9 These are signals for pixels, and these signals are generated by combining a 1H delay circuit and a 1D delay circuit. These nine pixel signals {circle around (1)} to {circle around (9)} correspond to the pixels shown in FIG. The addition signal selection unit 58 receives the detection signal from the horizontal continuity detection unit 16 and the detection signal from the vertical continuity detection unit 37, and signals for nine pixels based on these detection signals. 6 pixels are selected and output to the adder circuit 59 in the subsequent stage. For example, when +1 is input from the horizontal continuity detection unit 16 to the addition signal selection unit 58, a pattern in which block noise is between the second line and the third line as shown in FIGS. Therefore, among the signals (1) to (9), (1) to (6) are selected and output to the adder circuit 59. When -1 is input from the vertical continuity detection unit 37 to the addition signal selection unit 58, a block between the first dot column and the dot column is blocked as shown in FIGS. Since the pattern is noise, (2) (3) (5) (6) (8) (9) is selected from the signals (1) to (9) and output to the adding circuit 59. In the adder circuit 59, the selected six signals are added and output to the subsequent 1/6 multiplication coefficient circuit 60. The signal multiplied by 1/6 by the 1/6 multiplication coefficient circuit 60 is an output signal selection section. 61 is input. The output signal selection unit 61 also receives a 1-line 1-dot delay signal (5), and also receives a detection signal from the horizontal continuity detection unit 16 and a detection signal from the vertical continuity detection unit 37. In the output signal selection unit 61, when the detection signal from the horizontal continuity detection unit 16 and the detection signal from the vertical continuity detection unit 37 are both 0, the 1-line 1-dot delay signal (5) ▼ is selected and output to the luminance signal output terminal 13. If one of the detection signals is other than 0, the signal from the 1/6 multiplier circuit 60 is selected and the luminance signal output terminal 13 is selected. Output to.
[0029]
With this configuration, the block noise in the vertical direction uses the detection signal from the horizontal continuity detection unit 16, and the block noise in the horizontal direction uses the detection signal from the vertical continuity detection unit 37, thereby Since block noise in both the direction and the vertical direction can be averaged and reduced, a clearer image can be obtained.
[0030]
In the above embodiment, the configuration has been described in which the input luminance signal from the luminance signal input terminal 10 is processed, but a specific example thereof will be described with reference to the drawings.
FIG. 12 shows the configuration of the present invention when input signals are R, G, and B signals. In FIG. 12, the R signal from the R signal input terminal 62 is input to the luminance calculation unit 65 and also input to the R averaging filter unit 67. The G signal from the G signal input terminal 63 is input to the luminance calculation unit 65 and also to the G averaging filter unit 68. The B signal from the B signal input terminal 64 is input to the luminance calculation unit 65 and also input to the B averaging filter unit 69. The luminance calculation unit 65 generates a luminance signal Y from the input R, G, and B signals, and the luminance signal Y is input to the block noise detection unit 66. The block noise detection unit 66 may use any of the configurations of the block noise detection units 11, 34, and 56 described in the above embodiment. Both block noises in the direction can be averaged and reduced. The detection result of the block noise detection unit 66 is input to an R averaging filter unit 67, a G averaging filter unit 68, and a B averaging filter unit 69, and an averaging process is performed for each signal, thereby obtaining an R signal. Are output from the R signal output terminal 70, the G signal is output from the G signal output terminal 71, and the B signal is output from the B signal output terminal 72.
With such a configuration, block noise can be reduced for each of the R, G, and B signals, and a clear image can be obtained.
[0031]
FIG. 13 shows the configuration of the present invention when input signals are a Y signal (luminance signal), a Cb signal (blue difference signal), and a Cr signal (red difference signal). In FIG. 13, the Y signal from the Y signal input terminal 73 is input to the block noise detection unit 76 and also to the Y averaging filter unit 77. The Cb signal from the Cb signal input terminal 74 and the Cr signal from the Cr signal input terminal 75 are input to the Cb averaging filter unit 78 and the Cr averaging filter unit 79, respectively. The block noise detection unit 76 may use any of the configurations of the block noise detection units 11, 34, and 56 described in the above embodiment. However, by using the block noise detection unit 56, the block noise detection unit 76 is perpendicular to the horizontal direction. Both block noises in the direction can be averaged and reduced. The detection result in the block noise detection unit 66 is input to a Y averaging filter unit 77, a Cb averaging filter unit 78, and a Cr averaging filter unit 79, and an averaging process is performed for each signal, so that the Y signal Are output from the Y signal output terminal 80, the Cb signal is output from the Cb signal output terminal 81, and the Cr signal is output from the Cr signal output terminal 82.
With such a configuration, block noise can be reduced for each of the Y, Cb, and Cr signals, and a clear image can be obtained.
[0032]
FIG. 14 shows that, in the embodiment of FIG. 13, the averaging process is performed only on the Y signal, and the Cb signal and the Cr signal are converted into Y by the Cb delay adjusting unit 83 and the Cr delay adjusting unit 84, respectively. The timing with the signal is adjusted and output. In this case, only the block noise of the Y signal is reduced, and the block noise is not reduced for the Cb signal and the Cr signal. However, by reducing the block noise for the luminance signal, the image becomes considerably clearer. The number of parts required for the circuit configuration can be reduced as compared with the case of FIG.
[0033]
In the above-described embodiment, -k2, -k1, k1, and k2 are used as the criteria for distributing the five levels in the limiting unit 15 as shown in FIG. 3, but this value is a value that can accurately detect block noise. If so, it can be set with a certain width. However, if the ranges of −k2 to −k1 and k1 to k2 are too wide, the original contour component of the video is also a candidate for block noise. Therefore, it is preferable to set a range in which only block noise can be detected.
[0035]
【The invention's effect】
  Claim1According to the described invention, with respect to the input luminance signal Y, the vertical contour detection unit that detects the vertical contour component from the pixel of interest and the pixels adjacent to the top and bottom thereof, and the detected contour component according to the magnitude thereof Horizontal continuity for detecting a block noise portion from the continuity of outputs of +1 and −1 out of the output result of the limiting unit and the limiting unit that distributes to five levels of −2, −1, 0, +1, +2. Since the detection unit and the averaging filter unit that performs the averaging process on the portion determined to be block noise, the block noise in the vertical direction can be detected and only the block noise portion can be averaged and reduced. it can.
[0036]
  Claim2According to the described invention, with respect to the input luminance signal Y, a horizontal contour detection unit that detects a horizontal contour component from the pixel of interest and pixels adjacent to the left and right thereof, and the detected contour component according to the magnitude thereof Vertical continuity for detecting the block noise portion from the continuity of the output of +1 and −1 out of the output result of the limiting unit, and the limiting unit that distributes to five levels of −2, −1, 0, +1, +2. Since the detection unit and the averaging filter unit that performs the averaging process on the part determined to be block noise, the block noise in the horizontal direction can be detected and only the block noise part can be averaged and reduced. it can.
[0037]
  Claim3According to the described invention, with respect to the input luminance signal Y, the vertical contour detection unit that detects the vertical contour component from the pixel of interest and the pixels adjacent to the top and bottom thereof, and the detected contour component according to the magnitude thereof Horizontal continuity for detecting a block noise portion from the continuity of outputs of +1 and −1 out of the output result of the limiting unit and the limiting unit that distributes to five levels of −2, −1, 0, +1, +2. A block noise detection unit for detecting vertical block noise, a horizontal contour detection unit for detecting a horizontal contour component from the pixel of interest and its adjacent pixels, and a detected contour component. A block noise part is detected from a limiting unit that distributes to five levels of -2, -1, 0, +1, and +2 according to the size, and vertical continuity of outputs of +1 and -1 among output results of the limiting unit. Do A block noise detection unit configured to detect block noise in the horizontal direction composed of a direct continuity detection unit, and an averaging process that performs an averaging process on a portion determined as block noise by the horizontal continuity detection unit or the vertical continuity detection unit Since the filter unit is used, both vertical block noise and horizontal block noise can be detected, and only the block noise portion can be averaged and reduced.
[0041]
  Claim4According to the described invention, the horizontal continuity detecting unit pays attention to the region of 3 lines × 3 dots centering on the pixel of interest with respect to the output result of the limiting unit, and the output result of +1 is displayed in any one column in the horizontal direction. If the output result of −1 is continuous in the column adjacent to the column where the output result of +1 is continuous and the output result of 0 is continuous in the remaining column, the pattern is changed to block noise. Since the averaging filter unit averages and outputs a total of 6 pixels of the +1 column and the -1 column of the pattern detected as block noise, the contour component in the vertical direction is output. Since it can be detected with high accuracy, block noise can be reliably reduced.
[0042]
  Claim5According to the described invention, the vertical continuity detecting unit pays attention to the region of 3 lines × 3 dots centered on the pixel of interest with respect to the output result of the limiting unit, and the output result of +1 is displayed in any one column in the vertical direction. If the output result of −1 is continuous in the column adjacent to the column where the output result of +1 is continuous and the output result of 0 is continuous in the remaining column, the pattern is changed to block noise. Since the averaging filter unit averages and outputs a total of 6 pixels of the +1 column and the -1 column of the pattern detected as block noise, the horizontal contour component is obtained. Since it can be detected with high accuracy, block noise can be reliably reduced.
[Brief description of the drawings]
FIG. 1 is a block diagram showing a configuration of a block noise reduction circuit of the present invention.
2 is a block diagram showing a configuration of a vertical contour detection unit 14 of the circuit of FIG. 1. FIG.
FIG. 3 is a diagram showing input / output characteristics in a limiting unit 15 of the circuit of FIG. 1;
4 is a conceptual diagram showing a block noise pattern detected by a horizontal continuity detecting unit 16 of the circuit of FIG. 1. FIG.
5 is a block diagram showing a configuration of an averaging filter unit 12 of the circuit of FIG.
FIG. 6 is a block diagram showing another configuration of the block noise reduction circuit of the present invention.
7 is a block diagram showing a configuration of a horizontal contour detection unit 36 of the circuit of FIG. 6. FIG.
8 is a conceptual diagram showing a block noise pattern detected by a vertical continuity detecting unit 37 of the circuit of FIG.
9 is a block diagram showing a configuration of an averaging filter unit 35 of the circuit of FIG. 6. FIG.
FIG. 10 is a block diagram showing another configuration of the block noise reduction circuit of the present invention.
11 is a block diagram showing a configuration of an averaging filter unit 57 of the circuit of FIG.
FIG. 12 is a block diagram showing an example in which the block noise reduction circuit of the present invention is applied to R, G, and B signals.
FIG. 13 is a block diagram showing an example in which the block noise reduction circuit of the present invention is applied to Y, Cb, and Cr signals.
FIG. 14 is a block diagram showing an example in which the block noise reduction circuit of the present invention is applied to Y, Cb, and Cr signals.
FIG. 15 is a block diagram showing a configuration of a conventional block noise reduction circuit.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 10 ... Luminance signal input terminal, 11 ... Block noise detection part, 12 ... Averaging filter part, 13 ... Luminance signal output terminal, 14 ... Vertical contour detection part, 15 ... Restriction part, 16 ... Horizontal continuity detection part, 17 ... 1H delay circuit, 18... 1H delay circuit, 19... -1/2 times coefficient circuit, 20... 1 times coefficient circuit, 21. 1H delay circuit, 25 ... 1H delay circuit, 26 ... addition signal selector, 27 ... adder circuit, 28 ... 1/2 multiplier circuit, 29 ... 1D delay circuit, 30 ... 1D delay circuit, 31 ... adder circuit, 32 ... 1/3 multiplication factor circuit, 33 ... output signal selection unit, 34 ... block noise detection unit, 35 ... averaging filter unit, 36 ... horizontal contour detection unit, 37 ... vertical continuity detection unit, 38 ... 1D delay circuit, 39 ... 1D delay circuit, 40 ...- 1 / Multiplier circuit, 41... 1 multiplier circuit, 42... -1/2 multiplier circuit, 43... Adder circuit, 44... Contour component output terminal, 45 .. 1H delay circuit, 46. 48... 1/3 times coefficient circuit, 49... 1D delay circuit, 50... 1D delay circuit, 51... Addition signal selection unit, 52. Output signal selection unit 56 ... Block noise detection unit 57 ... Average filter unit 58 ... Addition signal selection unit 59 ... Addition circuit 60 ... 1/6 coefficient circuit 61 ... Output signal selection unit 62 ... R Signal input terminal, 63 ... G signal input terminal, 64 ... B signal input terminal, 65 ... luminance calculation unit, 66 ... block noise detection unit, 67 ... R averaging filter unit, 68 ... G averaging filter unit, 69 ... B Averaging filter unit, 70 ... R signal output 71 ... G signal output terminal, 72 ... B signal output terminal, 73 ... Y signal input terminal, 74 ... Cb signal input terminal, 75 ... Cr signal input terminal, 76 ... Block noise detector, 77 ... Y averaging filter 78 ... Cb averaging filter unit, 79 ... Cr averaging filter unit, 80 ... Y signal output terminal, 81 ... Cb signal output terminal, 82 ... Cr signal output terminal, 83 ... Cb delay adjusting unit, 84 ... Cr delay Adjustment unit, 85... Addition circuit, 86.

Claims

For the input luminance signal Y, a vertical contour detection unit that detects a vertical contour component from the pixel of interest and pixels adjacent to the upper and lower sides thereof, and -2, -1, -1 A limiting unit that distributes the five levels of 0, +1, and +2, a horizontal continuity detecting unit that detects a block noise portion from the horizontal continuity of outputs of +1 and −1 among output results of the limiting unit, block noise, A block noise reduction circuit comprising: an averaging filter unit that performs an averaging process on the determined portion.

With respect to the input luminance signal Y, a horizontal contour detection unit that detects a horizontal contour component from the pixel of interest and pixels adjacent to the left and right thereof, and the detected contour component according to the magnitude thereof, -2, -1, A limiting unit that distributes the five levels of 0, +1, and +2, a vertical continuity detecting unit that detects a block noise portion from the vertical continuity of outputs of +1 and −1 among output results of the limiting unit, block noise, A block noise reduction circuit comprising: an averaging filter unit that performs an averaging process on the determined portion.

For the input luminance signal Y, a vertical contour detection unit that detects a vertical contour component from the pixel of interest and pixels adjacent to the upper and lower sides thereof, and -2, -1, -1 A vertical direction composed of a limiting unit that distributes to five levels of 0, +1, and +2, and a horizontal continuity detecting unit that detects a block noise portion from the horizontal continuity of outputs of +1 and −1 among the output results of the limiting unit A block noise detection unit that detects a block noise of the pixel, a horizontal contour detection unit that detects a horizontal contour component from the pixel of interest and the pixels adjacent to the left and right, and -2 , -1, 0, +1, +2 and a vertical continuity detecting unit that detects a block noise portion from the vertical continuity of outputs +1 and -1 among the output results of the limiting unit. A block noise detection unit that detects block noise in the horizontal direction, and an averaging filter unit that performs an averaging process on a portion determined to be block noise by the horizontal continuity detection unit and / or the vertical continuity detection unit. A block noise reduction circuit characterized by the above.

The horizontal continuity detection unit pays attention to the region of 3 lines × 3 dots centered on the pixel of interest with respect to the output result of the limiting unit, and the +1 output result continues in any one column in the horizontal direction. When the output result of −1 is continuous in the column adjacent to the column where the output result is continuous and the output result of 0 is continuous in the remaining one column, the pattern is detected as block noise, and the average 4. The block noise reduction according to claim 1 or 3 , wherein the averaging filter unit outputs an average of a total of 6 pixels of a +1 column and a -1 column of a pattern detected as block noise. circuit.

The vertical continuity detection unit pays attention to the region of 3 lines × 3 dots centered on the pixel of interest with respect to the output result of the limiting unit, and the +1 output result continues in any one column in the vertical direction. When the output result of −1 is continuous in the column adjacent to the column where the output result is continuous and the output result of 0 is continuous in the remaining one column, the pattern is detected as block noise, and the average in the block-noise reduction according to claim 2 or 3, wherein it has to be output averaged for a total of 6 pixels +1 column and -1 in row patterns detected as block noise filter unit circuit.