JPH04233800A - Printed board with electrostatic sheld and manufacture thereof - Google Patents
Printed board with electrostatic sheld and manufacture thereofInfo
- Publication number
- JPH04233800A JPH04233800A JP41541190A JP41541190A JPH04233800A JP H04233800 A JPH04233800 A JP H04233800A JP 41541190 A JP41541190 A JP 41541190A JP 41541190 A JP41541190 A JP 41541190A JP H04233800 A JPH04233800 A JP H04233800A
- Authority
- JP
- Japan
- Prior art keywords
- forming
- layer
- insulating layer
- wiring pattern
- printed circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 238000000034 method Methods 0.000 claims abstract description 38
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 229920002120 photoresistant polymer Polymers 0.000 claims description 2
- 238000005530 etching Methods 0.000 abstract description 16
- 229920005989 resin Polymers 0.000 abstract description 14
- 239000011347 resin Substances 0.000 abstract description 14
- 229910000679 solder Inorganic materials 0.000 description 18
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 13
- 238000007650 screen-printing Methods 0.000 description 11
- 229910052802 copper Inorganic materials 0.000 description 7
- 239000010949 copper Substances 0.000 description 7
- 238000005476 soldering Methods 0.000 description 7
- 239000011889 copper foil Substances 0.000 description 6
- 238000007639 printing Methods 0.000 description 5
- 238000005553 drilling Methods 0.000 description 4
- 238000007747 plating Methods 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 2
- ORTQZVOHEJQUHG-UHFFFAOYSA-L copper(II) chloride Chemical compound Cl[Cu]Cl ORTQZVOHEJQUHG-UHFFFAOYSA-L 0.000 description 2
- 238000001723 curing Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000001035 drying Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 229960003280 cupric chloride Drugs 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000013007 heat curing Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3452—Solder masks
Landscapes
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Structure Of Printed Boards (AREA)
Abstract
Description
【0001】0001
【産業上の利用分野】本発明は、静電シールド用の導電
層を有するプリント基板及びその製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a printed circuit board having a conductive layer for electrostatic shielding and a method for manufacturing the same.
【0002】0002
【従来の技術】回路基板の実装密度の高度化に伴い、近
年、静電シールド用の導電層を配線パターンに積層した
、いわゆる静電シールド付プリント基板が多用されるよ
うになっている。2. Description of the Related Art In recent years, as the packaging density of circuit boards has increased, so-called electrostatic shielded printed circuit boards, in which a conductive layer for electrostatic shielding is laminated on a wiring pattern, have come into widespread use.
【0003】そこで、この静電シールド付プリント基板
の従来例について、図5、図6により説明すると、これ
らの図は、プリント基板の、表面実装形ICなどの電子
部品の取付部分を中心にで示したもので、図中、1は基
板(基材)、2はICなど電子部品の端子のはんだ接続
部となるフットパターン、3は絶縁樹脂層、4は静電シ
ールド用の導電層、5はオーバーコート層である。[0003] Conventional examples of this printed circuit board with electrostatic shielding will be explained with reference to FIGS. In the figure, 1 is a substrate (base material), 2 is a foot pattern that becomes a solder connection part of a terminal of an electronic component such as an IC, 3 is an insulating resin layer, 4 is a conductive layer for electrostatic shielding, and 5 is a conductive layer for electrostatic shielding. is an overcoat layer.
【0004】図7は、このような静電シールド付プリン
ト基板の製造工程を示したもので、基板1に対する孔開
け工程Aと、スルーホールメッキ工程B、配線パターン
2を形成するための銅箔エッチング工程C、シルクスク
リーン印刷法による絶縁樹脂層3の形成工程D、導電層
4を形成するための、同じくシルクスクリーン印刷法に
よる銅ペースト層の形成工程E、それに、やはりシルク
スクリーン印刷法によるオーバーコート層形成工程Fと
からなり、最後にシルク文字印刷工程Gを経て完成する
ようになっている。なお、ここで、孔開け工程Aからス
ルーホールメッキ工程B、それに銅箔エッチング工程C
までは普通のプリント基板の製造方法と同じである。FIG. 7 shows the manufacturing process of such a printed circuit board with an electrostatic shield, which includes a hole-drilling step A for the board 1, a through-hole plating step B, and a step of forming a copper foil to form the wiring pattern 2. Etching step C, forming step D of the insulating resin layer 3 using the silk screen printing method, forming step E of the copper paste layer also using the silk screen printing method to form the conductive layer 4, and overlaying also using the silk screen printing method. It consists of a coat layer forming step F, and is finally completed through a silk letter printing step G. In addition, here, from hole-drilling process A to through-hole plating process B, and copper foil etching process C.
The process up to this point is the same as the manufacturing method for ordinary printed circuit boards.
【0005】図5と図6に戻り、フットパターン2は、
配線パターンの中で上記表面実装形ICなどの電子部品
の端子のはんだ接続部となる部分で、この電子部品が取
付られる部分は基板1の露出部分イとなっており、フッ
トパターン2は、この露出部分イの基板面に設けられて
いる。Returning to FIGS. 5 and 6, foot pattern 2 is as follows:
The part of the wiring pattern that becomes the solder connection part of the terminal of the electronic component such as the above-mentioned surface mount IC, and the part where this electronic component is attached is the exposed part of the board 1, and the foot pattern 2 is It is provided on the substrate surface of the exposed portion A.
【0006】[0006]
【発明が解決しようとする課題】上記従来技術は、IC
などの電子部品の端子の高密度化に伴うフットパターン
の配列ピッチ寸法の狭小化について配慮がされておらず
、電子部品実装時でのはんだブリッジ多発によるはんだ
付け歩留まり低下や、修正工数増加の問題があった。[Problem to be Solved by the Invention] The above-mentioned conventional technology
No consideration has been given to the narrowing of the foot pattern arrangement pitch dimension due to the increased terminal density of electronic components such as electronic components, resulting in lower soldering yields and increased repair man-hours due to the occurrence of solder bridges when mounting electronic components. was there.
【0007】本発明は、フットパターンの配列ピッチ寸
法の狭小化にもかかわらず、常に充分にはんだブリッジ
の発生が抑えられ、電子部品端子の高密度化に容易に対
応可能な静電シールド付プリント基板の提供を目的とし
、更に、このような静電シールド付プリント基板を効率
的に得ることができる製造方法の提供を目的とするもの
である。[0007] The present invention provides a print with an electrostatic shield that can always sufficiently suppress the occurrence of solder bridges despite the narrowing of the foot pattern arrangement pitch dimension and can easily accommodate the high density of electronic component terminals. The object of the present invention is to provide a substrate, and a further object is to provide a manufacturing method that can efficiently obtain such a printed circuit board with an electrostatic shield.
【0008】[0008]
【課題を解決するための手段】上記目的を達成するため
に、本発明のあるものによれば、フットパターンが形成
されている基板の露出面に直接、フットパターン間の少
なくとも一部を埋めるための、配線パターン間絶縁層が
積層されるようにしたものであり、本発明の他のものに
よれば、この配線パターン間絶縁層の形成工程を、銅箔
エッチングなどによる配線パターン形成工程の直後に設
けるようにしたものである。[Means for Solving the Problems] In order to achieve the above object, according to one aspect of the present invention, at least a portion between the foot patterns is directly filled in the exposed surface of the substrate on which the foot patterns are formed. According to another aspect of the present invention, the step of forming the insulating layer between wiring patterns is performed immediately after the step of forming wiring patterns by copper foil etching or the like. It was designed to be installed in
【0009】[0009]
【作用】フットパターン間に存在する配線パターン間絶
縁層は、フットパターン間に発生しようとするはんだブ
リッジに対して障壁として働き、従って、はんだブリッ
ジの発生を大幅に抑えることができる。また、配線パタ
ーンの形成にはエッチングなどの湿式による工程が用い
られるが、この配線パターン間絶縁層の形成工程を配線
パターン形成工程の直後に設けることにより、これらの
工程双方を湿式にしても工数の増加は最小限に抑えられ
、エッチングによる高精細加工が可能で、高密度のフッ
トパターン間にも容易に配線パターン間絶縁層を設ける
ことができる。[Operation] The inter-wiring pattern insulating layer existing between the foot patterns acts as a barrier against solder bridges that are about to occur between the foot patterns, and therefore the generation of solder bridges can be greatly suppressed. In addition, wet processes such as etching are used to form wiring patterns, but by providing the process of forming an insulating layer between wiring patterns immediately after the wiring pattern forming process, the number of man-hours can be reduced even if both of these processes are wet processes. The increase in the wiring pattern is minimized, high-definition processing by etching is possible, and an inter-wiring pattern insulating layer can be easily provided even between high-density foot patterns.
【0010】0010
【実施例】以下、本発明による静電シールド付プリント
基板及びその製造方法について、図示の実施例により詳
細に説明する。まず図1は本発明による静電シールド付
プリント基板の一実施例を示す横断面図で、図2は平面
図であり、これらの図において、6は配線パターン間絶
縁層であるが、その他、基板(基材)1、配線パターン
の一部で電子部品端子のはんだ接続部となるフットパタ
ーン2、絶縁樹脂層3、静電シールド用の導電層4、そ
れにオーバーコート層5は、何れも図5、図6で説明し
た従来例と同じであり、基板1のICが取付られる露出
部分イも同じである。DESCRIPTION OF THE PREFERRED EMBODIMENTS A printed circuit board with an electrostatic shield and a method for manufacturing the same according to the present invention will be explained in detail below with reference to the illustrated embodiments. First, FIG. 1 is a cross-sectional view showing one embodiment of a printed circuit board with an electrostatic shield according to the present invention, and FIG. 2 is a plan view. In these figures, 6 is an insulating layer between wiring patterns, and A board (base material) 1, a foot pattern 2 which is part of the wiring pattern and serves as a solder connection part of an electronic component terminal, an insulating resin layer 3, a conductive layer 4 for electrostatic shielding, and an overcoat layer 5 are all shown in the figure. 5. This is the same as the conventional example explained in FIG. 6, and the exposed portion A of the board 1 to which the IC is attached is also the same.
【0011】配線パターン間絶縁層6は、図から明らか
なように、基板1のフットパターン2が設けられている
露出部分イの基板1の面に直接、フットパターン2が存
在する部分を避けるようにして形成されているもので、
エッチング技法などにより基板1にフットパターン2を
含む配線パターンを形成した後、次に絶縁樹脂層3を形
成する前に、同じくエッチング技法により形成され、こ
の結果、高精細加工が容易で、高密度のフットパターン
2間にも高精度で配線パターン間絶縁層6が形成できる
。As is clear from the figure, the inter-wiring pattern insulating layer 6 is formed directly on the surface of the substrate 1 in the exposed portion A where the foot pattern 2 of the substrate 1 is provided, avoiding the portion where the foot pattern 2 is present. It is formed by
After forming the wiring pattern including the foot pattern 2 on the substrate 1 using an etching technique, and before forming the insulating resin layer 3, the wiring pattern is formed using the same etching technique.As a result, high-definition processing is easy and high-density The inter-wiring pattern insulating layer 6 can also be formed between the foot patterns 2 with high precision.
【0012】次に、この配線パターン間絶縁層6を有す
る本発明の一実施例による静電シールド付プリント基板
の働きについて、図4により説明する。この図4におい
て、8は正常なはんだ付部、9は過剰はんだ付部、10
はICなどの電子部品のリード部、11は電子部品のモ
ールド部であり、リード部10をフットパターン2には
んだ付けした場合、正常なはんだ付部8で示すようなは
んだ付けがなされれば何も問題はない。しかして、この
実施例では、フットパターン2の間に配線パターン間絶
縁層6が存在しているため、過剰はんだ状態により、或
るフットパターン2から過剰なはんだが流れ出した場合
でも、この過剰なはんだの流出は配線パターン間絶縁層
6によってさえぎられ、隣りのフットパターン2への流
出が阻止され、過剰はんだ付部9になるだけなので、は
んだブリッジ発生の虞れは充分に抑えられることになる
。Next, the function of a printed circuit board with an electrostatic shield according to an embodiment of the present invention having this inter-wiring pattern insulating layer 6 will be explained with reference to FIG. In FIG. 4, 8 is a normal soldered part, 9 is an excessively soldered part, and 10 is a normal soldered part.
11 is a lead part of an electronic component such as an IC, and 11 is a molded part of an electronic component. When the lead part 10 is soldered to the foot pattern 2, what happens if the soldering is done as shown in the normal soldered part 8? There is no problem. However, in this embodiment, since the inter-wiring pattern insulating layer 6 exists between the foot patterns 2, even if excessive solder flows out from a certain foot pattern 2 due to an excessive solder state, this excessive solder will not flow out. The outflow of solder is blocked by the inter-wiring pattern insulating layer 6, and the outflow to the adjacent foot pattern 2 is prevented, resulting in only an excessively soldered part 9, so that the risk of solder bridges occurring is sufficiently suppressed. .
【0013】これを図5と図6で説明した従来例の場合
と対比してみると、この従来の静電シールド付プリント
基板では、図8に示すようになっており、各フットパタ
ーン2の間には何も障壁となるものが存在していないか
ら、フットパターンで過剰はんだ状態になれば、それは
直ちにはんだブリッジ7となってしまい、このためはん
だブリッジが多発してしまうのである。Comparing this with the conventional example explained in FIGS. 5 and 6, in this conventional printed circuit board with electrostatic shielding, the structure of each foot pattern 2 is as shown in FIG. Since there is no barrier between them, if there is excessive solder in the foot pattern, it will immediately become solder bridges 7, resulting in frequent occurrence of solder bridges.
【0014】従って、この図1、図2に示す本発明の実
施例によれば、電子部品装着時でのはんだブリッジの発
生を確実に抑えることができるから、ICなどの電子部
品の端子の高密度化に充分に対応して、電子部品実装時
でのはんだブリッジ多発によるはんだ付け歩留まり低下
や、修正工数増加の虞れの無い静電シールド付プリント
基板を容易に提供することができる。Therefore, according to the embodiments of the present invention shown in FIGS. 1 and 2, it is possible to reliably suppress the occurrence of solder bridges when mounting electronic components, thereby reducing the height of the terminals of electronic components such as ICs. It is possible to easily provide a printed circuit board with an electrostatic shield that fully corresponds to increased density and is free from the risk of a decrease in soldering yield due to frequent occurrence of solder bridges during electronic component mounting and an increase in the number of repair steps.
【0015】次に、図1、図2で説明した本発明の実施
例による静電シールド付プリント基板の製造方法につい
て、図3により説明する。まず、N/Cボール盤などに
よる基板1に対する孔開け工程Aを実施する。次に、一
次の化学銅めっきとこれに続く二次の電気めっきによる
スルーホールメッキ工程Bを実施する。続いてドライフ
ィルムなどによるエッチングレジストと塩化第2銅によ
るエッチングにより配線パターン2を形成するための銅
箔エッチング工程Cを行なう。Next, a method of manufacturing a printed circuit board with an electrostatic shield according to the embodiment of the present invention explained in FIGS. 1 and 2 will be explained with reference to FIG. First, a hole drilling process A is performed on the substrate 1 using an N/C drilling machine or the like. Next, a through-hole plating process B is performed, which includes primary chemical copper plating followed by secondary electroplating. Subsequently, a copper foil etching step C is performed to form the wiring pattern 2 by using an etching resist such as a dry film and etching using cupric chloride.
【0016】このあと、図5、図6で説明した従来例で
は、続いてシルクスクリーン印刷法による絶縁樹脂層3
の形成工程D、導電層4を形成するためのシルクスクリ
ーン印刷法による銅ペースト層の形成工程E、シルクス
クリーン印刷法によるオーバーコート層形成工程F、そ
れにシルク文字印刷工程Gに進んで製造工程を終了する
のであるが、この実施例では、銅箔エッチング工程Cの
後、絶縁樹脂層3の形成工程Dに進む前に、配線パター
ン間絶縁層形成工程Hを施行するのである。After this, in the conventional example explained in FIGS. 5 and 6, the insulating resin layer 3 is then formed by silk screen printing.
The manufacturing process proceeds to step D of forming the conductive layer 4, step E of forming a copper paste layer by a silk screen printing method, step F of forming an overcoat layer by a silk screen printing method, and step G of printing silk characters. In this embodiment, after the copper foil etching step C and before proceeding to the forming step D of the insulating resin layer 3, the inter-wiring pattern insulating layer forming step H is performed.
【0017】この配線パターン間絶縁層形成工程Hにつ
いて説明すると、上記したように、この工程には高精細
幅のパターン形成が可能な製造プロセスが要求され、こ
のため、この実施例では、液状フォトレジストによるエ
ッチングが用いられており、まず、レジストインクを基
板1の前面にスキージで塗布し、乾燥(90度C、20
分)後、露光、現像、乾燥(140度C、45分)の各
工程を実行するようになっている。To explain the process H of forming an insulating layer between wiring patterns, as mentioned above, this process requires a manufacturing process capable of forming a pattern with a high definition width. Resist etching is used. First, resist ink is applied to the front surface of the substrate 1 with a squeegee, and then dried (90 degrees Celsius, 20 degrees Celsius).
After that, the steps of exposure, development, and drying (140 degrees Celsius, 45 minutes) are performed.
【0018】こうして配線パターン間絶縁層形成工程H
を終わったら、この後は従来例と同じで、シルクスクリ
ーン印刷法による絶縁樹脂層3の形成工程D、導電層4
を形成するためのシルクスクリーン印刷法による銅ペー
スト層の形成工程E、シルクスクリーン印刷法によるオ
ーバーコート層形成工程F、それにシルク文字印刷工程
Gに進むのであるが、詳述すると、まず、絶縁樹脂層3
の形成工程Dは、上記したようにシルクスクリーン印刷
法によるものであり、従って、高精細幅のパターン形成
は困難なので、インクは基板1の露出部分イを除いて必
要な部分に印刷し、乾燥、硬化することにより絶縁樹脂
層を形成するのである。In this way, the step H of forming an insulating layer between wiring patterns
After that, the steps are the same as in the conventional example, step D of forming the insulating resin layer 3 by the silk screen printing method, and step D of forming the conductive layer 4.
Step E of forming a copper paste layer by silk screen printing to form a copper paste layer, step F of forming an overcoat layer by silk screen printing, and step G of silk letter printing. layer 3
As mentioned above, the forming process D is based on the silk screen printing method, and therefore, it is difficult to form a pattern with a high definition width. By curing, an insulating resin layer is formed.
【0019】次に、銅ペースト層の形成工程Eは、シル
クスクリーン印刷法による銅ペーストの印刷と、それに
続く熱硬化処理からなり、これにより静電シールド用の
導電層4が形成される。続くオーバーコート層形成工程
Fは、絶縁樹脂層3の形成工程Dと同じで、基板1の必
要な部分に対するインクの印刷処理と、乾燥処理、硬化
処理からなり、絶縁樹脂からなるオーバーコート層5が
形成される。なお、絶縁樹脂層3とオーバーコート層5
は共にエポキシ系の樹脂が用いられている。Next, the step E of forming the copper paste layer consists of printing the copper paste using a silk screen printing method, followed by a heat curing treatment, thereby forming the conductive layer 4 for electrostatic shielding. The subsequent overcoat layer forming step F is the same as the insulating resin layer 3 forming step D, and consists of printing ink on necessary parts of the substrate 1, drying process, and curing process, and forms the overcoat layer 5 made of insulating resin. is formed. Note that the insulating resin layer 3 and the overcoat layer 5
Both use epoxy resin.
【0020】従って、この図3の実施例によれば、配線
パターン間絶縁層形成工程Hでの配線パターン間絶縁層
6の形成技法として、フォトレジストによるエッチング
技法を採用しているため、高精細幅のパターン形成が容
易で、ICなどの電子部品の端子の高密度化に伴うフッ
トパターンの配列ピッチ寸法の狭小化に充分に対応出来
る上、この実施例では、この配線パターン間絶縁層形成
工程Hが、銅箔エッチング工程Cの後、絶縁樹脂層3の
形成工程Dに進む前に行なわれるように構成してあるの
で、エッチングなどの湿式工程を連続しておこなうこと
ができ、実質的には湿式工程の増加をもたらすこと無く
、高精細幅パターンをもった配線パターン間絶縁層6を
殆どコストアップ無しに容易に形成できる。Therefore, according to the embodiment shown in FIG. 3, the etching technique using photoresist is adopted as the technique for forming the inter-wiring pattern insulating layer 6 in the inter-wiring pattern insulating layer forming process H, so that high-definition It is easy to form a pattern with a wide width, and it can sufficiently cope with the narrowing of the foot pattern arrangement pitch dimension accompanying the increase in the density of terminals of electronic components such as ICs. Since step H is performed after the copper foil etching step C and before proceeding to the insulating resin layer 3 forming step D, wet steps such as etching can be performed continuously, and substantially The inter-wiring pattern insulating layer 6 having a high-definition width pattern can be easily formed without increasing the number of wet processes and with almost no increase in cost.
【0021】[0021]
【発明の効果】本発明によれば、以下に列挙した効果を
充分に期待することができる。[Effects of the Invention] According to the present invention, the following effects can be fully expected.
【0022】■ 静電シールド付プリント基板に対す
るICなどの表面実装電子部品のはんだ付作業性の大き
な向上が得られる。(2) The workability of soldering surface-mounted electronic components such as ICs to electrostatically shielded printed circuit boards can be greatly improved.
【0023】■ 静電シールド付プリント基板の適用
範囲を大幅に拡大できる。[0023] The range of applications of printed circuit boards with electrostatic shielding can be greatly expanded.
【0024】■ 静電シールド付プリント基板の接続
信頼性を充分に向上できる。(2) Connection reliability of a printed circuit board with an electrostatic shield can be sufficiently improved.
【図1】本発明による静電シールド付プリント基板の一
実施例を示す横断面図である。FIG. 1 is a cross-sectional view showing an embodiment of a printed circuit board with an electrostatic shield according to the present invention.
【図2】同じく静電シールド付プリント基板の一実施例
を示す正面図である。FIG. 2 is a front view showing an example of a printed circuit board with an electrostatic shield.
【図3】本発明による静電シールド付プリント基板の製
造方法の一実施例を示す工程図である。FIG. 3 is a process diagram showing an embodiment of a method for manufacturing a printed circuit board with an electrostatic shield according to the present invention.
【図4】本発明の一実施例におけるはんだ付け状態を示
す断面図である。FIG. 4 is a sectional view showing a soldering state in an embodiment of the present invention.
【図5】静電シールド付プリント基板の従来例を示す横
断面図である。FIG. 5 is a cross-sectional view showing a conventional example of a printed circuit board with an electrostatic shield.
【図6】静電シールド付プリント基板の従来例を示す正
面図である。FIG. 6 is a front view showing a conventional example of a printed circuit board with an electrostatic shield.
【図7】静電シールド付プリント基板の製造方法の従来
例を示す工程図である。FIG. 7 is a process diagram showing a conventional method for manufacturing a printed circuit board with an electrostatic shield.
【図8】静電シールド付プリント基板の従来例における
はんだ付け状態を示す断面図である。FIG. 8 is a sectional view showing a soldered state in a conventional example of a printed circuit board with an electrostatic shield.
1 基板 2 フットパターン 3 絶縁樹脂層 4 静電シールド用の導電層 5 オーバーコート層 6 配線パターン間絶縁層 7 はんだブリッジ部 8 正常はんだ付部 9 過剰はんだ付部 10 電子部品のリード部 11 電子部品のモールド部 イ 基板の露出部分 1 Board 2 Foot pattern 3 Insulating resin layer 4 Conductive layer for electrostatic shielding 5 Overcoat layer 6 Insulating layer between wiring patterns 7 Solder bridge part 8 Normal soldering part 9 Excessive soldering part 10 Lead part of electronic components 11 Mold part of electronic parts B Exposed part of the board
Claims (3)
縁層を介在して導電性層からなる静電シールド層が積層
され、この静電シールド層にオーバーコート層を備えた
プリント基板において、上記配線パターンの一部が存在
する上記基板の露出面の少なくとも一部に、上記絶縁層
及びオーバーコート層とは別の工程で形成した配線パタ
ーン間絶縁層が形成されていることを特徴とする静電シ
ールド付プリント基板。1. A printed circuit board in which an electrostatic shield layer made of a conductive layer is laminated on a wiring pattern formed on a substrate surface with an insulating layer interposed therebetween, and an overcoat layer is provided on this electrostatic shield layer. An inter-wiring pattern insulating layer formed in a process different from the insulating layer and overcoat layer is formed on at least a part of the exposed surface of the substrate where a part of the wiring pattern is present. Printed circuit board with electric shield.
と、絶縁層を形成する工程と、静電シールド層とを形成
する工程とを少なくとも備えた静電シールド付プリント
基板の製造方法において、上記配線パターンの形成工程
と上記絶縁層を形成する工程の間に、上記上記配線パタ
ーンの一部が存在する上記基板の露出面の少なくとも一
部に配線パターン間絶縁層を形成する工程が設けられて
いることを特徴とする静電シールド付プリント基板の製
造方法。2. A method for manufacturing a printed circuit board with an electrostatic shield, comprising at least the steps of forming a wiring pattern on a substrate surface, forming an insulating layer, and forming an electrostatic shield layer, Between the step of forming the wiring pattern and the step of forming the insulating layer, a step of forming an inter-wiring pattern insulating layer on at least a part of the exposed surface of the substrate where a part of the wiring pattern is present is provided. A method for manufacturing a printed circuit board with an electrostatic shield, characterized in that:
ターン間絶縁層を形成する工程が、フォトレジストによ
る絶縁層形成工程であることを特徴とする静電シールド
付プリント基板の製造方法。3. The method of manufacturing a printed circuit board with an electrostatic shield according to claim 2, wherein the step of forming the inter-wiring pattern insulating layer is a step of forming an insulating layer using photoresist.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP41541190A JPH04233800A (en) | 1990-12-28 | 1990-12-28 | Printed board with electrostatic sheld and manufacture thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP41541190A JPH04233800A (en) | 1990-12-28 | 1990-12-28 | Printed board with electrostatic sheld and manufacture thereof |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04233800A true JPH04233800A (en) | 1992-08-21 |
Family
ID=18523773
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP41541190A Pending JPH04233800A (en) | 1990-12-28 | 1990-12-28 | Printed board with electrostatic sheld and manufacture thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04233800A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012034073A (en) * | 2010-07-29 | 2012-02-16 | Konica Minolta Opto Inc | Lens unit, camera module, and portable terminal |
-
1990
- 1990-12-28 JP JP41541190A patent/JPH04233800A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012034073A (en) * | 2010-07-29 | 2012-02-16 | Konica Minolta Opto Inc | Lens unit, camera module, and portable terminal |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO1991014015A1 (en) | Method and materials for forming multi-layer circuits by an additive process | |
US7423221B2 (en) | Printed wiring board and fabrication method for printed wiring board | |
US4720915A (en) | Printed circuit board and process for its manufacture | |
JPH07106464A (en) | Multichip module, its manufacture, and mounting method onto printed-wiring board | |
JPH04233800A (en) | Printed board with electrostatic sheld and manufacture thereof | |
JP2717198B2 (en) | Method of forming bumps on printed wiring board | |
JPH036096A (en) | Circuit board | |
JP3879132B2 (en) | Printed wiring board manufacturing method and printed wiring board | |
JP2833315B2 (en) | TAB tape carrier | |
JPS6012791A (en) | Method of producing printed circuit board | |
JP2680948B2 (en) | Manufacturing method of printed wiring board | |
JPH10242629A (en) | Printed circuit board and its manufacture | |
JPH0430494A (en) | Printed wiring board and manufacture thereof | |
JPH01316994A (en) | Solder resist printing ink of printed wiring board | |
JP3102162B2 (en) | Printed wiring board and method of manufacturing the same | |
JPH11214830A (en) | Manufacture of substrate | |
JPH04152692A (en) | Manufacture of printed wiring board | |
JP2891938B2 (en) | How to connect electrical components | |
JPH0414892A (en) | Structure of solder resist opening of printed-wiring board | |
KR100204612B1 (en) | Printing method of printed circuit board | |
KR20010019763A (en) | Printed circuit board | |
JP3774932B2 (en) | Method for manufacturing printed wiring board | |
JPH05259624A (en) | Printed wiring board and production thereof | |
JPH05198928A (en) | Manufacture of printed wiring board | |
JP2000277900A (en) | Manufacture of solder-coated composite circuit board |