JPH10242629A - Printed circuit board and its manufacture - Google Patents
Printed circuit board and its manufactureInfo
- Publication number
- JPH10242629A JPH10242629A JP4238097A JP4238097A JPH10242629A JP H10242629 A JPH10242629 A JP H10242629A JP 4238097 A JP4238097 A JP 4238097A JP 4238097 A JP4238097 A JP 4238097A JP H10242629 A JPH10242629 A JP H10242629A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- layer
- solder layer
- wiring board
- printed wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、プリント配線板及
びその製造方法に関するものである。The present invention relates to a printed wiring board and a method for manufacturing the same.
【０００２】[0002]
【従来の技術】従来、プリント配線板においては、面実
装部品のパッドを形成するに当たり、銅パターンにはん
だ層を形成するようにしている。図２は従来のプリント
配線板の要部断面図である。図において、１１は絶縁材
から成り、プリント配線板のベースを構成する基材、１
２は該基材１１の上に形成された複数の銅パターンであ
り、該銅パターン１２は電解銅めっき層、無電解銅めっ
き層、銅箔（はく）等から成る。また、１３はめっき
法、ホットエアレベラー法等のはんだコート方法によっ
て前記銅パターン１２の上に形成されたはんだ層、１４
は前記銅パターン１２及びはんだ層１３によって構成さ
れるパッドである。2. Description of the Related Art Conventionally, in a printed wiring board, a solder layer is formed on a copper pattern when forming pads of a surface mount component. FIG. 2 is a sectional view of a main part of a conventional printed wiring board. In the drawing, reference numeral 11 denotes an insulating material, and
Reference numeral 2 denotes a plurality of copper patterns formed on the base material 11, and the copper pattern 12 includes an electrolytic copper plating layer, an electroless copper plating layer, a copper foil (foil), and the like. Reference numeral 13 denotes a solder layer formed on the copper pattern 12 by a solder coating method such as a plating method or a hot air leveler method;
Is a pad formed by the copper pattern 12 and the solder layer 13.
【０００３】前記めっき法においては、電解はんだめっ
き法又は無電解はんだめっき法によって前記銅パターン
１２の上にはんだを析出させて、はんだ層１３を形成
し、フュージング工程において前記はんだを溶融させ
て、前記銅パターン１２とはんだ層１３との間に、前記
銅パターン１２の銅成分と、前記はんだの錫（すず）成
分及び鉛成分とによって合金を形成するようにしてい
る。In the plating method, a solder is deposited on the copper pattern 12 by an electrolytic solder plating method or an electroless solder plating method to form a solder layer 13, and the solder is melted in a fusing step. An alloy is formed between the copper pattern 12 and the solder layer 13 by a copper component of the copper pattern 12 and a tin (tin) component and a lead component of the solder.
【０００４】一方、前記ホットエアレベラー法において
は、銅パターン１２が形成された基材１１を溶融させら
れたはんだに浸漬（せき）し、基材１１を引き上げた
後、空気を吹き付けることによって、前記銅パターン１
２の上にだけはんだ層１３を形成するようになってい
る。On the other hand, in the hot air leveler method, the base material 11 having the copper pattern 12 formed thereon is immersed in molten solder, the base material 11 is pulled up, and then the air is blown thereon. Copper pattern 1
2, the solder layer 13 is formed only.
【０００５】[0005]
【発明が解決しようとする課題】しかしながら、前記従
来のプリント配線板においては、各種の電子部品を高密
度で実装する場合、電子部品のリードピッチが狭くな
り、０．５〔ｍｍ〕以下になると、次のような問題が生
じてしまう。すなわち、前記リードピッチが狭いと、銅
パターン１２の幅も同様に狭くなる。したがって、めっ
き法によってはんだ層１３を形成した場合、前記銅パタ
ーン１２の周囲にもはんだが析出されてしまうことがあ
る。However, in the above-mentioned conventional printed wiring board, when various electronic components are mounted at high density, the lead pitch of the electronic components becomes narrower and becomes smaller than 0.5 [mm]. However, the following problem occurs. That is, if the lead pitch is narrow, the width of the copper pattern 12 is also narrowed. Therefore, when the solder layer 13 is formed by the plating method, the solder may also be deposited around the copper pattern 12.
【０００６】その結果、フュージング工程においてはん
だだれが生じやすくなり、ショート不良を発生させてし
まうことがある。一方、ホットエアレベラー法によって
はんだ層１３を形成する場合、通常の圧力で空気を吹き
付けると、銅パターン１２間のギャップ部分にはんだが
残り、ショート不良を発生させてしまうことがある。ま
た、空気を吹き付ける圧力を高くすると、前記銅パター
ン１２の上にはんだが残らず、はんだ層１３を形成する
ことができなくなってしまう。As a result, in the fusing step, solder dripping is likely to occur, which may cause a short circuit failure. On the other hand, when the solder layer 13 is formed by the hot air leveler method, if air is blown at a normal pressure, the solder may remain in the gap between the copper patterns 12 and cause a short circuit failure. If the pressure at which air is blown is increased, no solder remains on the copper pattern 12, and the solder layer 13 cannot be formed.
【０００７】本発明は、前記従来のプリント配線板の問
題点を解決して、電子部品のリードピッチが狭くされた
場合においても、ショート不良を発生させることがない
プリント配線板及びその製造方法を提供することを目的
とする。The present invention solves the above-mentioned problems of the conventional printed wiring board, and provides a printed wiring board which does not cause a short circuit failure even when the lead pitch of electronic components is narrowed, and a method of manufacturing the same. The purpose is to provide.
【０００８】[0008]
【課題を解決するための手段】そのために、本発明のプ
リント配線板においては、基板と、該基板の上に形成さ
れた複数の金属パターンと、該各金属パターンの上に形
成されたはんだ層とを有する。そして、該はんだ層は、
各金属パターンの上の一部に千鳥足状に形成された予備
はんだ層を溶融させることによって形成される。For this purpose, in the printed wiring board of the present invention, a substrate, a plurality of metal patterns formed on the substrate, and a solder layer formed on each metal pattern are provided. And And the solder layer is
It is formed by melting a preliminary solder layer formed in a staggered pattern on a part of each metal pattern.
【０００９】[0009]
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照しながら詳細に説明する。図１は本発明の
実施の形態におけるフュージング工程前のプリント配線
板の要部平面図、図３は本発明の実施の形態におけるフ
ュージング工程前のプリント配線板の要部断面図、図４
は本発明の実施の形態におけるフュージング工程後のプ
リント配線板の要部平面図、図５は本発明の実施の形態
におけるフュージング工程後のプリント配線板の要部断
面図である。Embodiments of the present invention will be described below in detail with reference to the drawings. FIG. 1 is a plan view of a main part of a printed wiring board before a fusing step in an embodiment of the present invention. FIG. 3 is a cross-sectional view of a main part of the printed wiring board before a fusing step in an embodiment of the present invention.
FIG. 5 is a plan view of a main part of the printed wiring board after the fusing step in the embodiment of the present invention, and FIG. 5 is a cross-sectional view of a main part of the printed wiring board after the fusing step in the embodiment of the present invention.
【００１０】図において、１１は絶縁材から成り、プリ
ント配線板のベースを構成する基材、２２は該基材１１
の上に形成された複数の金属パターンとしての銅パター
ンであり、該銅パターン２２は電解銅めっき層、無電解
銅めっき層、銅箔等から成る。なお、前記銅パターン２
２は銅によって形成されているが、銅に代えて、はんだ
の錫成分及び鉛成分とによって合金を形成する成分を有
する金属を使用することもできる。In the figure, reference numeral 11 denotes an insulating material, and a base material constituting a base of a printed wiring board;
The copper pattern 22 is formed of an electrolytic copper plating layer, an electroless copper plating layer, a copper foil, and the like. The copper pattern 2
2 is made of copper, but a metal having a component that forms an alloy with a tin component and a lead component of solder can be used instead of copper.
【００１１】前記各銅パターン２２は、幅の狭い脚部２
４と幅の広い頭部２５とを備え「Ｔ」字型の形状を有す
る。また、２３は前記銅パターン１２の主として頭部２
５の上に形成された予備はんだ層、４１は銅パターン２
２及び予備はんだ層２３から成るパッドである。この場
合、前記銅パターン２２の脚部２４によって、図示しな
い面実装部品のリードに接続される部品接続用パッド
が、前記予備はんだ層２３によってはんだ供給用パッド
がそれぞれ構成される。そして、前記部品接続用パッド
は１列に、はんだ供給用パッドは、隣接する銅パターン
２２ごとに千鳥足状に配列される。Each of the copper patterns 22 has a narrow leg 2
4 and a wide head 25 and have a "T" shape. Reference numeral 23 denotes mainly the head 2 of the copper pattern 12.
5 is a preliminary solder layer formed on 5;
2 and a pad made of the preliminary solder layer 23. In this case, the component connecting pads connected to the leads of the surface mount component (not shown) are formed by the legs 24 of the copper pattern 22, and the solder supply pads are formed by the preliminary solder layer 23. The component connection pads are arranged in one row, and the solder supply pads are arranged in a staggered manner for each adjacent copper pattern 22.
【００１２】また、フュージング工程において、前記予
備はんだ層２３が形成されたパッド４１にフュージング
処理を施すと、予備はんだ層２３のはんだが溶融させら
れ、該はんだは、表面張力によって部品接続用パッドに
流れ込んで銅パターン２２の全体を覆い、図４及び５に
示すようにはんだ層２６を形成する。このように、銅パ
ターン２２が「Ｔ」字型の形状を有するので、はんだ供
給用パッドの幅が部品接続用パッドの幅よりわずかに広
くなるが、部品接続用パッドは１列に、はんだ供給用パ
ッドは、隣接する銅パターン２２ごとに千鳥足状に配列
されるので、はんだ供給用パッドのピッチＰ1 は部品接
続用パッドのピッチＰ 2 の２倍になる。Further, in the fusing step, the above-mentioned preliminary
Fusing on the pad 41 on which the solder layer 23 is formed
When the treatment is performed, the solder of the preliminary solder layer 23 is melted.
The solder is applied to the component connection pads by surface tension.
4 and 5 to cover the entire copper pattern 22.
As shown, a solder layer 26 is formed. In this way, copper
Since the turn 22 has a “T” shape, the solder
Supply pad width is slightly wider than component connection pad width
However, the component connection pads are arranged in one row,
Are arranged in a zigzag pattern for each adjacent copper pattern 22
The pitch P of the solder supply pad1Is the part connection
Connection pad pitch P TwoTwice as large as
【００１３】したがって、各はんだ供給用パッド間の間
隔が大きくなるので、フュージング工程においてはんだ
だれが生じた場合でも、ショート不良が発生するのを防
止することができる。次に、前記構成のプリント配線板
の製造方法について説明する。図６は本発明の実施の形
態におけるプリント配線板の製造方法の第１工程を示す
図、図７は本発明の実施の形態におけるプリント配線板
の製造方法の第２工程を示す図、図８は本発明の実施の
形態におけるプリント配線板の製造方法の第３工程を示
す図である。Therefore, the interval between the respective solder supply pads is increased, so that even if a solder dripping occurs in the fusing step, it is possible to prevent a short circuit from occurring. Next, a method for manufacturing the printed wiring board having the above configuration will be described. FIG. 6 is a view showing a first step of the method for manufacturing a printed wiring board according to the embodiment of the present invention. FIG. 7 is a view showing a second step of the method for manufacturing the printed wiring board according to the embodiment of the present invention. FIG. 4 is a view showing a third step of the method for manufacturing a printed wiring board according to the embodiment of the present invention.
【００１４】まず、図６に示すように、基材１１の両面
に銅箔３１を張り付けて両面銅張積層板３２を形成し、
プリント配線板におけるスルーホールの導通性を確保す
るために、前記両面銅張積層板３２の両面に無電解銅め
っき層３３を形成する。さらに、該無電解銅めっき層３
３の上に電解銅めっき層３４を形成する。そして、該電
解銅めっき層３４は、すべての工程が完了したときに、
前記脚部２４（図３）の表面を構成する。First, as shown in FIG. 6, a copper foil 31 is attached to both sides of the base material 11 to form a double-sided copper-clad laminate 32.
An electroless copper plating layer 33 is formed on both sides of the double-sided copper-clad laminate 32 in order to ensure the conductivity of the through holes in the printed wiring board. Further, the electroless copper plating layer 3
An electrolytic copper plating layer 34 is formed on 3. Then, when all the steps are completed, the electrolytic copper plating layer 34
It constitutes the surface of the leg 24 (FIG. 3).
【００１５】ところで、前記予備はんだ層２３は、銅パ
ターン２２の主として頭部２５の上に形成され、脚部２
４の上には形成されないようになっている。そこで、前
記電解銅めっき層３４の上に予備はんだ層２３が形成さ
れることがないように、図７に示すように、前記電解銅
めっき層３４の上にめっきレジスト層３６が印刷技術に
よって形成される。The preliminary solder layer 23 is formed mainly on the head 25 of the copper pattern 22 and
4 is not formed. Therefore, as shown in FIG. 7, a plating resist layer 36 is formed on the electrolytic copper plating layer 34 by a printing technique so that the preliminary solder layer 23 is not formed on the electrolytic copper plating layer 34. Is done.
【００１６】この場合、前記電解銅めっき層３４の上の
全体に図示しない感光性のホトレジストを塗布し、該ホ
トレジストの上にマスクを配設し、該マスクの更に上か
ら光を照射し、照射されない部分のホトレジストを有機
溶剤によって除去することによって、前記めっきレジス
ト層３６を形成することができるようになっている。次
に、該めっきレジスト層３６が形成されていない部分
に、電解はんだめっき層３７が形成される。In this case, a photosensitive photoresist (not shown) is applied to the entire surface of the electrolytic copper plating layer 34, a mask is provided on the photoresist, and light is irradiated from above the mask. The plating resist layer 36 can be formed by removing the unexposed portions of the photoresist with an organic solvent. Next, an electrolytic solder plating layer 37 is formed in a portion where the plating resist layer 36 is not formed.
【００１７】続いて、前記めっきレジスト層３６にフォ
トリソ技術を施し、前記銅パターン２２に対応する部分
以外のめっきレジスト層３６を薬品によって除去する。
このとき、銅パターン２２に対応する部分、すなわち、
部品接続用パッド及びはんだ供給用パッドに対応する部
分のめっきレジスト層３６だけが残り、他の部分におい
ては、電解銅めっき層３４が露出する。Subsequently, a photolithography technique is applied to the plating resist layer 36, and the plating resist layer 36 other than the portion corresponding to the copper pattern 22 is removed by a chemical.
At this time, a portion corresponding to the copper pattern 22, that is,
Only the plating resist layer 36 in the portion corresponding to the component connection pad and the solder supply pad remains, and in other portions, the electrolytic copper plating layer 34 is exposed.
【００１８】その後、めっきレジスト層３６が除去され
た部分の電解銅めっき層３４、無電解銅めっき層３３及
び銅箔３１が、エッチングされて除去される。さらに、
部品接続用パッドに対応する部分のめっきレジスト層３
６に再びフォトリソ技術を施し、めっきレジスト層３６
を薬品によって除去する。その結果、基材１１の上に図
８に示すようなパッド４１を形成することができる。Thereafter, the portion of the electrolytic copper plating layer 34, the electroless copper plating layer 33 and the copper foil 31 where the plating resist layer 36 has been removed is etched and removed. further,
Plating resist layer 3 corresponding to part connection pad
6 is again subjected to a photolithography technique, and a plating resist layer 36 is formed.
Is removed by chemicals. As a result, the pad 41 as shown in FIG. 8 can be formed on the base material 11.
【００１９】この場合、該パッド４１は、幅の狭い脚部
２４と幅の広い頭部２５とを備え「Ｔ」字型の形状を有
する銅パターン２２と、該銅パターン２２の主として頭
部２５の上に形成された予備はんだ層２３とを有する。
そして、前記銅パターン２２は、電解銅めっき層３４、
無電解銅めっき層３３及び銅箔３１によって、予備はん
だ層２３は電解はんだめっき層３７によってそれぞれ形
成される。また、前記脚部２４によって部品接続用パッ
ドが、予備はんだ層２３によってはんだ供給用パッドが
それぞれ構成される。In this case, the pad 41 includes a copper pattern 22 having a “T” -shaped shape with a narrow leg 24 and a wide head 25, and the head 25 of the copper pattern 22. And a preliminary solder layer 23 formed thereon.
The copper pattern 22 includes an electrolytic copper plating layer 34,
The preliminary solder layer 23 is formed by the electroless solder plating layer 37 by the electroless copper plating layer 33 and the copper foil 31, respectively. The legs 24 form component connection pads, and the preliminary solder layer 23 forms solder supply pads.
【００２０】その後、フュージング工程において、前記
予備はんだ層２３が形成されたパッド４１にフュージン
グ処理を施すと、予備はんだ層２３のはんだが溶融させ
られ、該はんだは、表面張力によって部品接続用パッド
に流れ込んで銅パターン２２の全体を覆い、はんだ層２
６（図５）を形成する。この場合、部品接続用パッドに
流れ込むはんだの量は、部品接続用パッド及びはんだ供
給用パッドのそれぞれの形状がパラメータとなって決定
される。Thereafter, in a fusing step, when the pad 41 on which the preliminary solder layer 23 is formed is subjected to a fusing process, the solder of the preliminary solder layer 23 is melted, and the solder is applied to the component connection pads by surface tension. Flow into the entire copper pattern 22 to form a solder layer 2
6 (FIG. 5). In this case, the amount of solder flowing into the component connection pad is determined by using the respective shapes of the component connection pad and the solder supply pad as parameters.
【００２１】本実施の形態において、銅パターン２２の
形状は「Ｔ」字型であるが、他の形状にすることもで
き、はんだ供給用パッドの形状は矩（く）形であるが、
他の形状にすることもできる。また、本実施の形態にお
いては、プリント配線板を製造する際のめっきプロセス
を応用して予備はんだ層２３を形成するようにしている
が、印刷技術を利用したクリームはんだ供給によって予
備はんだ層２３を形成することもできる。In the present embodiment, the shape of the copper pattern 22 is a "T" shape, but other shapes can be used. The shape of the solder supply pad is a rectangular shape.
Other shapes are also possible. Further, in the present embodiment, the preliminary solder layer 23 is formed by applying a plating process at the time of manufacturing a printed wiring board, but the preliminary solder layer 23 is formed by supplying cream solder using a printing technique. It can also be formed.
【００２２】この場合、基材１１に銅パターン２２を形
成した状態の部品にクリームはんだ供給を施すことにな
るので、電界はんだめっきの処理が不要になる。したが
って、めっきプロセスを簡素化することができる。な
お、本発明は前記実施の形態に限定されるものではな
く、本発明の趣旨に基づいて種々変形させることが可能
であり、それらを本発明の範囲から排除するものではな
い。In this case, since the cream solder is supplied to the component having the copper pattern 22 formed on the base material 11, the electric field solder plating is not required. Therefore, the plating process can be simplified. It should be noted that the present invention is not limited to the above-described embodiment, but can be variously modified based on the gist of the present invention, and they are not excluded from the scope of the present invention.
【００２３】[0023]
【発明の効果】以上詳細に説明したように、本発明によ
れば、プリント配線板においては、基板と、該基板の上
に形成された複数の金属パターンと、該各金属パターン
の上に形成されたはんだ層とを有する。そして、該はん
だ層は、各金属パターンの上の一部に千鳥足状に形成さ
れた予備はんだ層を溶融させることによって形成され
る。As described above in detail, according to the present invention, in a printed wiring board, a substrate, a plurality of metal patterns formed on the substrate, and a plurality of metal patterns formed on the respective metal patterns are formed. Solder layer. The solder layer is formed by melting a preliminary solder layer formed in a staggered pattern on a part of each metal pattern.
【００２４】この場合、各金属パターンにおける予備は
んだ層が形成されていない部分によって部品接続用パッ
ドが、予備はんだ層によってはんだ供給用パッドがそれ
ぞれ構成される。そして、該はんだ供給用パッドは、隣
接する金属パターンごとに千鳥足状に配列されるので、
はんだ供給用パッドのピッチは部品接続用パッドのピッ
チの２倍になる。In this case, parts where no spare solder layer is formed in each metal pattern constitute component connection pads, and the spare solder layers constitute solder supply pads. Since the solder supply pads are arranged in a staggered manner for each adjacent metal pattern,
The pitch of the solder supply pads is twice the pitch of the component connection pads.
【００２５】したがって、各はんだ供給用パッド間の間
隔が大きくなるので、フュージング工程においてはんだ
だれが生じた場合でも、ショート不良が発生するのを防
止することができる。Therefore, since the interval between the respective solder supply pads is increased, it is possible to prevent the occurrence of a short-circuit failure even if a solder dripping occurs in the fusing step.
【図１】本発明の実施の形態におけるフュージング工程
前のプリント配線板の要部平面図である。FIG. 1 is a plan view of a main part of a printed wiring board before a fusing step in an embodiment of the present invention.
【図２】従来のプリント配線板の要部断面図である。FIG. 2 is a sectional view of a main part of a conventional printed wiring board.
【図３】本発明の実施の形態におけるフュージング工程
前のプリント配線板の要部断面図である。FIG. 3 is a fragmentary cross-sectional view of the printed wiring board before a fusing step in the embodiment of the present invention.
【図４】本発明の実施の形態におけるフュージング工程
後のプリント配線板の要部平面図である。FIG. 4 is a plan view of a main part of the printed wiring board after a fusing step in the embodiment of the present invention.
【図５】本発明の実施の形態におけるフュージング工程
後のプリント配線板の要部断面図である。FIG. 5 is a fragmentary cross-sectional view of the printed wiring board after a fusing step in the embodiment of the present invention.
【図６】本発明の実施の形態におけるプリント配線板の
製造方法の第１工程を示す図である。FIG. 6 is a diagram showing a first step of the method for manufacturing a printed wiring board according to the embodiment of the present invention.
【図７】本発明の実施の形態におけるプリント配線板の
製造方法の第２工程を示す図である。FIG. 7 is a view showing a second step of the method for manufacturing a printed wiring board according to the embodiment of the present invention.
【図８】本発明の実施の形態におけるプリント配線板の
製造方法の第３工程を示す図である。FIG. 8 is a view showing a third step of the method for manufacturing a printed wiring board according to the embodiment of the present invention.
１１ 基材 ２２ 銅パターン ２３ 予備はんだ層 ２４ 脚部 ２５ 頭部 ２６ はんだ層 DESCRIPTION OF SYMBOLS 11 Base material 22 Copper pattern 23 Spare solder layer 24 Leg 25 Head 26 Solder layer
Claims (5)
された複数の金属パターンと、（ｃ）該各金属パターン
の上に形成されたはんだ層とを有するとともに、（ｄ）
該はんだ層は、各金属パターンの上の一部に千鳥足状に
形成された予備はんだ層を溶融させることによって形成
されることを特徴とするプリント配線板。1. A semiconductor device comprising: (a) a substrate; (b) a plurality of metal patterns formed on the substrate; and (c) a solder layer formed on each metal pattern. )
The printed wiring board, wherein the solder layer is formed by melting a preliminary solder layer formed in a zigzag pattern on a part of each metal pattern.
形成し、（ｂ）該各金属パターンの上の一部に、かつ、
隣接する各金属パターンごとに千鳥足状に配列させて予
備はんだ層を形成し、（ｃ）フュージング工程において
前記予備はんだ層のはんだを溶融させることを特徴とす
るプリント配線板の製造方法。(A) forming a plurality of metal patterns on the substrate; (b) forming a plurality of metal patterns on a part of each metal pattern;
A method for manufacturing a printed wiring board, comprising: forming a preliminary solder layer by arranging adjacent metal patterns in a staggered manner; and (c) melting the solder of the preliminary solder layer in a fusing step.
頭部と幅の狭い脚部とを備え、（ｂ）前記予備はんだ層
は前記頭部の上に形成される請求項２に記載のプリント
配線板の製造方法。3. The method of claim 2, wherein (a) each of the metal patterns has a wide head and a narrow leg, and (b) the preliminary solder layer is formed on the head. The method for producing a printed wiring board according to the above.
って形成される請求項３に記載のプリント配線板の製造
方法。4. The method according to claim 3, wherein the preliminary solder layer is formed by a plating process.
によって形成される請求項３に記載のプリント配線板の
製造方法。5. The method according to claim 3, wherein the preliminary solder layer is formed by supplying cream solder.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4238097A JPH10242629A (en) | 1997-02-26 | 1997-02-26 | Printed circuit board and its manufacture |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4238097A JPH10242629A (en) | 1997-02-26 | 1997-02-26 | Printed circuit board and its manufacture |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10242629A true JPH10242629A (en) | 1998-09-11 |
Family
ID=12634461
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4238097A Withdrawn JPH10242629A (en) | 1997-02-26 | 1997-02-26 | Printed circuit board and its manufacture |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10242629A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008047471A (en) * | 2006-08-18 | 2008-02-28 | Nippon Mektron Ltd | Manufacturing method of connector connecting terminal of wiring board |
| JP2012199416A (en) * | 2011-03-22 | 2012-10-18 | Stanley Electric Co Ltd | Light emitting device, manufacturing method thereof, substrate with conductive pattern, and electronic circuit device |
| CN114245575A (en) * | 2021-11-16 | 2022-03-25 | 龙南骏亚电子科技有限公司 | Design method of PCB resistance welding zigzag circuit board |
-
1997
- 1997-02-26 JP JP4238097A patent/JPH10242629A/en not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008047471A (en) * | 2006-08-18 | 2008-02-28 | Nippon Mektron Ltd | Manufacturing method of connector connecting terminal of wiring board |
| JP2012199416A (en) * | 2011-03-22 | 2012-10-18 | Stanley Electric Co Ltd | Light emitting device, manufacturing method thereof, substrate with conductive pattern, and electronic circuit device |
| CN114245575A (en) * | 2021-11-16 | 2022-03-25 | 龙南骏亚电子科技有限公司 | Design method of PCB resistance welding zigzag circuit board |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3666955B2 (en) | Method for manufacturing flexible circuit board | |
| JP2005183740A (en) | Printed wiring board and semiconductor device | |
| JPH07106464A (en) | Multichip module, its manufacture, and mounting method onto printed-wiring board | |
| JPH09312471A (en) | Multilayer wiring board and its manufacturing method | |
| JPH10242629A (en) | Printed circuit board and its manufacture | |
| JPH07288375A (en) | Circuit board | |
| JP4089198B2 (en) | Manufacturing method of substrate for semiconductor device | |
| JPH08107263A (en) | Manufacturing method of printed-wiring board | |
| TWI826060B (en) | Circuit board structure and manufacturing method thereof | |
| JPH1117315A (en) | Manufacture of flexible circuit board | |
| JPH05208571A (en) | Multi-layer metal mask | |
| JPH07304Y2 (en) | Mask for solder paste printing | |
| JP2768357B2 (en) | Printed circuit board for mounting multi-terminal components | |
| JPH05259624A (en) | Printed wiring board and production thereof | |
| JPH02283091A (en) | Printed board and manufacture thereof | |
| KR20030042873A (en) | The method for manufacturing circuit pattern of printed circuit board using resist plating by pure metal | |
| JPH08186357A (en) | Printed wiring board and manufacture thereof | |
| JP2768358B2 (en) | Printed circuit board for mounting multi-terminal components | |
| JPH01196196A (en) | Formation of soldered layer in printed-circuit board | |
| JPH0430494A (en) | Printed wiring board and manufacture thereof | |
| JPH0738237A (en) | Manufacture of printed wiring board | |
| JP2862003B2 (en) | Printed circuit board for mounting multi-terminal components | |
| JP2002020897A (en) | Manufacturing method of multi-layered circuit substrate for electronic component | |
| JP2000040861A (en) | Printed board and manufacture thereof | |
| JPH06268362A (en) | Structure of circuit board for electronic component soldering mount |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20040511 |