JPH0423091A - Icカード - Google Patents

Icカード

Info

Publication number
JPH0423091A
JPH0423091A JP2127204A JP12720490A JPH0423091A JP H0423091 A JPH0423091 A JP H0423091A JP 2127204 A JP2127204 A JP 2127204A JP 12720490 A JP12720490 A JP 12720490A JP H0423091 A JPH0423091 A JP H0423091A
Authority
JP
Japan
Prior art keywords
data
wave
circuit
input
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2127204A
Other languages
English (en)
Inventor
Sozo Fujioka
藤岡 宗三
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2127204A priority Critical patent/JPH0423091A/ja
Publication of JPH0423091A publication Critical patent/JPH0423091A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Credit Cards Or The Like (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はデータを電波により送受信するICカードに関
するものである。
〔従来の技術〕
第4図はカードリーダライタとともに示した従来のこの
種のICカードのブロック図である。ICカード1には
、クロックCLKを出力する発振回路1aと、データ処
理をするCPU lbと、プログラム及び固定のデータ
を記憶すべきROM lcと、−時的なデータ又は可変
のデータを記憶するRAM ldと、入力されたパラレ
ルデータをパラレル/シリアル変換して、シリアルデー
タを出力し、また入力されたシリアルデータをシリアル
/パラレル変換してパラレルデータを出力するデータ通
信用I10素子IJAI?T(Universal A
syncronous Reciever Trans
mitter)1eと、送受信データを変、復調する変
復調回路1fと、電波を送受信するためのアンテナ1g
と、回路各部に給電する電池1h及びデータ伝送するデ
ータバス11とが内蔵されている。
発振回路1aはクロ・ツクCLKをCPU lbに与え
るようになっており、CPU1b、 ROM lc、 
RAM ld、 DARTleの夫々はデータバス11
と接続されている。[jARTleは変復調回路1fと
接続されており、変復調回路Ifはアンテナ1gと接続
されている。ICカード1は、電波Wをカードリーダラ
イタ2へ送信でき、カードリーダライタ2からの電波W
を受信できるようになっている。
次にこのICカード1の動作を説明する。いま、カード
リーダライタ2が電波Wによりデータを発信した場合は
、その電波Wをアンテナ1gが受信する。受信電波に関
連する電気信号を変復調回路1fへ人力し、ここで復調
してUART leへ入力する。
UART leは入力されたシリアルのデジタル信号を
パラレルのデジタル信号に変換してデータバス1iを介
してCP[J lbへ入力し、CPII lbはそのデ
ジタル信号を処理する。一方、ICカード1が電波Wに
よりデータをカードリーダライタ2へ送信する場合はC
Pt1 lbが送信すべきパラレルデータをUART 
leへ入力すると、IIART leはパラレル/シリ
アル変換してシリアルのデジタル信号を変復調回路1f
へ入力する。変復調回路Ifは入力されたデジタル信号
を変調し、その電気信号をアンテナ1gへ与える。
それによりアンテナ1gは電波Wを発射してデータをカ
ードリーダライタ2へ送信することになる。
このようにアンテナ1gから送信する電波Wは、変復調
回路1fがAM (振幅変調)方式の場合は第5図に示
す如く、データ“1″、 “0“に応じて振幅が変化す
る。一方、変復調回路ifがFM (周波数変調)方式
の場合は第6図に示す如く、データ“1”、 “0″に
応じて周波数が変化する。
〔発明が解決しようとする課題〕
前述したように従来のICカードは、データを送信する
電波をAM又はFM変調しているから、そのための変復
調回路を設ける必要がある。このような変復調回路は回
路が複雑であり、広い回路面積を要するという問題があ
る。また、電波を変復調することにより、その変復調時
にデータエラーが発生する虞れがあるという問題がある
本発明は斯かる問題に鑑み、変調回路を用いずに電波に
よりデータを送信できるICカードを提供することを目
的とする。
〔課題を解決するための手段〕
本発明に係るICカードは、送信すべきシリアルの2値
データ及び電波を発信させる搬送波を論理回路へ入力し
、論理回路が出力する、2値データに関連して断続する
搬送波で電波を発信させる構成にする。
〔作用〕
論理回路に、送信すべきシリアルの2値データ及び電波
を発信する搬送波を入力する。論理回路は2値データに
関連して断続する搬送波を出力する。断続した搬送波が
アンテナへ与えられてアンテナは電波を発射する。
これにより送信すべきデータに応して搬送波を断続させ
てデータを送信する。
〔実施例〕
以下本発明をその実施例を示す図面により詳述する。
第1図はカードリーダライタとともに示した本発明に係
るICカードのプロ・7り図である。
ICカード1には、クロックCLKを出力する発振回路
1aと、データ処理をするCPU lbと、プログラム
及び固定のデータを記憶するROM lcと、−時的な
データ又は可変のデータを記憶するRAM ldと、入
力されたパラレルデータをパラレル/シリアル変換して
シリアルデータを出力し、また入力されたシリアルデー
タをシリアル/パラレル変換してパラレルデータを出力
するデータ通信用I10素子tlART(Univer
sal Asyncronous Reciever 
Transmitter)1eと、IJART leの
出力及び電波を送信するための搬送波CWを入力するA
ND回路1jと、電波を送受信するためのアンテナ1g
と、回路各部に給電する電池ih及びデータ伝送するデ
ータバスIiとが内蔵されている。
発振回路1aはクロックCLKをcpu ibに与える
ようになっており、CPU lb、、ROM lc、 
RAM ld、、UARTleの夫々はデータバス11
と接続されている。UAI?T1eの出力は、搬送波C
−を入力している論理回路1jに入力され、その出力信
号はアンテナ1gへ入力される。アンテナ1gが受信し
た信号はUART leへ入力される。このICカード
1は電波Wをカードリーダライタ2へ送信でき、カード
リーダライタ2からの電波Wを受信できるようになって
いる。
第2図はDART le及び論理回路1jを備えるIC
カード要部のブロフク図である。UART Ieには、
データバス11と接続されているデータバスバッファD
B及びパラレルデータを入出力すべくデータバスバッフ
ァDBと接続されているシフトレジスタSRが内蔵され
ている。シフトレジスタSRが出力するシリアルデータ
はインバータIV、を介してAND回路1jの一入力端
子へ入力されている。
そのAND回路1jの他入力端子には電波を送信するた
めの搬送波C−が入力されている。AND回路1jの出
力信号は出力バッファBOを介してアンテナ1gへ入力
されている。アンテナ1gには図示しない共振回路が設
けられており、入力された矩形波電圧を正弦波電圧にし
て電波を発信するようになっている。
一方、アンテナ1gが受信した電波に関連する電圧は、
入力バッファBlへ入力され、その出力信号は抵抗Rを
介してインバータIV、へ入力される。
インバータIV、の出力信号はシフトレジスタSRへ入
力されるようになっている。前記入カバフファBlの出
力端子はコンデンサCを介して接地されていて、このコ
ンデンサCと前記抵抗Rとにより平滑回路を形成してい
る。
次にこのように構成したICカードの送受信動作を、そ
の各部信号のタイミングチャートを示す第3図とともに
説明する。
いま、カードリーダライタ2が第3図(a)に示す電波
Wによりデータを送信すると、ICカード1のアンテナ
1gがその電波Wを受信する。受信した電波Wに関連し
た電気信号が入力バッファBlへ入力され、人力バッフ
ァBIの闇値電圧によりその電気信号は第3図(d)に
示す如く電波Wの周波数に関連した矩形波電圧になる。
この矩形波電圧は抵抗RとコンデンサCとからなる平滑
回路で平滑されて第3図telに示す如く単一パルスの
矩形波電圧になり、シフトレジスタSRへ入力される。
同様にして続いてカードリーダライタ2から第3図(a
lに示す電波Wが送信されてきた場合には、前記同様に
シフトレジスタSRにシリアルに入力される。それによ
りシフトレジスタSRは入力された電気信号をシリアル
/パラレル変換したパラレルデータをデータパスバッフ
ァDBを介してデータバス11へ出力する。そうすると
CPU lbがデータバス11に出力されたパラレルデ
ータを読出してデータを処理する。
ところで、電波WをICカード1から送信する場合は、
CPU lbがデータバス11を介してデータハスバッ
ファDBに送信すべきパラレルデータを出力する。デー
タハスバッファDBは入力されたパラレルデータをシフ
トレジスタSRへパラレル入力し、シフトレジスタSR
は入力されたパラレルデータをパラレル/シリアル変換
し、変換したシリアルデータをインバータIV、へ入力
する。それによりインバータrv、の入力信号は例えば
第3図(blに示す如(なり、その反転信号をAND回
路1jへ入力する。
このAND回路1jには第3図(C)に示す搬送波C−
が入力されており、そのためAND回路1jは、インバ
ータIV、の出力信号と搬送波C−との論理が成立した
期間に第3図(dlに示す搬送波CWを出力する。即ち
AND回路1jは2値データにより搬送波C−を断続さ
せた信号を出力する。この搬送波C−は出力バッファ8
0に入力されて増幅される。そして増幅された搬送波C
Wがアンテナ1gに入力されて、図示しない共振回路に
よって正弦波電圧になして、アンテナ1gから電波Wを
発信することになる。
このように本発明のICカードは一定周波数の搬送波を
送信すべきデータ、つまり2値化号に応じて断続させて
データを送信することになる。また、電波を受信して得
た電気信号を平滑回路により平滑してシフトレジスタへ
入力することになる。したがって従来のような変復調回
路を用いる必要がな(、ICカード10回路構成を簡単
にできる。しかも変復調しないから変復調時に生じるデ
ータエラーが解消する。
なお、本実施例では、送信すべきデータが0″のときに
電波Wを送信し、“1”のときには電波を送信しないよ
うに、搬送波を断続させたが、データが“0”のときに
電波を送信し、“1”のときには電波を送信しないよう
に搬送波を断続させても同様の効果が得られる。
〔発明の効果〕
以上詳述したように、本発明によれば送信すべきデータ
を変調する、回路が複雑で高価な変調回路を必要としな
い。それによりコストダウンが図れて、データを電波で
送信できるICカードを安価に提供できる。また送信す
る電波は搬送波を断続させたものであるから、データの
判別が容易であリ、電波の送信時にデータエラーが発生
しない等の優れた効果を奏する。
【図面の簡単な説明】
第1図はカードリーダライタとともに示したICカード
のブロック図、第2図はICカート要部のブロック図、
第3図はその各部信号タイミングチャート、第4図は従
来のICカードのブロック図、第5図はAM電波の波形
図、第6図はFM電波の波形図である。 1・・・ICカード 1b・・・CPjl  Ig・・
・アンテナ11・・・データバス 1e・・・UART
  lj・・・^NO回路2・・・カードリーダライタ
 Bl・・・入力バッファBO・・・出力バッファ I
V、 、rvz・・・インバータDB・・・データバス
バッファ SR・・・シフトレジスタなお、図中、同一
符号は同一、又は相当部分を示す。 代理人  大  岩  増  雄 へ 躬 図 手続補正音、自発、 平成 2年 9月17E

Claims (1)

    【特許請求の範囲】
  1. (1)シリアルの2値データを電波で発信するICカー
    ドにおいて、 前記2値データ及び発信させる電波の搬送波を入力すべ
    き論理回路を備え、該論理回路が出力する、2値データ
    に関連して断続する搬送波で電波を発信させる構成とし
    てあることを特徴とするICカード。
JP2127204A 1990-05-17 1990-05-17 Icカード Pending JPH0423091A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2127204A JPH0423091A (ja) 1990-05-17 1990-05-17 Icカード

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2127204A JPH0423091A (ja) 1990-05-17 1990-05-17 Icカード

Publications (1)

Publication Number Publication Date
JPH0423091A true JPH0423091A (ja) 1992-01-27

Family

ID=14954294

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2127204A Pending JPH0423091A (ja) 1990-05-17 1990-05-17 Icカード

Country Status (1)

Country Link
JP (1) JPH0423091A (ja)

Similar Documents

Publication Publication Date Title
US4963887A (en) Full duplex transponder system
KR960038686A (ko) 단일 주파수에 의한 신호 송수신회로
CN1881969B (zh) 直接转换无线电装置
JPH10222632A (ja) 携帯データ・キャリアに用いるクロック信号の再現装置および方法
EP0878916B1 (en) Dual-band data communication device
US5949826A (en) Data transmission and reception system
JP2998296B2 (ja) ディジタル無線通信装置
JPH0423091A (ja) Icカード
CN204993871U (zh) 用于信息的非接触式通信的系统和非接触式通信设备
JP2516131B2 (ja) Idカ―ドシステム用送受信回路
JP3119527B2 (ja) 無線式識別装置
GB1084484A (en) Improvements in or relating to communication systems comprising several stations
JP3371792B2 (ja) カードリーダ装置
JP3433987B2 (ja) データ通信システムおよび質問装置
JPH0918381A (ja) Rfidシステム
JPS589394Y2 (ja) 受信機
KR20000031343A (ko) 전자 유도형 트랜스폰더방식
US4253089A (en) Signal transmission device for electric rotary machine
JPH05266346A (ja) データ通信装置
JP2000151458A (ja) 電磁誘導型トランスポンダ方式
JP2757443B2 (ja) 物品識別システム
JPS6117379B2 (ja)
RU99117184A (ru) Линия связи дискретной информации с широкополосными сигналами
JP2004072243A (ja) 通信装置
JPH08335890A (ja) 反射型通信システム