JPH04222469A - Inverter device - Google Patents

Inverter device

Info

Publication number
JPH04222469A
JPH04222469A JP2405558A JP40555890A JPH04222469A JP H04222469 A JPH04222469 A JP H04222469A JP 2405558 A JP2405558 A JP 2405558A JP 40555890 A JP40555890 A JP 40555890A JP H04222469 A JPH04222469 A JP H04222469A
Authority
JP
Japan
Prior art keywords
capacitor
inductor
rectifier
voltage
switching element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2405558A
Other languages
Japanese (ja)
Other versions
JP3250222B2 (en
Inventor
Minoru Maehara
稔 前原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP40555890A priority Critical patent/JP3250222B2/en
Priority to EP91203325A priority patent/EP0492715B1/en
Priority to DE69118501T priority patent/DE69118501T2/en
Priority to CA002058207A priority patent/CA2058207C/en
Priority to US07/811,967 priority patent/US5251119A/en
Priority to KR1019910024213A priority patent/KR0145690B1/en
Publication of JPH04222469A publication Critical patent/JPH04222469A/en
Application granted granted Critical
Publication of JP3250222B2 publication Critical patent/JP3250222B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • Y02B70/126

Landscapes

  • Inverter Devices (AREA)
  • Circuit Arrangements For Discharge Lamps (AREA)

Abstract

PURPOSE:To improve the input power factor and to reduce higher harmonic components of the input current in an inverter device which converts the DC voltage obtained by rectifying and smoothing a source of an AC into a high frequency and then provides it to the load. CONSTITUTION:A source of an AC Vs is rectified by a rectifier DB and is smoothed by a capacitor C1 through an inductor L2. A load circuit is connected through a capacitor C3 between a junction of first and second switching elements Q1 and Q2 which are connected in parallel to the capacitor C1 and a junction of the output terminal of the rectifier DB and the inductor L2. Since the inductor L2 takes partial charge of the voltage difference between the rectifier DB and the capacitor C1, the rectifier DB conducts and input current flows even when the input voltage Vin from the source of an AC Vs is lower than the voltage of the capacitor C1. And, what's more, higher harmonic components of the input current is held down and thereby the input power factor is improved. A rush current is also alleviated by the inductor L2.

Description

【発明の詳細な説明】[Detailed description of the invention]

【0001】0001

【産業上の利用分野】本発明は、交流電源を整流平滑し
た直流電圧を高周波に変換して負荷に供給するインバー
タ装置に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an inverter device that converts a DC voltage obtained by rectifying and smoothing an AC power source into a high frequency signal and supplies the same to a load.

【0002】0002

【従来の技術】従来のインバータ装置(特開昭59−7
8496号)の回路構成を図12に示す。商用交流電源
Vsは全波整流器DBの交流入力端子に接続されている
。全波整流器DBの直流出力端子には、ダイオードD3
 を介して平滑用のコンデンサC1 が接続されている
。 このコンデンサC1 には、スイッチング素子Q1 ,
Q2 の直列回路が接続されている。各スイッチング素
子Q1 ,Q2 には、それぞれダイオードD1 ,D
2 が逆並列接続されている。また、全波整流器DBの
直流出力端子には、コンデンサC3 ,C4 の直列回
路が接続されている。コンデンサC3 ,C4 の接続
点とスイッチング素子Q1 ,Q2 の接続点の間には
、負荷1とインダクタL1 の直列回路が接続されてい
る。
[Prior art] Conventional inverter device
8496) is shown in FIG. 12. A commercial AC power supply Vs is connected to an AC input terminal of a full-wave rectifier DB. A diode D3 is connected to the DC output terminal of the full-wave rectifier DB.
A smoothing capacitor C1 is connected through the capacitor C1. This capacitor C1 includes switching elements Q1,
A series circuit of Q2 is connected. Each switching element Q1, Q2 has a diode D1, D, respectively.
2 are connected in antiparallel. Furthermore, a series circuit of capacitors C3 and C4 is connected to the DC output terminal of the full-wave rectifier DB. A series circuit of a load 1 and an inductor L1 is connected between the connection point of the capacitors C3 and C4 and the connection point of the switching elements Q1 and Q2.

【0003】以下、図12の回路の動作について説明す
る。商用交流電源Vsは全波整流器DBにより全波整流
され、ダイオードD3 を介してコンデンサC1 によ
り平滑される。スイッチング素子Q1 ,Q2 は高周
波的に交互にON/OFFされる。スイッチング素子Q
1 がONのときは、コンデンサC1 から、スイッチ
ング素子Q1 、インダクタL1 、負荷1、コンデン
サC4を通ってコンデンサC1 に戻る経路と、コンデ
ンサC3 から、ダイオードD3 、スイッチング素子
Q1 、インダクタL1 、負荷1を通ってコンデンサ
C3 に戻る経路とで電流が流れる。スイッチング素子
Q2 がONのときは、コンデンサC4 から、負荷1
、インダクタL1 、スイッチング素子Q2 を通って
、コンデンサC4 に戻る経路で上記とは逆向きに負荷
1に電流が流れ、これにより、負荷1には高周波電流が
流れる。
The operation of the circuit shown in FIG. 12 will be explained below. The commercial AC power supply Vs is full-wave rectified by a full-wave rectifier DB, and smoothed by a capacitor C1 via a diode D3. The switching elements Q1 and Q2 are alternately turned on and off at high frequency. Switching element Q
1 is ON, a path returns from capacitor C1 to capacitor C1 via switching element Q1, inductor L1, load 1, and capacitor C4, and from capacitor C3 to diode D3, switching element Q1, inductor L1, and load 1. A current flows through the capacitor C3 and back to the capacitor C3. When switching element Q2 is ON, load 1 is transferred from capacitor C4.
, inductor L1, switching element Q2, and returns to capacitor C4, a current flows through load 1 in the opposite direction to the above, and as a result, a high frequency current flows through load 1.

【0004】この回路では、コンデンサC3 ,C4 
の容量を適当に選ぶと、スイッチング素子Q2 がON
のときには全波整流器DB、コンデンサC3 、負荷1
、インダクタL1 、スイッチング素子Q2 、全波整
流器DBを介する経路でも電流が流れるので、入力電流
を絶えず流すことができる。スイッチング素子Q2 が
ONのときに、全波整流器DBからコンデンサC3 を
介して負荷1に流れる電流は交流電源Vsの電源電圧の
大きさにほぼ比例し、電源電圧が高いときほど多くの電
流が流れる。したがって、入力電流は電源電圧にほぼ比
例した休止期間の無い同相の電流となり、高入力力率と
なる。
[0004] In this circuit, capacitors C3 and C4
When the capacitance of Q2 is selected appropriately, switching element Q2 is turned on.
When , full-wave rectifier DB, capacitor C3, load 1
, the inductor L1, the switching element Q2, and the full-wave rectifier DB. Therefore, the input current can constantly flow. When the switching element Q2 is ON, the current flowing from the full-wave rectifier DB to the load 1 via the capacitor C3 is approximately proportional to the magnitude of the power supply voltage of the AC power supply Vs, and the higher the power supply voltage, the more current flows. . Therefore, the input current becomes an in-phase current that is almost proportional to the power supply voltage and has no rest period, resulting in a high input power factor.

【0005】[0005]

【発明が解決しようとする課題】図12の回路では、ダ
イオードD3 が全波整流器DBからコンデンサC1 
へ向かう方向に挿入されていることが特徴であり、交流
電源Vsの電源電圧VinがコンデンサC1 の電圧V
dcよりも充分に低い期間は、上記のループで負荷1を
介して入力電流が流れるが、電源電圧Vinがピーク値
付近でVin≧Vdcになると、負荷1以外にもダイオ
ードD3 を介してコンデンサC1 に大きな電流が流
れる。したがって、入力電流波形は電源電圧Vinのピ
ーク値付近でパルス状の突入波形が現れ、入力力率は高
いものの、入力電流は高調波成分を多く含んだものとな
る。さらに、突入電流のため入力力率にも限界がある。
In the circuit of FIG. 12, the diode D3 connects the full-wave rectifier DB to the capacitor C1.
It is characterized in that it is inserted in the direction toward
During a period that is sufficiently lower than dc, the input current flows through load 1 in the above loop, but when the power supply voltage Vin becomes Vin≧Vdc near the peak value, the input current flows in addition to load 1 through diode D3. A large current flows through the Therefore, in the input current waveform, a pulse-like rush waveform appears near the peak value of the power supply voltage Vin, and although the input power factor is high, the input current contains many harmonic components. Furthermore, there is a limit to the input power factor due to the inrush current.

【0006】本発明は、このような点に鑑みてなされた
ものであり、その目的とするところは、インバータ装置
における交流電源からの突入電流による入力電流の高調
波成分を低減し、入力力率をさらに高くすることにある
The present invention has been made in view of the above points, and its purpose is to reduce the harmonic components of the input current due to rush current from the AC power supply in an inverter device, and to reduce the input power factor. The aim is to raise the level even higher.

【0007】[0007]

【課題を解決するための手段】本発明のインバータ装置
においては、上記の課題を解決するために、図1に示す
ように、交流電源Vsを整流する整流器DBと、整流器
DBの出力をインダクタL2 を介して平滑する第1の
コンデンサC1 と、第1のコンデンサC1 に並列接
続されて交互にON/OFFされる第1及び第2のスイ
ッチング素子Q1 ,Q2 の直列回路と、前記整流器
DBの出力端と前記インダクタL2 との接続点と第1
及び第2のスイッチング素子Q1 ,Q2 の接続点の
間に第2のコンデンサC3 を介して接続された負荷回
路とを有することを特徴とするものである。
[Means for Solving the Problems] In order to solve the above problems, in the inverter device of the present invention, as shown in FIG. a first capacitor C1 for smoothing through the first capacitor C1, a series circuit of first and second switching elements Q1 and Q2 connected in parallel to the first capacitor C1 and turned ON/OFF alternately, and the output of the rectifier DB. The connection point between the end and the inductor L2 and the first
and a load circuit connected via a second capacitor C3 between the connection point of the second switching elements Q1 and Q2.

【0008】[0008]

【作用】図1の回路では、このように、ダイオードD3
 に代えて、インダクタL2 を用いたことにより、整
流器DBの出力電圧とコンデンサC1 の電圧差をイン
ダクタL2 で分担することができ、交流電源Vsから
の入力電圧がコンデンサC1 の電圧よりも低い期間で
も入力電流を流すことができ、入力電流の高調波歪みを
低減することができる。また、この入力電流の大きさは
入力電圧の大きさに比例するので、入力電流波形を入力
電圧と相似形とすることができ、入力力率を高くするこ
とができる。さらに、交流電源Vsの電圧のピーク値付
近での突入電流もインダクタL2 のために少なくなり
、入力電流の高調波成分を低減できる。本発明のさらに
詳しい構成及び作用については、以下に述べる実施例の
説明において詳述する。
[Operation] In the circuit of FIG. 1, the diode D3
By using the inductor L2 instead, the difference in voltage between the output voltage of the rectifier DB and the capacitor C1 can be shared by the inductor L2, and even during periods when the input voltage from the AC power supply Vs is lower than the voltage of the capacitor C1. The input current can be passed, and harmonic distortion of the input current can be reduced. Further, since the magnitude of this input current is proportional to the magnitude of the input voltage, the input current waveform can be made similar to the input voltage, and the input power factor can be increased. Furthermore, the inrush current near the peak value of the voltage of the AC power source Vs is also reduced due to the inductor L2, and harmonic components of the input current can be reduced. More detailed configuration and operation of the present invention will be explained in detail in the description of the embodiments described below.

【0009】[0009]

【実施例】本発明の第1実施例を図1に示す。本実施例
は、図12の従来例において、ダイオードD3 の代わ
りに、インダクタL2 を接続したものである。このイ
ンダクタL2 はインバータの電流ループの一部に挿入
されており、このインダクタL2 が交流電源Vsから
の突入電流を抑制する。スイッチング素子Q1 ,Q2
 は交互に高周波でON/OFFし、負荷1に高周波電
力を供給する。
Embodiment A first embodiment of the present invention is shown in FIG. In this embodiment, an inductor L2 is connected in place of the diode D3 in the conventional example shown in FIG. This inductor L2 is inserted into a part of the current loop of the inverter, and this inductor L2 suppresses the rush current from the AC power supply Vs. Switching elements Q1, Q2
is alternately turned on and off at high frequency to supply high frequency power to load 1.

【0010】以下、本実施例の動作について説明する。 スイッチング素子Q1 がONのときは、コンデンサC
1 から、スイッチング素子Q1 、インダクタL1 
、負荷1、コンデンサC4 を通って、コンデンサC1
 に戻る経路と、コンデンサC3 から、インダクタL
2 、スイッチング素子Q1 、インダクタL1 、負
荷1を通って、コンデンサC3 に戻る経路で電流が流
れる。スイッチング素子Q2 がONのときには、コン
デンサC4 から、負荷1、インダクタL1 、スイッ
チング素子Q2 を通って、コンデンサC4 に戻る経
路と、コンデンサC1 から、インダクタL2 、コン
デンサC3 、負荷1、インダクタL1 、スイッチン
グ素子Q2 を通って、コンデンサC1 に戻る経路で
上記とは逆向きに負荷1に電流が流れて、これにより負
荷1には高周波電力が供給される。
The operation of this embodiment will be explained below. When switching element Q1 is ON, capacitor C
1, switching element Q1, inductor L1
, load 1, capacitor C4, capacitor C1
and from capacitor C3 to inductor L
2, a current flows through the switching element Q1, the inductor L1, the load 1, and returns to the capacitor C3. When switching element Q2 is ON, there is a path from capacitor C4, through load 1, inductor L1, and switching element Q2, and back to capacitor C4, and from capacitor C1, inductor L2, capacitor C3, load 1, inductor L1, and switching element. A current flows through Q2 and back to the capacitor C1 in the opposite direction to the load 1, thereby supplying the load 1 with high frequency power.

【0011】ここで、スイッチング素子Q2 がONで
、コンデンサC1 から、インダクタL2 、コンデン
サC3 、負荷1、インダクタL1 、スイッチング素
子Q2 、コンデンサC1 のループで電流が流れてい
るときには、インダクタL2 には図中の矢印V2 の
向きに電圧が発生する。この電圧V2 はコンデンサC
4 の容量を適度に小さくすると、全波整流器DBの出
力電圧とコンデンサC1 の電圧の差とすることができ
る。これにより、入力電圧Vinが低くても全波整流器
DBが導通可能となり、全波整流器DB、コンデンサC
3 、負荷1、インダクタL1 、スイッチング素子Q
2 、全波整流器DBのループで電流が流れる。また、
入力電圧Vinが充分に高いと、上記のループの他にス
イッチング素子Q1 がONしたときにも全波整流器D
B、インダクタL2 、スイッチング素子Q1 、イン
ダクタL1 、負荷1、コンデンサC4 、全波整流器
DBの経路と、全波整流器DB、インダクタL2 、コ
ンデンサC1 、全波整流器DBの経路とで電流が流れ
る。本実施例の入力電流Iinの大きさは電源電圧Vi
nにほぼ比例し、同相の電流となり、高入力力率となる
Here, when the switching element Q2 is ON and current flows from the capacitor C1 through the loop of the inductor L2, the capacitor C3, the load 1, the inductor L1, the switching element Q2, and the capacitor C1, the inductor L2 has a A voltage is generated in the direction of arrow V2 inside. This voltage V2 is the capacitor C
If the capacitance of 4 is made appropriately small, it can be set to the difference between the output voltage of the full-wave rectifier DB and the voltage of the capacitor C1. As a result, the full-wave rectifier DB can conduct even if the input voltage Vin is low, and the full-wave rectifier DB and the capacitor C
3, load 1, inductor L1, switching element Q
2. Current flows in the loop of the full-wave rectifier DB. Also,
If the input voltage Vin is sufficiently high, in addition to the above loop, when switching element Q1 is turned on, full-wave rectifier D
A current flows through the path of B, inductor L2, switching element Q1, inductor L1, load 1, capacitor C4, and full-wave rectifier DB, and the path of full-wave rectifier DB, inductor L2, capacitor C1, and full-wave rectifier DB. The magnitude of the input current Iin in this embodiment is the power supply voltage Vi
The current is approximately proportional to n and has the same phase, resulting in a high input power factor.

【0012】さらに、電源電圧Vinのピーク値付近で
の突入電流もインダクタL2 のため少なくなり、入力
電流Iinの高調波成分を低減でき、その分、入力力率
も更に高くなる。また、本実施例では、インダクタL2
 を1個追加しただけであり、回路構成は簡単である。
Furthermore, the inrush current near the peak value of the power supply voltage Vin is also reduced due to the inductor L2, and the harmonic components of the input current Iin can be reduced, and the input power factor is further increased accordingly. Furthermore, in this embodiment, the inductor L2
The circuit configuration is simple, as only one is added.

【0013】なお、交流電源Vsと全波整流器DBの間
に挿入されたフィルター回路2は、入力電流Iinの高
周波成分を除去するためのものである。また、コンデン
サC4 は省略しても同様の作用と効果を得ることがで
きる。本実施例における入力電圧Vinと入力電流Ii
nの波形を図2に示す。
Note that the filter circuit 2 inserted between the AC power supply Vs and the full-wave rectifier DB is for removing high frequency components of the input current Iin. Moreover, the same operation and effect can be obtained even if the capacitor C4 is omitted. Input voltage Vin and input current Ii in this embodiment
The waveform of n is shown in FIG.

【0014】図3は本発明の第2実施例の回路図である
。本実施例では、インダクタL2 を全波整流器DBの
負極側に接続し、コンデンサC3 を省略したものであ
る。この構成では、スイッチング素子Q1 がONした
ときに、インダクタL2 に図中のV2 の向きに電圧
が発生し、全波整流器DBとコンデンサC1 の電圧差
を分担することになる。この実施例では、負荷1として
放電灯を用いている。放電灯のフィラメントの非電源側
端子間に並列接続されたコンデンサC2 は、インダク
タL1 との共振用であり、その共振作用により放電灯
1には正弦波電流が流れる。入力電流高調波の低減作用
については、図1の実施例と同様である。
FIG. 3 is a circuit diagram of a second embodiment of the present invention. In this embodiment, the inductor L2 is connected to the negative electrode side of the full-wave rectifier DB, and the capacitor C3 is omitted. In this configuration, when the switching element Q1 is turned on, a voltage is generated in the inductor L2 in the direction of V2 in the figure, and the voltage difference between the full-wave rectifier DB and the capacitor C1 is shared. In this embodiment, a discharge lamp is used as the load 1. A capacitor C2 connected in parallel between the non-power supply side terminals of the filament of the discharge lamp is for resonance with the inductor L1, and a sinusoidal current flows through the discharge lamp 1 due to its resonance action. The effect of reducing input current harmonics is similar to that of the embodiment shown in FIG.

【0015】図4は本発明の第3実施例の回路図である
。本実施例では、2つのインダクタL2 ,L3 を全
波整流器DBの正極側、負極側のそれぞれに接続したも
のである。その効果については、図1の実施例と同様で
ある。
FIG. 4 is a circuit diagram of a third embodiment of the present invention. In this embodiment, two inductors L2 and L3 are connected to the positive and negative sides of the full-wave rectifier DB, respectively. The effect is similar to that of the embodiment shown in FIG.

【0016】図5は本発明の第4実施例の回路図である
。本実施例では、図4の実施例において、コンデンサC
4 を省略したものである。この場合、インダクタL3
 の働きは、図4の実施例におけるインダクタL3とは
異なる。まず、スイッチング素子Q2 がONすると、
インダクタL2 に電圧が発生し、全波整流器DBとコ
ンデンサC1 の電圧差を分担し、全波整流器DBが導
通する。 すると、入力電流は、全波整流器DB、コンデンサC3
 、放電灯1、インダクタL1 、スイッチング素子Q
2 、インダクタL3 のループで流れる。このとき、
インダクタL3 はインダクタL2 のように電圧差を
分担する働きはしない。ところが、スイッチング素子Q
2 がOFFすると、インダクタL3 には誘起電圧が
発生して、全波整流器DB、コンデンサC3 、放電灯
1、インダクタL1 、ダイオードD1 、コンデンサ
C1 、インダクタL3 のループでコンデンサC1 
を充電する。すなわち、インダクタL3 はチョッパー
の働きをしている。この実施例においても、入力電流の
突入電流を無くする働きがあり、入力電流の高調波は従
来例に比べて少なくなる。
FIG. 5 is a circuit diagram of a fourth embodiment of the present invention. In this embodiment, in the embodiment of FIG.
4 is omitted. In this case, inductor L3
The function of inductor L3 in the embodiment of FIG. 4 is different from that of inductor L3 in the embodiment of FIG. First, when switching element Q2 is turned on,
A voltage is generated in the inductor L2, which shares the voltage difference between the full-wave rectifier DB and the capacitor C1, and the full-wave rectifier DB becomes conductive. Then, the input current flows through the full-wave rectifier DB and the capacitor C3.
, discharge lamp 1, inductor L1, switching element Q
2, flows in the loop of inductor L3. At this time,
Inductor L3 does not share the voltage difference like inductor L2. However, the switching element Q
2 is turned off, an induced voltage is generated in the inductor L3, and the loop of the full-wave rectifier DB, the capacitor C3, the discharge lamp 1, the inductor L1, the diode D1, the capacitor C1, and the inductor L3 causes the capacitor C1 to be turned off.
to charge. That is, inductor L3 functions as a chopper. This embodiment also has the function of eliminating inrush current of the input current, and the harmonics of the input current are reduced compared to the conventional example.

【0017】図6は本発明の第5実施例の回路図である
。本実施例では、図5の実施例におけるインダクタL3
 を全波整流器DBの正極側に接続し、コンデンサC4
 を付加したものである。動作は図5の実施例と同じで
ある。また、その効果についても図5の実施例と同様で
ある。
FIG. 6 is a circuit diagram of a fifth embodiment of the present invention. In this embodiment, the inductor L3 in the embodiment of FIG.
is connected to the positive side of the full-wave rectifier DB, and the capacitor C4
is added. The operation is the same as the embodiment of FIG. Moreover, the effect is also similar to that of the embodiment shown in FIG.

【0018】図7は本発明の第6実施例の回路図である
。本実施例では、全波整流器DBの出力端にインダクタ
L3 、ダイオードD3 を介して平滑用のコンデンサ
C1 を接続したものであり、ダイオードD3 がイン
バータの電流ループに含まれている。スイッチング素子
Q1 ,Q2 は交互に高周波でON/OFFして、負
荷1に高周波電力を供給する。スイッチング素子Q1 
がONのときには、コンデンサC1 から、スイッチン
グ素子Q1 、インダクタL1、放電灯1、コンデンサ
C4 を経てコンデンサC1 に戻る経路と、コンデン
サC3 から、ダイオードD3 、スイッチング素子Q
1 、インダクタL1 、放電灯1を介して、コンデン
サC3 に戻る経路で電流が流れる。スイッチング素子
Q2 がONのときには、コンデンサC4 から、放電
灯1、インダクタL1 、スイッチング素子Q2 を介
して、コンデンサC4 に戻る経路で上記とは逆方向に
電流が流れて、放電灯1に高周波電力が供給される。本
回路では、コンデンサC4 は必須である。なぜなら、
コンデンサC4 が無いと、コンデンサC1 からの電
流を放出するループが無くなるからである。ダイオード
D3 はスイッチング素子Q2 がONしたときに、コ
ンデンサC1 からの電流の放出を阻止し、コンデンサ
C1 の電圧と全波整流器DBの出力電圧の差を分担す
ることになる。したがって、全波整流器DBからインダ
クタL3 、コンデンサC3 、放電灯1、インダクタ
L1 、スイッチング素子Q2 、全波整流器DBのル
ープで入力電流が流れる。さらに、スイッチング素子Q
2 がOFFすると、インダクタL3 の誘導起電圧で
ダイオードD3 をONさせ、コンデンサC1 を充電
するチョッパーとして働く。また、電源電圧のピーク値
付近での突入電流もインダクタL3 により抑制される
。そのほか、入力電流の高調波を低減する効果について
は、上記各実施例と同様である。
FIG. 7 is a circuit diagram of a sixth embodiment of the present invention. In this embodiment, a smoothing capacitor C1 is connected to the output end of the full-wave rectifier DB via an inductor L3 and a diode D3, and the diode D3 is included in the current loop of the inverter. The switching elements Q1 and Q2 are alternately turned on and off at high frequency to supply high frequency power to the load 1. Switching element Q1
When is ON, a path returns from capacitor C1 to capacitor C1 via switching element Q1, inductor L1, discharge lamp 1, and capacitor C4, and from capacitor C3 to diode D3 and switching element Q.
1, the inductor L1, and the discharge lamp 1, a current flows in a path returning to the capacitor C3. When the switching element Q2 is ON, a current flows from the capacitor C4 through the discharge lamp 1, the inductor L1, the switching element Q2, and back to the capacitor C4 in the opposite direction to the above, and high-frequency power is supplied to the discharge lamp 1. Supplied. In this circuit, capacitor C4 is essential. because,
This is because without capacitor C4, there would be no loop for discharging the current from capacitor C1. Diode D3 prevents current from being discharged from capacitor C1 when switching element Q2 is turned on, and shares the difference between the voltage of capacitor C1 and the output voltage of full-wave rectifier DB. Therefore, an input current flows from the full-wave rectifier DB through a loop including the inductor L3, the capacitor C3, the discharge lamp 1, the inductor L1, the switching element Q2, and the full-wave rectifier DB. Furthermore, the switching element Q
2 turns off, the induced electromotive force of inductor L3 turns on diode D3, which functions as a chopper to charge capacitor C1. In addition, the inrush current near the peak value of the power supply voltage is also suppressed by the inductor L3. Other than that, the effect of reducing harmonics of the input current is the same as in each of the above embodiments.

【0019】図8は本発明の第7実施例の回路図である
。この回路は、図7の実施例におけるスイッチング素子
Q1 ,Q2 の位置と、コンデンサC3 ,C4 の
位置を入れ換えたものである。本実施例において、イン
ダクタL3 が突入電流を防止し、且つチョッパーの働
きをすることについては、図7の実施例と同様である。
FIG. 8 is a circuit diagram of a seventh embodiment of the present invention. In this circuit, the positions of the switching elements Q1 and Q2 in the embodiment of FIG. 7 and the positions of the capacitors C3 and C4 are exchanged. In this embodiment, the inductor L3 prevents inrush current and functions as a chopper, as in the embodiment of FIG. 7.

【0020】図9は本発明の第8実施例の回路図である
。この回路は、図1の実施例において、スイッチング素
子Q1 ,Q2 の位置と、コンデンサC3 ,C4 
の位置を入れ換えたものである。本実施例において、イ
ンダクタL2 が突入電流を防止し、且つ全波整流器D
BとコンデンサC1 の電圧差を分担することは、図1
の実施例と同様である。
FIG. 9 is a circuit diagram of an eighth embodiment of the present invention. This circuit is based on the position of switching elements Q1 and Q2 and the capacitors C3 and C4 in the embodiment of FIG.
The positions of the two have been swapped. In this embodiment, inductor L2 prevents inrush current, and full-wave rectifier D
Sharing the voltage difference between B and capacitor C1 is shown in Figure 1.
This is similar to the embodiment.

【0021】図10は本発明の第9実施例の回路図であ
る。この回路は、図9の実施例において、インダクタL
2 を整流器DBの負極側に接続し、スイッチング素子
Q1 ,Q2 をMOSFETとしたものである。した
がって、逆並列のダイオードD1 ,D2 は、図中の
破線で示したMOSFETの内蔵ダイオードで代用でき
る。さらに、この実施例では、インダクタL2 にダイ
オードD4 とコンデンサC5 とで閉ループを形成し
、インダクタL2 からの電流の放出ループを構成して
いる。スイッチング素子Q2 がONしたときには、コ
ンデンサC1 からコンデンサC3 、インダクタL1
 、放電灯1、スイッチング素子Q2 のループで電流
を流す。スイッチング素子Q2 がOFFした後は、イ
ンダクタL2 はダイオードD4 を介してコンデンサ
C5 を充電する。これにより、スイッチング素子Q2
 がOFFした後のインダクタL2 の電流放出による
回路素子へのストレスが低減される。このコンデンサC
5 の電圧は、スイッチング素子Q2 の制御電源等に
利用することができる。
FIG. 10 is a circuit diagram of a ninth embodiment of the present invention. This circuit, in the embodiment of FIG.
2 is connected to the negative electrode side of the rectifier DB, and the switching elements Q1 and Q2 are MOSFETs. Therefore, the anti-parallel diodes D1 and D2 can be replaced with built-in diodes of the MOSFET shown by broken lines in the figure. Further, in this embodiment, a closed loop is formed in the inductor L2 by the diode D4 and the capacitor C5, and a current discharge loop from the inductor L2 is configured. When switching element Q2 is turned on, the voltage from capacitor C1 to capacitor C3 to inductor L1
, the discharge lamp 1, and the switching element Q2. After switching element Q2 is turned off, inductor L2 charges capacitor C5 via diode D4. As a result, switching element Q2
The stress on the circuit elements due to current discharge from the inductor L2 after the inductor L2 is turned off is reduced. This capacitor C
The voltage of 5 can be used as a control power source for the switching element Q2.

【0022】図11は本発明の第10実施例の回路図で
ある。この回路は、図5の回路において、インダクタL
2 に直列にコンデンサC5 を接続し、インダクタL
2 、コンデンサC5 の直列回路と並列にダイオード
D3 を接続したものである。全波整流器DBの負極側
のインダクタL3 は省略している。この構成では、ダ
イオードD3 により従来例と同様に電源電圧のピーク
値付近で突入電流が流れる。しかし、ダイオードD3 
と並列に接続したインピーダンス成分にインバータの負
荷回路の振動に伴って電流が流れて、インダクタL2 
とコンデンサC5 の両端にダイオードD3 が逆バイ
アスされるように電圧が発生する期間が生じる。この期
間では、電流はインダクタL2 、コンデンサC5 を
介して流れるので、このインピーダンス成分のために、
交流電源Vsからの突入電流は低減される。
FIG. 11 is a circuit diagram of a tenth embodiment of the present invention. This circuit is the same as the inductor L in the circuit of FIG.
2, connect capacitor C5 in series with inductor L
2. A diode D3 is connected in parallel with a series circuit of a capacitor C5. The inductor L3 on the negative electrode side of the full-wave rectifier DB is omitted. In this configuration, an inrush current flows near the peak value of the power supply voltage due to the diode D3, similar to the conventional example. However, diode D3
A current flows through the impedance component connected in parallel with the inductor L2 due to the vibration of the inverter load circuit.
There is a period in which a voltage is generated across the capacitor C5 such that the diode D3 is reverse biased. During this period, current flows through inductor L2 and capacitor C5, so due to this impedance component,
Inrush current from AC power supply Vs is reduced.

【0023】[0023]

【発明の効果】本発明によれば、整流器の出力端にイン
ダクタを介して平滑コンデンサを接続したので、電源電
圧のピーク値付近での突入電流を低減でき、したがって
、入力電流の高調波成分を低減できるという効果があり
、また、整流器の出力電圧と平滑コンデンサの電圧差を
インダクタで分担することができ、交流電源からの入力
電圧が平滑コンデンサの電圧よりも低い期間でも入力電
流を流すことができ、入力電流の高調波歪みを低減し、
入力力率を高くすることができる
[Effects of the Invention] According to the present invention, since a smoothing capacitor is connected to the output end of the rectifier via an inductor, inrush current near the peak value of the power supply voltage can be reduced, and therefore harmonic components of the input current can be reduced. In addition, the inductor can share the voltage difference between the output voltage of the rectifier and the smoothing capacitor, allowing the input current to flow even during periods when the input voltage from the AC power supply is lower than the voltage of the smoothing capacitor. can reduce harmonic distortion of the input current,
Input power factor can be increased

【図面の簡単な説明】[Brief explanation of the drawing]

【図1】本発明の第1実施例の回路図である。FIG. 1 is a circuit diagram of a first embodiment of the present invention.

【図2】本発明の第1実施例の動作波形図である。FIG. 2 is an operation waveform diagram of the first embodiment of the present invention.

【図3】本発明の第2実施例の回路図である。FIG. 3 is a circuit diagram of a second embodiment of the present invention.

【図4】本発明の第3実施例の回路図である。FIG. 4 is a circuit diagram of a third embodiment of the present invention.

【図5】本発明の第4実施例の回路図である。FIG. 5 is a circuit diagram of a fourth embodiment of the present invention.

【図6】本発明の第5実施例の回路図である。FIG. 6 is a circuit diagram of a fifth embodiment of the present invention.

【図7】本発明の第6実施例の回路図である。FIG. 7 is a circuit diagram of a sixth embodiment of the present invention.

【図8】本発明の第7実施例の回路図である。FIG. 8 is a circuit diagram of a seventh embodiment of the present invention.

【図9】本発明の第8実施例の回路図である。FIG. 9 is a circuit diagram of an eighth embodiment of the present invention.

【図10】本発明の第9実施例の回路図である。FIG. 10 is a circuit diagram of a ninth embodiment of the present invention.

【図11】本発明の第10実施例の回路図である。FIG. 11 is a circuit diagram of a tenth embodiment of the present invention.

【図12】従来例の回路図である。FIG. 12 is a circuit diagram of a conventional example.

【符号の説明】[Explanation of symbols]

Vs    商用交流電源 DB    全波整流器 C1     平滑用のコンデンサ C2     共振用のコンデンサ C3     コンデンサ C4     コンデンサ D1     ダイオード D2     ダイオード L1     インダクタ L2     インダクタ Q1     スイッチング素子 Q2     スイッチング素子 1      負荷 Vs Commercial AC power supply DB Full wave rectifier C1 Smoothing capacitor C2 Resonance capacitor C3 Capacitor C4 Capacitor D1 Diode D2 Diode L1 Inductor L2 Inductor Q1 Switching element Q2 Switching element 1 Load

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】  交流電源を整流する整流器と、整流器
の出力をインダクタを介して平滑する第1のコンデンサ
と、第1のコンデンサに並列接続されて交互にON/O
FFされる第1及び第2のスイッチング素子の直列回路
と、前記整流器の出力端と前記インダクタとの接続点と
第1及び第2のスイッチング素子の接続点の間に第2の
コンデンサを介して接続された負荷回路とを有すること
を特徴とするインバータ装置。
Claim 1: A rectifier that rectifies AC power; a first capacitor that smoothes the output of the rectifier via an inductor;
A second capacitor is connected between a series circuit of first and second switching elements to be FF, a connection point between the output end of the rectifier and the inductor, and a connection point between the first and second switching elements. An inverter device comprising a load circuit connected thereto.
【請求項2】  交流電源を整流する整流器と、整流器
の出力をインダクタを介して平滑する第1のコンデンサ
と、第1のコンデンサに並列接続されて交互にON/O
FFされる第1及び第2のスイッチング素子の直列回路
と、第1のコンデンサに並列接続された第2及び第3の
コンデンサの直列回路と、第2及び第3のコンデンサの
接続点と第1及び第2のスイッチング素子の接続点の間
に接続された負荷回路とを有することを特徴とするイン
バータ装置。
2. A rectifier that rectifies an AC power source, a first capacitor that smoothes the output of the rectifier via an inductor, and a first capacitor that is connected in parallel to the first capacitor and that is turned on and off alternately.
A series circuit of first and second switching elements that are FF, a series circuit of second and third capacitors connected in parallel to the first capacitor, a connection point between the second and third capacitors, and a first and a load circuit connected between the connection point of the second switching element.
【請求項3】  交流電源を整流する整流器と、整流器
の出力をインダクタとダイオードの直列回路を介して平
滑する第1のコンデンサと、第1のコンデンサに並列接
続されて交互にON/OFFする第1及び第2のスイッ
チング素子の直列回路と、前記インダクタとダイオード
の接続点と第1及び第2のスイッチング素子の接続点の
間に第2のコンデンサを介して接続された負荷回路とを
有することを特徴とするインバータ装置。
3. A rectifier that rectifies an AC power source, a first capacitor that smoothes the output of the rectifier via a series circuit of an inductor and a diode, and a first capacitor that is connected in parallel to the first capacitor and is turned on and off alternately. and a load circuit connected via a second capacitor between a connection point between the inductor and the diode and a connection point between the first and second switching elements. An inverter device featuring:
【請求項4】  交流電源を整流する整流器と、整流器
の出力をインダクタとダイオードの直列回路を介して平
滑する第1のコンデンサと、前記整流器にインダクタを
介して並列接続されて交互にON/OFFされる第1及
び第2のスイッチング素子の直列回路と、第1のコンデ
ンサに並列接続された第2及び第3のコンデンサの直列
回路と、第2及び第3のコンデンサの接続点と第1及び
第2のスイッチング素子の接続点の間に接続された負荷
回路とを有することを特徴とするインバータ装置。
4. A rectifier for rectifying AC power; a first capacitor for smoothing the output of the rectifier via a series circuit of an inductor and a diode; a series circuit of first and second switching elements connected in parallel to the first capacitor; a series circuit of second and third capacitors connected in parallel to the first capacitor; and a connection point between the second and third capacitors and the first and third capacitors. and a load circuit connected between the connection points of the second switching element.
JP40555890A 1990-12-25 1990-12-25 Inverter device Expired - Lifetime JP3250222B2 (en)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP40555890A JP3250222B2 (en) 1990-12-25 1990-12-25 Inverter device
EP91203325A EP0492715B1 (en) 1990-12-25 1991-12-17 Inverter device
DE69118501T DE69118501T2 (en) 1990-12-25 1991-12-17 Inverter arrangement
CA002058207A CA2058207C (en) 1990-12-25 1991-12-20 Inverter with shared chopper function for high input power factor with restrained higher harmonies
US07/811,967 US5251119A (en) 1990-12-25 1991-12-23 Inverter with shared chopper function for high input power factor with restrained higher harmonics
KR1019910024213A KR0145690B1 (en) 1990-12-25 1991-12-24 Inverter apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP40555890A JP3250222B2 (en) 1990-12-25 1990-12-25 Inverter device

Publications (2)

Publication Number Publication Date
JPH04222469A true JPH04222469A (en) 1992-08-12
JP3250222B2 JP3250222B2 (en) 2002-01-28

Family

ID=18515164

Family Applications (1)

Application Number Title Priority Date Filing Date
JP40555890A Expired - Lifetime JP3250222B2 (en) 1990-12-25 1990-12-25 Inverter device

Country Status (1)

Country Link
JP (1) JP3250222B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1076406A2 (en) * 1999-08-11 2001-02-14 Patent-Treuhand-Gesellschaft für elektrische Glühlampen mbH Half bridge inverter

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1076406A2 (en) * 1999-08-11 2001-02-14 Patent-Treuhand-Gesellschaft für elektrische Glühlampen mbH Half bridge inverter
EP1076406A3 (en) * 1999-08-11 2003-04-23 Patent-Treuhand-Gesellschaft für elektrische Glühlampen mbH Half bridge inverter

Also Published As

Publication number Publication date
JP3250222B2 (en) 2002-01-28

Similar Documents

Publication Publication Date Title
JP3427385B2 (en) High frequency AC / AC converter with power factor correction
KR0145690B1 (en) Inverter apparatus
US20190199126A1 (en) Uninterruptible power supply apparatus
JPH04222469A (en) Inverter device
JPH07308070A (en) Noise suppressing circuit of self-exciting type rectifying circuit
JPH04368471A (en) Power source
JPH04193067A (en) Inverter unit
JP4306234B2 (en) Switching power supply
JP3252394B2 (en) Inverter device
JPH0715967A (en) Switching power supply
EP3193437B1 (en) Step-up converter
JP3617361B2 (en) Power supply
CN115483823A (en) Switching power factor corrector and AC/DC converter
JP3261706B2 (en) Inverter device
JP3291507B2 (en) Inverter device for discharge lamp
JPH10174440A (en) Voltage doubler rectification/smoothing circuit with selection switch
JPH0556659A (en) Power supply
JPH0799934B2 (en) Boost converter
JP2003250272A (en) Switching power supply
JPH08182332A (en) Switching power source
JPH09271166A (en) Higher-harmonic current suppressing circuit
JPH0759355A (en) Ac-ac converter
JPH04183271A (en) Power source circuit
JP2001332395A (en) Electric power supply
JP2004328882A (en) Rectification device

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081116

Year of fee payment: 7

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081116

Year of fee payment: 7

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091116

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091116

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101116

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111116

Year of fee payment: 10