JPH04218795A - Alarm clock - Google Patents
Alarm clockInfo
- Publication number
- JPH04218795A JPH04218795A JP40354290A JP40354290A JPH04218795A JP H04218795 A JPH04218795 A JP H04218795A JP 40354290 A JP40354290 A JP 40354290A JP 40354290 A JP40354290 A JP 40354290A JP H04218795 A JPH04218795 A JP H04218795A
- Authority
- JP
- Japan
- Prior art keywords
- alarm
- switch
- control
- aforesaid
- alarm device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims description 11
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Electric Clocks (AREA)
- Electromechanical Clocks (AREA)
Abstract
Description
【0001】0001
【産業上の利用分野】本発明は、アラーム時計に関する
ものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an alarm clock.
【0002】0002
【従来の技術】従来のスヌ―ズ付アラーム時計において
、アラ―ムのデモンストレ―ション機能を有したものが
あるが、この種のものでは、スヌ―ズスイッチとデモン
ストレ―ションスイッチとが、それぞれ独立して設けら
れている。その回路構成は、例えば、図2のようになっ
ている。スヌ―ズスイッチとデモンストレ―ションスイ
ッチは独立しており、それぞれIC回路の別々の端子に
接続されている。[Prior Art] Some conventional alarm clocks with a snooze feature have an alarm demonstration function, but in this type of alarm clock, a snooze switch and a demonstration switch are used, respectively. It is set up independently. Its circuit configuration is, for example, as shown in FIG. The snooze switch and the demonstration switch are independent and each connected to a separate terminal of the IC circuit.
【0003】0003
【発明が解決しようとする課題】上記従来のアラ―ム時
計ではスヌ―ズとデモンストレ―ションスイッチが独立
して、それぞれ別の端子に接続されているので、その分
コスト高となるとともにアラ―ム時計が大型化する。[Problems to be Solved by the Invention] In the above-mentioned conventional alarm clock, the snooze and demonstration switches are independently connected to different terminals, which increases the cost and causes the alarm clock to timepieces become larger.
【0004】本発明は、アラ―ム時計のスイッチ部品削
減を目的としている。The present invention aims at reducing the number of switch parts in an alarm clock.
【0005】[0005]
【課題を解決するための手段】本発明は、アラームセッ
トスイッチと、アラーム時刻になったときに出力を生じ
るアラーム時刻検出手段と、手動による制御スイッチと
、上記アラームセットスイッチによってアラームセット
状態にあり、かつアラーム時刻検出手段の出力が生じた
ときに、アラーム動作を行なうアラーム装置と、このア
ラーム装置の動作中における上記制御スイッチの操作に
よって上記アラーム装置のスヌーズ制御を行ない、上記
アラーム装置の不動作中における上記制御スイッチの操
作によって上記アラーム装置のデモンストレーションを
行なわせる制御回路とを設けることにより、上記課題を
解決するものである。[Means for Solving the Problems] The present invention provides an alarm set switch, an alarm time detection means that produces an output when the alarm time comes, a manual control switch, and an alarm set state using the alarm set switch. , and an alarm device that performs an alarm operation when the output of the alarm time detection means occurs, and a snooze control of the alarm device is performed by operating the control switch while the alarm device is operating, and the alarm device is deactivated. The above problem is solved by providing a control circuit that allows a demonstration of the alarm device to be performed by operating the control switch therein.
【0006】[0006]
【実施例】以下、本発明の一実施例を図面に基づいて説
明する。図1において、1はアラ―ムセットスイッチ、
2はアラ―ム時刻検出手段であり、本例においてはアラ
―ム時刻から一定時間閉成されるスイッチである。3は
手動により開閉する制御スイッチ、4はアラ―ム信号出
力回路、5はアラ―ム音を発生するアラーム装置、6は
デモンストレ―ション制御回路、7はスヌ―ズ制御回路
、8は各ゲ―ト回路からなる制御回路である。DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings. In FIG. 1, 1 is an alarm set switch;
2 is an alarm time detection means, which in this example is a switch that is closed for a certain period of time from the alarm time. 3 is a control switch that opens and closes manually, 4 is an alarm signal output circuit, 5 is an alarm device that generates an alarm sound, 6 is a demonstration control circuit, 7 is a snooze control circuit, and 8 is a control switch for each game. - This is a control circuit consisting of two circuits.
【0007】つぎに、動作を説明する。まず、アラーム
セットスイッチ1とアラーム時刻検出手段2の少なくと
も一方および制御スイッチ3が開いているときは、端子
A、Bとも“L”であり、制御回路8の各ゲート回路を
介して端子C、D、Eも“L”となるので、アラーム信
号出力回路4、デモンストレーション制御回路6および
スヌーズ制御回路7はいずれも動作しない。Next, the operation will be explained. First, when at least one of the alarm set switch 1, the alarm time detection means 2, and the control switch 3 are open, both the terminals A and B are "L", and the terminal C, Since D and E also become "L", the alarm signal output circuit 4, demonstration control circuit 6, and snooze control circuit 7 do not operate.
【0008】つぎに、アラームセットスイッチ1とアラ
ーム時刻検出手段2の少なくとも一方が開いた状態、つ
まり、アラ―ムが鳴っていない状態で制御スイッチ3を
閉じたときは、端子Aが“L”、端子Bが“H”となり
、制御回路8の各ゲート回路を介して端子Eが“H”、
端子CおよびDが“L”となるので、デモンストレーシ
ョン制御回路6が動作して、アラーム信号出力回路4か
らデモンストレーション用のアラーム信号が出力され、
アラーム装置5からアラーム音が発生されてデモンスト
レーションが行なわれる。Next, when the control switch 3 is closed with at least one of the alarm set switch 1 and the alarm time detection means 2 open, that is, with no alarm sounding, the terminal A becomes "L". , the terminal B becomes "H", and the terminal E becomes "H" through each gate circuit of the control circuit 8,
Since the terminals C and D become "L", the demonstration control circuit 6 operates, and the alarm signal for demonstration is output from the alarm signal output circuit 4.
An alarm sound is generated from the alarm device 5 and a demonstration is performed.
【0009】つぎに、アラームセットスイッチ1が閉じ
た状態すなわちアラームセット状態で、アラーム時刻に
なってアラーム時刻検出手段2が閉じ、制御スイッチ3
が開いているときには、端子Aが“H”、端子Bが“L
”となり、制御回路8の各ゲート回路を介して端子Dが
“H”、端子CおよびEが“L”となるので、アラーム
信号出力回路4からアラーム信号が出力してアラーム装
置5からアラーム音が発生する。Next, when the alarm set switch 1 is closed, that is, in the alarm set state, when the alarm time comes, the alarm time detection means 2 is closed, and the control switch 3 is closed.
is open, terminal A is “H” and terminal B is “L”.
”, the terminal D becomes “H” and the terminals C and E become “L” through each gate circuit of the control circuit 8, so an alarm signal is output from the alarm signal output circuit 4 and an alarm sound is output from the alarm device 5. occurs.
【0010】そこで、アラームセットスイッチ1とアラ
ーム時刻検出手段2がともに閉じている状態すなわちア
ラーム時刻になってアラーム音が発生している状態で、
制御スイッチ3を閉じたときは、端子A、Bともに“H
”となり、制御回路8の各ゲート回路を介して端子Cが
“H”、端子DおよびEが“L”となるので、スヌーズ
回路7が動作してアラーム信号出力回路4からのアラー
ム信号の出力を所定時間停止する。Therefore, when the alarm set switch 1 and the alarm time detection means 2 are both closed, that is, when the alarm time has come and the alarm sound is generated,
When the control switch 3 is closed, both terminals A and B are “H”.
”, the terminal C becomes “H” and the terminals D and E become “L” through each gate circuit of the control circuit 8, so the snooze circuit 7 operates and the alarm signal is output from the alarm signal output circuit 4. is stopped for a predetermined period of time.
【0011】以上のように、制御スイッチ3の操作によ
って選択的にスヌーズおよびデモンストレーション動作
を行なうことができる。As described above, the snooze and demonstration operations can be selectively performed by operating the control switch 3.
【0012】なお、上記実施例において、アラーム時刻
検出回路2を開閉スイッチとしたが、これに限らず、デ
ジタル的にアラーム時刻と現在時刻の一致を検出する手
段としてもよい。[0012] In the above embodiment, the alarm time detection circuit 2 is used as an open/close switch, but the present invention is not limited to this, and means for digitally detecting the coincidence of the alarm time and the current time may be used.
【0013】[0013]
【発明の効果】本発明によれば、アラーム時計において
スヌーズスイッチとデモンストレーションスイッチとを
1つのスイッチが兼用するので、その分コストダウンお
よび省スペース化を実現できる。According to the present invention, in an alarm clock, one switch serves both as a snooze switch and a demonstration switch, so cost reduction and space saving can be achieved accordingly.
【図面の簡単な説明】[Brief explanation of the drawing]
【図1】本発明の一実施例を示したブロック図[Fig. 1] Block diagram showing one embodiment of the present invention
【図2】
従来例を示したブロック図[Figure 2]
Block diagram showing conventional example
1 アラームセットスイッチ 2 アラーム時刻検出手段 3 制御スイッチ 5 アラーム装置 8 制御回路 1 Alarm set switch 2 Alarm time detection means 3 Control switch 5 Alarm device 8 Control circuit
Claims (1)
時刻になったときに出力を生じるアラーム時刻検出手段
と、手動による制御スイッチと、上記アラームセットス
イッチによってアラームセット状態にあり、かつアラー
ム時刻検出手段の出力が生じたときに、アラーム動作を
行なうアラーム装置と、このアラーム装置の動作中にお
ける上記制御スイッチの操作によって上記アラーム装置
のスヌーズ制御を行ない、上記アラーム装置の不動作中
における上記制御スイッチの操作によって上記アラーム
装置のデモンストレーションを行なわせる制御回路とを
具備することを特徴とするアラーム時計。1. An alarm set switch, an alarm time detection means that produces an output when the alarm time is reached, a manual control switch, an alarm set state by the alarm set switch, and an output of the alarm time detection means. an alarm device that performs an alarm operation when an alarm occurs, a snooze control of the alarm device by operating the control switch while the alarm device is operating, and a snooze control of the alarm device by operating the control switch while the alarm device is not operating. An alarm clock comprising a control circuit for demonstrating the alarm device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP40354290A JPH04218795A (en) | 1990-12-19 | 1990-12-19 | Alarm clock |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP40354290A JPH04218795A (en) | 1990-12-19 | 1990-12-19 | Alarm clock |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04218795A true JPH04218795A (en) | 1992-08-10 |
Family
ID=18513274
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP40354290A Pending JPH04218795A (en) | 1990-12-19 | 1990-12-19 | Alarm clock |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04218795A (en) |
-
1990
- 1990-12-19 JP JP40354290A patent/JPH04218795A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR920005169A (en) | Semiconductor memory with flags to indicate test mode | |
JPH04218795A (en) | Alarm clock | |
US4173758A (en) | Driving circuit for electrochromic display devices | |
JPS6219996Y2 (en) | ||
JP2953713B2 (en) | Semiconductor integrated circuit | |
JPS6156793B2 (en) | ||
JPS6139993Y2 (en) | ||
JPS55147863A (en) | Correcting system of dial pulse distortion | |
JP2559639Y2 (en) | Power supply control device | |
JPH0528551Y2 (en) | ||
KR910014785A (en) | Integrated circuit device | |
GB1536456A (en) | Latch circuits | |
JPS60254214A (en) | Semiconductor integrated circuit | |
JPS6040048B2 (en) | Keyboard input circuit | |
JPS61140876A (en) | Semiconductor integrated circuit device | |
JPS63116222A (en) | Clock signal switching circuit | |
JPH06203477A (en) | Magnetic disk device | |
JPH0518719Y2 (en) | ||
JPH0313756Y2 (en) | ||
JPH0754348B2 (en) | Test circuit | |
JPS61154153A (en) | Integrated circuit device | |
JPS61170891A (en) | Sensor input circuit | |
GB2302464A (en) | Timer for surveying and counting | |
JPH05343530A (en) | Semiconductor integrated circuit | |
JPH0511896A (en) | Semiconductor circuit |