JPH04213974A - 画像入力処理装置 - Google Patents

画像入力処理装置

Info

Publication number
JPH04213974A
JPH04213974A JP2401398A JP40139890A JPH04213974A JP H04213974 A JPH04213974 A JP H04213974A JP 2401398 A JP2401398 A JP 2401398A JP 40139890 A JP40139890 A JP 40139890A JP H04213974 A JPH04213974 A JP H04213974A
Authority
JP
Japan
Prior art keywords
ratio
image
aspect ratio
video signal
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2401398A
Other languages
English (en)
Inventor
Kazue Sumiya
角谷和重
Akio Akao
赤尾彰夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2401398A priority Critical patent/JPH04213974A/ja
Publication of JPH04213974A publication Critical patent/JPH04213974A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Processing Of Color Television Signals (AREA)
  • Details Of Television Scanning (AREA)
  • Synchronizing For Television (AREA)
  • Studio Circuits (AREA)
  • Color Television Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、カメラ等からのアナロ
グ映像信号を、その同期信号に周波数および位相を同期
させて、デジタル画像データとしてメモリに取り込むた
めの装置で、取り込みの際にデジタル画像処理に適した
アスペクト比が、1:1で取り込めるようにアナログ信
号のサンプリングクロックを制御したものである。
【0002】
【従来の技術】通常RS−170規格で規定されている
映像信号では、1フレームは、525本 の走査線から
なり、1走査線の走査時間が63.49usである。垂
直同期期間及び水 平同期期間を除くと、有効な走査線
は242.5本であり、図3に示すように各行の ビデ
オ信号の可視部分の入っている有効行時間は、52.5
9usとなる。
【0003】またこの規格では、フレームの縦横比(ア
スペクト比)が、3:4であることも規定されておりこ
の映像信号を、画像処理に有効なアスペクト比1:1で
取り込むには、水平有効時間は実質39.44usとな
り、この有効時間を分解能にあった 回数でサンプリン
グすればよいことになる。
【0004】図2において、3はVCO(電圧制御発振
器)であり基準発振周波数は、アスペクト比1:1とな
る水平有効時間を分解能にあった画素数になるようサン
プリングできる周波数(例えば、取り込むデジタル画像
の分解能が512×512 画素であると1画素のサン
プル時間は、39.44us/512=77.03ns
 で周波数が12.98MHzとなる。)に設定されて
いる。ここでは、位相比較器1がVCO3の発信と映像
信号との同期をとるために6の分周器の分周比をNとす
るとVCO3の信号を1/N分周した信号HBと映像信
号の水平同期信号 HDとの位相差を検出し、LPF(
ロ ー・パス・フィルタ)2を通してその位相差がゼロ
となるようにVCO3を電圧制御している。この時、位
相比較器1に周波数帰還される信号の分周比Nは、図3
のサンプリングクロックに示すように、映像信号の水平
有効時間が分解能にあった画素数になるようにVCO3
の発振周波数を1水平走査線全体のサンプリング数(5
12画素の場合63.49us/77.03ns=82
4)で6の分周器により分周しており、 従来この分周
比は各装置により固定の値とされている。
【0005】
【発明が解決しようとする課題】以上のようなPLL回
路を用いたサンプリングクロック発生回路では、従来の
ように分周比が固定値の場合、接続するカメラによって
必ずしも実際のアスペクト比は1:1にはならず、その
調整をするには、複雑な調整とかなりの時間を必要とす
る。映像の中で正確な長さの測定や、画像処理を用いた
ロボットの制御では、実際のアスペクト比が1:1から
ずれていると大きな正確な測定あるいは制御といったこ
とが困難である。
【0006】
【課題を解決するための手段】本発明では上記問題点を
解決するために、カメラを接続したときの調整段階で、
縦:横の比が1:1である正方形の画像を取り込み、取
り込まれた画像データの、縦方向の長さは、規格の走査
線数及び縦の分解能により画像メモリ上での縦の画素数
が決定されるためこれを基準とし、横の画素数との比が
1:1となるようにプログラマブル分周器の分周比を設
定しサンプリングクロックを調整する回路をもったもの
である。
【0007】
【作用】この装置では、カメラによるアスペクト比のズ
レに関係なく、縦横比1:1の画像を取り込み、その画
像データから実際のアスペクト比を求め、1:1の比率
になるよう分周比をプログラムすることで、画像入力用
のカメラが変わった場合でも、アスペクト比を1:1と
なるよう簡単に補正することができる。
【0008】
【実施例】図1は、この装置の実施例を示す図面であり
、1〜3は、図2に示す位相比較器〜VCOと同じもの
である。HDは外部のカメラより入力される映像信号よ
り 得られた水平同期信号でその周波数はfHである。 SCはVCO3より出力され る信号でこのクロックが
映像信号のサンプリングクロックとなり、またSCは、
プログラマブル分周器4の分周比Nで分周され位相比較
器1に帰還される。5は、プログラマブル分周器4の分
周比を設定するレジスタでありCPU側から設定できる
。7は映像信号をA/D変換するA/D変換回路であり
、発振器3のタイミングでA/D変換を行う。8はA/
D変換された信号を記憶する画像メモリ、9はこの画像
メモリ8内の画像データよりアスペクト比を演算するア
スペクト比演算回路であって、求めたアスペクト比に応
じて分周比設定レジスタ5の設定値を調整する。
【0009】次に、この装置の動作について説明する。 カメラ等の画像入力装置を接続したときに、まず縦:横
の比が1:1であるような正方形の画像を画像メモリ8
上に取り込む。この時のサンプリングクロックは、図6
の補正前サンプリングクロックに示すように、従来例で
示す規格の計算値から得られるこの装置の基準となる分
周比NBをレジスタ5に設定し、HDの周波数fHより
得られる1走査時間をこの分周比の回数サンプリングす
る同期サン プリングクロックとなっている。これで得
られた画像の縦及び横の画素数がj、iは、通常図4の
ように微妙に異なるのが普通である。ここでi及びjの
値の精度は1画素のグレースケールにより違うが、6ビ
ットであれば1/64、8ビットであれば1/256と
いった精度で求めることができる。図1のPLL回路で
は、HBの周波数及び位相が、HDの周波数及び位相と
同じになるようにロックするので、VCO3の発振即ち
サンプリングクロックは、分周器5の分周比により制御
することができる。そこでこの分周比のシステム側から
のプログラムにより、図6の補正後のように横方向の画
像の画素数を縦の画素数と同じになるよう補正する。
【0010】システム側での動作は、図7のフローチャ
ートに示す。A/D変換回路7を介して画像メモリ8に
取り込まれた画像データよりアスペクト比演算回路9は
縦、横の画素数を計測し、その値より縦:横のアスペク
ト比を計算する。図5のように、アスペクト比i/j=
1であれば補正の必要はないので分周比はそのまま基準
の分周比NBを用いる。i/jが図4のように1でない
場合、例えば、i/j>1であれば、カメラからの映像
信号の1走査線の走査時間及びと画像の有効時間は、P
LL回路でロックされているため変化しないので、1走
査線のサンプル回数即ち分周比Nを基準値より減らして
いくとiの値が小さくなりアスペクト比は1に近付く。 設定する分周比は、縦横比1:1であるはずの画像が1
:i/jであるからその比率より、NB・j/iの値を
求め、その整数部を新しい分周比N としてレジスタ6
に設定する。この値でPLL回路がロックされるとSC
の周波数は、fO=fH・NB・j/iに補正され、入
力画像は、アスペクト比1:1に 最も近い値となる。
【0011】
【発明の効果】以上のようにこの発明では、縦横比1:
1の画像を取り込むことで簡単にアスペクト比を調整で
きる機能を持つため、映像入力用のカメラが変わった場
合に水平同期周波数の違いやそれによるサンプリング周
波数の違いなどでアスペクト比が正しくない場合でも、
容易にアスペクト比を調整することができる。
【図面の簡単な説明】
【図1】本発明の実施例を示すブロック図である。
【図2】従来例を示すブロック図である。
【図3】RS−170で規格された映像信号の1走査分
を示すタイムチャートである。
【図4】縦横比1:1の画像を取り込んだときのメモリ
上での縦横の画素数を示す模式図である。
【図5】縦横比1:1の画像を取り込んだときのメモリ
上での縦横の画素数を示す模式図である。
【図6】補正前及び補正後のサンプリングクロックを示
すタイムチャートである。
【図7】システム側の動作を示すフローチャートである
【符号の説明】
1      位相比較器 2      LPF(ローパスフィルタ)3    
  VCO(電圧制御発振器)4      プログラ
マブル分周器 5      分周比設定レジスタ 7      A/D変換回路 8      画像メモリ 9      アスペクト比演算回路

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】  映像信号の水平同期信号と、サンプリ
    ングクロックを特定の分周比で分周した信号とを、PL
    L(位相同期ループ)回路により同期をとる水平同期型
    のサンプリングクロック発生回路を備え、そのサンプリ
    ングによりアナログ映像信号をデジタル映像信号として
    メモリに取り込む装置において、サンプリングクロック
    発生回路の水平同期信号と同期をとるため帰還されるサ
    ンプリングクロックの分周比がプログラムできるプログ
    ラマブル分周器を備え、分周比のプログラムで映像信号
    のサンプリング周波数を制御し、デジタル化された映像
    信号の画素のアスペクト比が1:1の比率になるように
    補正することを特徴とした画像入力処理装置。
JP2401398A 1990-12-11 1990-12-11 画像入力処理装置 Pending JPH04213974A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2401398A JPH04213974A (ja) 1990-12-11 1990-12-11 画像入力処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2401398A JPH04213974A (ja) 1990-12-11 1990-12-11 画像入力処理装置

Publications (1)

Publication Number Publication Date
JPH04213974A true JPH04213974A (ja) 1992-08-05

Family

ID=18511230

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2401398A Pending JPH04213974A (ja) 1990-12-11 1990-12-11 画像入力処理装置

Country Status (1)

Country Link
JP (1) JPH04213974A (ja)

Similar Documents

Publication Publication Date Title
JP3220023B2 (ja) 液晶表示装置
JP2705588B2 (ja) 映像信号取り込み装置
US4675724A (en) Video signal phase and frequency correction using a digital off-tape clock generator
JPH05183881A (ja) 時間軸補正装置
US8462268B2 (en) Video processor timing generation
JPH07182067A (ja) ローカル発振器と基準信号との周波数差の検知装置
US6501310B2 (en) Sampling clock adjusting method, and an interface circuit for displaying digital image
JPH04270570A (ja) デジタル位相同期ループ回路
US6330031B1 (en) Circuit for generating control signals
US6621480B1 (en) Phase adjuster, phase adjusting method and display device
JP3905760B2 (ja) 表示装置
KR20000075604A (ko) 출력 시간축 정정기
JPH04213974A (ja) 画像入力処理装置
KR100242972B1 (ko) 평판 디스플레이 장치의 트래킹 조정 회로
JP4666393B2 (ja) タイミングクロック生成装置、データ処理装置及びタイミングクロック生成方法
JP2980456B2 (ja) 画像信号取り込み回路
US7298418B2 (en) Method and system for processing in a non-line locked system
JP3353372B2 (ja) 液晶表示装置
JP2968730B2 (ja) スキュー補正回路
JP2713063B2 (ja) デジタル画像生成装置
KR100308579B1 (ko) 엘씨디(lcd)프로젝터의 키이스톤 왜곡 보정을 위한 수평주사율 변환장치
JP3248403B2 (ja) ディジタルコンバーゼンス装置
JPH07212616A (ja) 映像装置のサンプリングクロック発生回路
JPH0341891A (ja) デイジタル形位相同期回路
JP3661497B2 (ja) 自動調整装置とビデオプロジェクター