JPH04213934A - 光データ伝送装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、複数のアナログ電圧と
デジタルデータを光信号に変換して、一本の光ファイバ
ーケーブルで送受信する光データ伝送装置に関する。

【０００２】

【従来の技術】計量制御を行なうプラント等においては
、計量信号である複数のアナログ電圧と制御用のデジタ
ルデータを、機械設備とその制御室との間で送受信する
必要がある。

【０００３】この送受は一般的に電気配線を用いて行な
われ、信号劣化を防止するためアナログ電圧は、各信号
別にＡ／Ｄ変換器を用いて、デジタルデータに変換して
いた。

【０００４】

【発明が解決しようとする課題】上述のように電気配線
を用いると、信号の種類分の数の電線を、雷や周辺電気
設備からの誘導障害を受けないようにシールド対策を行
なって設置する必要があり、配線施設費用が高価になる
。特に機器を増加する場合は、配線を逐次増設するとと
もにアナログ信号の種類毎にＡ／Ｄ変換器及びＤ／Ａ変
換器を新たに用意する必要があり、増設コストは非常に
高くなる。

【０００５】さらに、電気信号で通信を行なうため、電
磁雑音による信号劣化はシールドを施したとしても、限
界があり、この点において信頼性に欠けるという問題が
あった。

【０００６】そこで本発明は、複数のアナログ電圧とデ
ジタルデータの混在するデータを一本の信号線のみで同
時に送受信して通信設備のコストを大幅に削減し、さら
に誘導障害の影響をなくすことにより、データ送受信の
信頼性を向上することを目的とする。

【０００７】

【課題を解決するための手段】本発明は、複数のアナロ
グ電圧とデジタルデータをシリアルの光信号に変換し、
一本の光ファイバーケーブルを通して送信器から受信器
に伝送する装置であって、

【０００８】送信器を、クロックパルスを発生するクロ
ック発生回路と、クロックパルスをカウントし、そのキ
ャリー出力によって、送信の１サイクル周期を決定する
カウンタと、アナログ電圧をその大きさに応じて上記１
サイクル周期毎に“０”又は“１”に変化するデジタル
信号列に変換する複数のＡ／Ｄ変換器と、各サイクル周
期の初めに上記複数のＡ／Ｄの変換器の出力する１ビッ
トデータの複数と、上記デジタルデータを一斉に並列入
力し、上記クロックパルスによってシフトすることによ
り、直列データに変換して出力するシフトレジスタと、
シフトレジスタの出力する上記直列データと上記クロッ
クパルスの排他的論理和をとって出力するマンチェスタ
ー変調回路と、マンチェスター変調回路の出力するクロ
ック変調された直列データに、上記キャリー出力の発生
タイミングでアドレス信号を追加変調するアドレス変調
回路と、クロックパルス及びアドレス信号で変調された
直列データを光信号に変換する発光素子により構成し、

【０００９】受信器を、上記光ファイバーケーブルを通
して伝送された光信号を電気信号に戻す光電変換素子と
、この電気信号から、アドレス信号、クロックパルス及
び直列データを分離して、別々に出力する復調回路と、
この直列データを受け、上記クロックパルスでシフト入
力することにより並列データに変換するシフトレジスタ
と、上記アドレス信号の発生タイミングで上記シフトレ
ジスタの並列データを一斉にラッチして出力するラッチ
回路と、ラッチ回路の並列出力のうち受信機における複
数のアナログ電圧に対応した各チャンネルの１ビットデ
ータを、１サイクル周期毎に継続して受け、複数のアナ
ログ電圧に戻す複数のＤ／Ａ変換器と、ラッチ回路の並
列出力のうち、受信機におけるデジタルデータに対応す
るものを、そのまま出力するデジタル出力端子とから構
成した光データ伝送装置を提供する。

【００１０】

【作用】本発明では複数のアナログ電圧とデジタルデー
タを混在させた直列データの１単位を、送信の１サイク
ル周期毎に光信号に変換して、送受信を行なう。このた
め送信器側に電気光変換を行なう発光素子を用い、受信
器側に光電気変換を行なう光電変換素子を用いる。

【００１１】伝送のため、アナログ電圧をデジタル化す
る必要があり、この変換のため送信器にシグマ・デルタ
変調を行うＡ／Ｄ変換器を、アナログ電圧の数に合わせ
て複数ユニット使用する。このシグマ・デルタ変調は１
サイクルの周期毎に“１”又は“０”に決められるパル
ス列の“１”又は“０”の発生頻度をもってアナログ量
を表わすものである。

【００１２】本発明は、１回の送信単位を、上記Ａ／Ｄ
変換器が送信の１サイクル周期毎に決定して出力する１
ビットデータの複数と、制御用のデジタルデータの１ビ
ットに、夫々１チャンネルを割り当て、このチャンネル
（１ビット）を連続させた直列データ型式としている。

【００１３】このように直列データに変換するため送信
器では、シフトレジスタとクロックパルスを用いて並直
列変換を行なっている。

【００１４】受信器側では、受取った直列データの各チ
ャンネル（１ビット）の区切りと、このデータ全体の区
切りを認識する必要があるので、送信器には、クロック
変調を行なうマンチェスター変調回路と、アドレス変調
回路を設け、上記直列データにクロック変調並びにアド
レス変調を行なっている。

【００１５】受信器側では、受信後に分離したクロック
パルス、直列データ、アドレス信号を用いて、送信器側
と同じ複数のアナログ電圧と制御用のデジタルデータを
作成する。

【００１６】すなわち、シフトレジスタにおいてクロッ
クパルスを用いて、直列データを直並列変換し、アドレ
ス信号を用いてこの並列出力をラッチ回路に一斉にラッ
チさせる。ラッチ回路の出力のうちアナログ電圧に対応
するデータは、Ｄ／Ａ変換器によって元のアナログ電圧
に変換され、デジタルデータに対応するものは、そのま
ま出力される。

【００１７】

【実施例】図１は、本発明を生コンプラントに適用し、
その計量・記録・制御を遠隔操作にて行なうようにした
場合の全体構成を示すもので、１、１…は複数の計量ホ
ッパー、２、２…は各計量ホッパーに取付けたロードセ
ル等の検出器、３、３…は、各検出器の出力を増幅する
アンプ、４、４…は、例えば原料供給ホッパーのゲート
開閉状態を表わす制御信号等のデジタルデータの入力端
子である。５は、計量ホッパー付近に設置された送信器
で、アンプ３、３…の出力する複数のアナログ電圧及び
入力端子４、４…に入力されたデジタルデータを、光信
号に変換して出力する。６は構内に配線される１本の光
ファイバーケーブル、７は生コンプラントの制御室に設
置される受信器で、光ファイバーケーブル６を通して送
られた光信号から、前記アナログ電圧及びデジタルデー
タを取り出して制御・記録用のコンピュータ等の関連機
器８に出力する。

【００１８】次に本発明の内容である送信器５と、これ
に光ファイバーケーブル６で接続された受信器７につい
て説明する。

【００１９】図２は送信器５の内部構成を示し、９、９
…は前記アンプ３、３…から出力されるアナログ電圧Ａ
をデジタル信号に変換するＡ／Ｄ変換器で、アンプ３、
３…に対応させて複数ユニット設けられている。１０、
１０…はデジタルデータ入力部で、“０”又は“１”で
入力される制御用デジタルデータＤの個数分だけ設けら
れている。１１はシフトレジスタで、前記Ａ／Ｄ変換器
９、９…のユニット数とデジタルデータ入力部１０の数
を加えたｎビットの容量を持つ。１２はクロック発生回
路で、回路全体の動作タイミングを決めるクロックパル
スＣｋを発生する。１３はクロックパスをカウントする
（ｎ＋ｍ）進のカウンタで、その桁上がり出力であるキ
ャリー出力Ｃによって、送信の一サイクル周期を決める
。１４はｎカウント検出回路で、カウンタ１３がｎカウ
ントしたタイミングを検出する。１５は誤りコード作成
回路で、シフトレジスタ１１が出力する１サイクル分の
送信信号を受けてｍビットの誤り検出コードを作成する
。１６は信号切替回路で、ｎカウント検出回路１４がｎ
カウントの検出を行なうまでは、シフトレジスタ１１の
出力を通過させ、この検出を行なった後は、前記誤り検
出コードを通過させる。１７はマンチェスター変調回路
で、信号切換回路１６の出力する直列データＳと、クロ
ックパルスＣｋとの排他的論理和をとって出力する。こ
の変調において、直列データの“１”又は“０”の各ビ
ットの幅は、クロックパルスの１周期（始めの半周期が
“０”で次の半周期が“１”）に対応しているので、変
調波形は同一レベルとなる時間が最大でクロックパルス
の１周期分となる。１８は送信の１サイクル周期毎にア
ドレス信号Ａｄを追加変調するアドレス変調回路で、マ
ンチェスター変調回路１７の出力にカウンタ１３のキャ
リー出力Ｃを重畳させる。１９は発光ダイオード等によ
り構成された発光素子で、アドレス変調回路１８の出力
を受けるドライバー回路２０の制御により点滅して光信
号を発生する。

【００２０】上記Ａ／Ｄ変換器９について、さらに説明
する。

【００２１】このＡ／Ｄ変換器９は、アナログスイッチ
２１、２個の入力抵抗Ｒ１，Ｒ２　、積分回路２２、ゼ
ロクロスコンパレータ２３及びＤ型フリップフロップ２
４から構成されている。アナログスイッチ２１は、Ｄ型
フリップフロップ２４の出力であるコントロール信号（
“０”又は“１”）によって切り換えられ、入力された
＋及び−の基準電圧の一方を入力抵抗Ｒ２　を通して積
分回路２２に出力する。積分回路２２は入力抵抗Ｒ１　
を通して与えられるアナログ電圧Ａと、アナログスイッ
チ２１及び入力抵抗Ｒ２　を通して与えられる基準電圧
を積分する。ゼロクロスコンパレータ２３は、積分回路
２２の出力が零電位を越えているか否かを判定し、その
結果を“０”又は“１”で出力する。Ｄ型フリップフロ
ップ２４は、一回の送信サイクル周期毎に発生するキャ
リー出力Ｃの立ち上がりのタイミングで、その出力を、
入力されているゼロクロスコンパレータ２３の出力内容
（“０”又は“１”）に更新する。すなわち、このＡ／
Ｄ変換器９は送信の１サイクル周期毎に、積分回路２２
の出力が零電圧になるようにアナログスイッチ２１を切
り換えるもので、この切り換えを行なうコントロール信
号自体がＡ／Ｄ変換出力である１ビット出力となる。こ
のＡ／Ｄ変換は、例えば入力されるアナログ電圧が＋側
で大きいほどに−の基準の電圧を通過させるサイクル周
期が多くなり、−側で大きい程に＋の基準電圧を通過さ
せるサイクル周期が多くなる。したがって入力されるア
ナログ電圧ＡはＤ型フリップフロップ２４の出力の“１
”又は“０”の発生頻度で表わされることになる。なお
、この２種の基準電圧は入力されるアナログ電圧の変化
範囲によ対応して決定されるもので、アナログ電圧が常
に正の電圧であれば、基準電圧の一方を負の電圧、他方
をアース電位として基準電圧源は１つにすることができ
る。またゼロクロスコンパレータ２３の比較電圧もアー
ス電位ではなく、一定の電圧値としてもよい。

【００２２】またデジタルデータ入力部１０、１０…は
、前記キャリー出力Ｃによって、データラッチを行なう
Ｄ型フリップフロップ２５を用いて構成されている。こ
れは、読み取り時のデータ状態を安定化するためである
。

【００２３】次に送信器５の発光素子１９の出力する光
信号を光ファイバーケーブル６を通して受ける受信器７
を図３に基づいて説明する。

【００２４】図３において、２６はフォトダオード等に
より構成された光電変換素子で、光ファイバーケーブル
６を通して受信した光信号を電気信号に変換する。２７
は受信アンプで、光電変換素子２６の出力する変調パル
ス信号を増幅して波形整形する。２８は復調回路で、受
信アンプ２７の出力からアドレス信号Ａｄのみを取り出
すアドレス信号分離回路２８ａと、クロックパルスＣｋ
と直列データＳを別々に取り出すクロック・データ分離
回路２８ｂとから構成されている。なおアドレス信号Ａ
ｄは他の信号より長いパルス幅を持っているので、他と
識別することができ、クロックパスＣｋと直列データＳ
の分離はアドレス信号Ａｄの立ち下がりで決められる分
離タイミングに基づき、所定の論理演算を行なうことに
よってなされる。３０はシフトレジタで、直列データ用
のｎビットに誤り検出用のｍビットを加えたｎ＋ｍのビ
ットの容量を持つ。この内下位のｍビットは、直列デー
タのｎビットを単に通過させるダミーレジスタとして働
く。このシフトレジスタ３０はその並列出力部に、ラッ
チ回路を持つもので、アドレス信号分離回路２８ａから
アドレス信号Ａｄが入力されたとき、その直列レジスタ
内のデータを一斉にラッチする。このラッチ回路は、シ
フトレジスタ３０の外部に独立して設けてもよい。３１
は誤り検出回路で、直列データＳを受け、初めに入力さ
れるｎビットに基づいて、受信器側と同一の手順でｍビ
ットの誤り検出信号を作成し、後から入力されるｍビッ
トと一致しているか否かにより、誤りの有無を検出する
。そして、誤りがあれば、その出力を“０”とする。

【００２５】３２、３２…は複数のＤ／Ａ変換器で、送
信器側の基準電圧に対応する＋及び−の基準電圧の入力
を受けるアナログスイッチ３３、３３…と積分回路の構
成を持つローパスフィルタ３４、３４…によって構成さ
れている。各アナログスイッチ３３、３３…は、そのコ
ントロール信号としてシフトレジスタ３０内のラッチ回
路の出力のうちアナログ電圧に対応したチャンネルのも
のを受け、基準電圧の一方をローパスフィルタ３４、３
４…に通過させる。この構成においてＤ／Ａ変換器３２
、３２…は、１サイクル周期毎にアナログ電圧に対応す
る１ビットデータを継続して受けることによって、受信
器側と同一のアナログ電圧を生成して出力する。このよ
うな構成により、アナログ電圧の伝送精度を、特別高価
な部品を使用しなくても、４千分の１程度の精度にする
ことができる。

【００２６】３５はデジタルデータ用の外部ラッチ回路
で、シフトレジスタ３０内のラッチ回路の出力のうち、
デジタルデータに対応したものをラッチして、デジタル
データ出力端子３６、３６…より出力する。ただし、こ
のラッチが行なわれるのは誤り検出回路３１で誤り検出
がされなかった場合で、誤りが検出されると、デジタル
データが受信されても、ゲート３７を通過できずラッチ
が行なわれない。

【００２７】次に、図１〜図３に示す光データ伝送装置
の動作を図４に示すタイミングチャートについて説明す
る。

【００２８】図２に示す送信器５において、各Ａ／Ｄ変
換器９、９…は入力されたアナログ電圧Ａに対して、前
述したようにＡ／Ｄ変換を行なって各送信サイクル周期
毎に１ビットデータを出力する。送信すべきアナログ電
圧Ａが正と負の範囲で変化し、アナログスイッチ２１は
Ｄ型フリップフロップ２４の出力が“１”のとき、−の
基準電圧を通過させるとすれば、図４中イに示すように
アナログ電圧Ａが正で大きい程度に、Ａ／Ｄ変換器は“
１”を出力する送信サイクル周期が多くなり、アナログ
電圧が負で大きい程に“０”を出力する送信サイクル周
期が長くなる。

【００２９】送信器５のシフトレジスタ１１は、各Ａ／
Ｄ変換器９の上記１ビット出力と、デジタルデータ入力
回路１０、１０…のデジタルデータを並列に受け、一斉
に読取る。このタイミングは、次のようなものである。 すなわち、カウンタ１３のキャリー出力Ｃの立ち上がり
で、各Ｄ型フリップフロップ２４、２４…、２５、２５
…の記憶更新をした後、このキャリー出力Ｃが“１”の
状態にあるとき発生するクロックパルスＣｋの立ち上が
りで読み込む。

【００３０】シフトレジスタ１１は、この読み込みを行
なった後、クロックパルスＣｋによって、その記憶内容
を順にシフトして出力させ、直列データＳとする。この
直列データＳは、クロックの１周期（１チャンネル長）
毎に“０”か“１”が決められるもので、データビット
は全部でｎビットある。そして、その後に、このｎビッ
トから作成された誤り検出用のｍビットが付加される。 このｍビットの付加は、ｎカウント検出回路１４の出力
を受け、シフトレジスタ１１の出力と誤りコード作成回
路１６の出力の一方とを切り換えて通過させる信号切り
換え回路１６によってなされる。

【００３１】次にマンチェスター変調回路１７によって
、クロックパルスＣｋとの排他的論理和をとるクロック
変調を行なう。図４中ハに示すようにクロックパルスは
直列データの１ビットに対して、前半の“０”期間と後
半の“１”期間を持っているので、変調波形は、同図中
のニに示すようにクロックの一周期以上は同一レベルが
連続しない波形となり、これに比べて緩やかな電圧変動
を持つ雑音が混入してもデータ誤りが発生し難い。この
雑音とは商用交流電圧による誘導電圧、光電変換素子の
暗電流の増加、温度変化による特性劣化等である。

【００３２】次にこのクロック変調された直列データに
対して、カウンタの発生するキャリー出力Ｃを用い、ア
ドレス信号Ａｄとして、追加変調する。このアドレス変
調波形は図４中のホのようになる。

【００３３】このようにクロックパルスとアドレス信号
で変調された直列データは、光信号に変換されて受信器
７に送信され、その復調回路２８によって元のクロック
パルスＣｋ、アドレス信号Ａｄ及び直列データＳに戻さ
れる。これから複数のアナログ電圧、及びデジタルデー
タを得る手順は、送信側で行なったのと逆のものでシフ
トレジスタ３０、及びその内部のラッチ回路（送信器の
各Ｄ型フリップフロップ２４、２４，２４　…、２５，
２５　…の機能に対応する）、およびＤ／Ａ変換器３２
、３２…によって行なわれる。

【００３４】なお、アナログ部がアイソレートを必要と
する場合、各チャンネル１点に付き、１個のフォトカプ
ラをラッチ回路（この実施例ではシフトレジスタに内蔵
のもの）に追加接続して、個別電源を供給すればよく、
高価なアイソレータアンプ等を使用しなくも、高精度の
状態で、絶縁が可能である。

【００３５】一方デジタルデータは、各１ビットが独立
した出力信号とされるので、エラーに対する信頼性を増
すため、誤り検出回路３１、ゲート３７及びデジタルデ
ータ用の外部ラッチ回路３５を用いて、データ誤りがな
かったときのみ、出力として取り出すようにしている。

【００３６】なお上記実施例は片方向通信の構成を示し
ているが、２芯の光ファイバーケーブルを使用し、送信
器と受信機をその両側に一対ずつ設けることにより、往
復のデータ送信ができることは当然である。

【００３７】

【発明の効果】本発明は、多数のアナログ電圧及びデジ
タルデータを一本の光ファイバーケーブルのみで、送受
信できるため、電磁雑音の影響を受けずに、大量のデー
タの通信が低コストに可能になる。例えば、計量制御装
置及び印字装置のような多数の制御機器を、制御対象で
ある機械設備の遠隔地に設置する場合に用いると、特に
、その設備費及び保守管理費を低減できる。

【００３８】特に本発明は、Ａ／Ｄ変換に、シグマ・デ
ルタ変調方式を採用し、この変調データを１回の送信サ
イクル周期毎に各Ａ／Ｄ変換器について１ビットずつ伝
送しているので、送信するアナログ電圧の種類が増加し
ても、１回の送信サイクル周期が（アナログ電圧の数）
×（１クロック時間）しか増加しない。このため数百の
アナログ電圧が高速（ｍｓオーダ）に伝送できるととも
に通信線一本当たりの送信データ量を非常に多くとるこ
とができる。本発明装置は上述したようにノイズの影響
に強いが、万一ノイズによっ一瞬ミスをしても送信の１
サイクル周期毎に１ビットを伝送する方式なので、次の
サイクル（数百マイクロ秒後）には正常に復帰し、デー
タに影響を与えないという利点もある。

【図面の簡単な説明】

【図１】本発明の光データの伝送装置を生コンプラント
に取付けた実施例を示す図である。

【図２】送信器のブロック図である。

【図３】受信器のブロック図である。

【図４】本発明装置の各部分の波形を示すタイミングチ
ャートである。

【符号の説明】

１　　計量ホッパ ２　　検出器 ３　　アンプ ４　　デジタルデータの入力端子 ５　　送信器 ６　　光ファイバーケーブル ７　　受信器 ９　　Ａ／Ｄ変換器 １０　　デジタルデータ入力回路 １１　　シフトレジスタ １２　　クロック発生回路 １３　　カウンタ １７　　マンチェスター変調回路 １８　　アドレス変調回路 １９　　発光素子 ２６　　光電変換素子 ２８　　復調回路 ３０　　シフトレジスタ（ラッチ回路内蔵）３２　　Ｄ
／Ａ変換器

Claims (1)

【特許請求の範囲】
1. 【請求項１】　　複数のアナログ電圧とデジタルデータ
   をシリアルの光信号に変換し、一本の光ファイバーケー
   ブルを通して送信器から受信器に伝送する装置であって
   、送信器を、クロックパルスを発生するクロック発生回
   路と、クロックパルスをカウントし、そのキャリー出力
   によって、送信の１サイクル周期を決定するカウンタと
   、アナログ電圧をその大きさに応じて上記１サイクル周
   期毎に“０”又は“１”に変化するデジタル信号列に変
   換する複数のＡ／Ｄ変換器と、各サイクル周期の初めに
   上記複数のＡ／Ｄ変換器の出力する１ビットデータの複
   数と、上記デジタルデータを一斉に並列入力し、上記ク
   ロックパルスによってシフトすることにより、直列デー
   タに変換して出力するシフトレジスタと、シフトレジス
   タの出力する上記直列データと上記クロックパルスの排
   他的論理和をとって出力するマンチェスター変調回路と
   、マンチェスター変調回路の出力するクロック変調され
   た直列データに、上記キャリー出力の発生タイミングで
   アドレス信号を追加変調するアドレス変調回路と、クロ
   ックパルス及びアドレス信号で変調された直列データを
   光信号に変換する発光素子により構成し、受信器を、上
   記光ファイバーケーブルを通して伝送された光信号を電
   気信号に戻す光電変換素子と、この電気信号から、アド
   レス信号、クロックパルス及び直列データを分離して、
   別々に出力する復調回路と、この直列データを受け、上
   記クロックパルスでシフト入力することにより並列デー
   タに変換するシフトレジスタと、上記アドレス信号の発
   生タイミングで上記シフトレジスタの並列データを一斉
   にラッチして出力するラッチ回路と、ラッチ回路の並列
   出力のうち受信器における複数のアナログ電圧に対応し
   た各チャンネルの１ビットデータを、１サイクル周期毎
   に継続して受け、複数のアナログ電圧に戻す複数のＤ／
   Ａ変換器と、ラッチ回路の並列出力のうち、受信機にお
   けるデジタルデータに対応するものを、そのまま出力す
   るデジタル出力端子とから構成したことを特徴とする光
   データ伝送装置。