JPH04213887A - 配線方法 - Google Patents
配線方法Info
- Publication number
- JPH04213887A JPH04213887A JP41001690A JP41001690A JPH04213887A JP H04213887 A JPH04213887 A JP H04213887A JP 41001690 A JP41001690 A JP 41001690A JP 41001690 A JP41001690 A JP 41001690A JP H04213887 A JPH04213887 A JP H04213887A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- wiring
- tpd
- crosstalk
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 5
- 230000000737 periodic effect Effects 0.000 claims description 15
- 125000004122 cyclic group Chemical group 0.000 abstract 2
- 239000004065 semiconductor Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 210000004027 cell Anatomy 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 210000002287 horizontal cell Anatomy 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
Landscapes
- Structure Of Telephone Exchanges (AREA)
- Structure Of Printed Boards (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
め要約のデータは記録されません。
Description
ップ等における配線方法に関し、特に、周期性を有する
高周波数信号の配線に適用して好適なものである。
、電子回路パッケージとして多くの印刷配線板を備えて
おり、印刷配線板の中には、伝送速度や処理速度によっ
てその周波数が定められたクロック信号の配線パターン
を有するものがある。クロック信号は、各種回路の同期
をとるものであるため、波形歪を押さえることが他の信
号以上に求められている。しかしながら、クロック信号
は周波数が高いために他の信号とのクロストークが生じ
やすい。
ク信号の波形歪を押さえるように、クロック信号を他の
信号から隔離した状態で信号伝送するようにしていた。 すなわち、クロック用配線パターンと他の信号用配線パ
ターンとの間隔をかなり広くとったり、また、多層印刷
配線板であれば、クロック用配線パターンを、他の信号
用配線パターンと別個の層に設けたりしていた。
方法によると、上述したように配線密度を上げることが
できず、また、多くの層が必要になったり、印刷配線板
が大形化することを避けることができない。このような
課題は、印刷配線板に限らず、半導体チップ等において
も生じていた。
のであり、クロストークを考慮しても、複数の信号線を
従来より一段と近接して設けることができる配線方法を
提供しようとするものである。
め、本発明においては、周波数fを有する周期性信号が
流れる、単位長さ当りの伝播遅延がTpdの第1の信号
線と、周波数fを有するか又はレベルが固定の他の信号
が流れる、単位長さ当りの伝播遅延がTpdの第2の信
号線とを近接配線する場合において、第1及び第2の信
号線が平行な区間の長さLcを、1/(2・f・Tpd
)の自然数倍に選定した。
えた場合に、これら信号線間に流れる信号の間に周波数
が等しいという関係があると、又は、一方の信号がレベ
ル固定信号(直流信号)であると、これら信号線間での
クロストークを小さくする、第1及び第2の信号線が平
行な区間の長さLcが存在することを分かり、実験によ
っても確認した。すなわち、第1及び第2の信号線が平
行な区間の長さLcが1/(2・f・Tpd)の自然数
倍になるように、第1及び第2の信号線を配線すれば良
い。
例を図面を参照しながら詳述する。図2は、印刷配線板
10の平面図であって、集積回路(IC)を搭載するパ
ッドを中心に示している。周波数が低い信号ほどクロス
トークが小さくなるので、低周波数の信号用配線パター
ンほど近接して設けることができる。このような条件で
高密度実装を実現するように、最も高速なIC用のパッ
ド11aを一端部に集めるように設け、最も低速なIC
用のパッド11bを他端部に集めるように設け、その中
間部にそれらの中間の速度を有するIC用のパッドを設
けるようにして、近接して設ける配線パターンもグルー
プ化して配線パターン間の間隔が不要に大きくなること
を防止するようにしている。
中で最も高い周波数に属することが多いクロック信号の
配線パターンは、高速IC用パッド11a間を結ぶよう
に設けられることが多い。図2では、パッド11a−1
及び11a−3間と、11a−1及び11a−4間とを
それぞれ結ぶようにクロック用配線パターン12−1及
び12−2が設けられている。
び12−2の最も狭い間隔での平行区間の長さL[m]
は、クロック周波数をf[Hz]、パターンでの単位長
さ当りの伝播遅延時間をTpd[s/m]とすると、ク
ロストークを考慮して(1)式に示すように選定されて
いる。
nは自然数) (1)式図2では他
の配線パターンの図示を省略しているが、(1)式は他
の配線パターンの組み合わせに対しても、以下の条件を
満たすときに適用される。このことについて図1を用い
て説明する。一方の配線パターン20を流れる信号S1
は、安定な周期性を有する信号とする。例えば、上述し
たクロック信号やそれを分周した信号等のタイミング制
御信号が該当する。他方の配線パターン21を流れる信
号S2は、上述の周期性信号S1と同一の周波数fを有
する信号、又は、レベル固定信号(直流信号)とする。 また、両配線パターン20及び21の単位長さ当りの伝
播遅延時間Tpdを等しくする。
)の信号S1及びS2が流れる2個の配線パターン20
及び21の間隔dが最も狭い平行区間の長さLを、上述
の(1)式に示すように選定したのは、他の長さに比べ
てクロストーク(配線間誘導雑音電圧)が最も小さくな
るためである。
に処理して近端クロストーク電圧を求める式を求め、そ
れに両信号の周波数が等しいこと、又は、一方の周波数
が0であることを考慮し、これが最小となる条件を求め
ることによって得られている。従って、(1)式に従う
平行区間の長さLを適用することは、理論的にも配線間
クロストークを最も小さくするものであるが、以下のよ
うに実験によっても確認されている。
図3は、平行区間長Lを固定し(50[mm])、他の
信号S2としてレベル固定信号を用い、周期性信号S1
の周波数fを変化させてそのときのクロストークをレベ
ル固定信号S2について求めたものであり、クロストー
クをレベル固定信号S2に対する相対値で示している。 なお、図3の横方向の1枡目の間隔は0.59[GHz
]を表し、縦方向の1枡目の間隔は10[dB]を表し
ている。
ては、(1)式を満足する周波数f1(nが1のとき)
、f2(nが2のとき)、f3(nが3のとき)のとき
にクロストークが最も小さくなることが分かる。このこ
とは、逆に、上述したように、ある周波数の周期性信号
S1と他の信号S2とのクロストークを最も小さくする
ための平行区間長Lが存在することを意味している。
dによってもクロストークの大きさは変化するが、図3
はこの間隔dを固定(平行による)した場合であるので
、図3は、平行区間長Lと周波数fとの関係により定ま
るクロストークの変化を表しているものである。
号S1と、それと等しい周波数を有するか又はレベル固
定の他の信号S2が流れる配線パターン20及び21の
平行区間長Lを(1)式を満足するように選定したので
、クロストークを従来に比して小さくすることができる
。そのため、その分配線パターン20及び21の間隔を
小さくすることができ、また、他の層に区別して設ける
必要がなくなり、実装密度を高めることができる。実際
上、電子交換機システムで用いていた600MHzのク
ロック信号の配線パターンは、従来では、他の配線パタ
ーンに対して少なくとも2.54mmの間隔をあけてい
たが、今回の場合は2.54mm以下としても良くなっ
た。
印刷配線板の配線パターンに適用したものを示したが、
その配線パターンが一般的なパターンではなく、ストリ
ップ線路やマイクロストリップ線路であっても良い。ま
た、印刷配線板に限定されるものではなく、半導体チッ
プ上のパターンに対して適用することができる。現在の
半導体チップの大きさから言えば、現実に取り得る平行
区間長を考慮すると周期性信号S1の周波数は百数十G
Hz程度となるが、今度の高周波技術の発達によっては
本発明を適用できる。さらに、一般のケーブル内の信号
線に対しても適用することができる。
号(デジタル信号)に限定されるものではなく、正弦波
信号等のアナログ信号であっても良い。
信号の信号線と、周期性信号と等しい周波数を有するか
又はレベル固定の他の信号の信号線とが平行に配置され
ている長さを、周期性信号の周波数及び信号線の単位伝
播時間によって定まる最適な長さとするようにしたので
、これら信号線間でのクロストークを小さくすることが
できる。そのため、信号線間の間隔を従来に比して小さ
くすることができて配線の実装密度を高めることができ
る。
数を有するか又はレベルが固定の他の信号、20…周期
性信号S1が流れる配線パターン、21…他の信号S2
が流れる配線パターン、L…両配線パターン20及び2
1の平行区間長。
Claims (1)
- 【請求項1】 周波数fを有する周期性信号が流れる
、単位長さ当りの伝播遅延がTpdの第1の信号線と、
周波数fを有するか又はレベルが固定の他の信号が流れ
る、単位長さ当りの伝播遅延がTpdの第2の信号線と
を近接配線する場合において、第1及び第2の信号線が
平行な区間の長さLを、1/(2・f・Tpd)の自然
数倍に選定したことを特徴とする配線方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2410016A JP2836972B2 (ja) | 1990-12-11 | 1990-12-11 | 配線方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2410016A JP2836972B2 (ja) | 1990-12-11 | 1990-12-11 | 配線方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04213887A true JPH04213887A (ja) | 1992-08-04 |
JP2836972B2 JP2836972B2 (ja) | 1998-12-14 |
Family
ID=18519251
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2410016A Expired - Lifetime JP2836972B2 (ja) | 1990-12-11 | 1990-12-11 | 配線方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2836972B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012186859A (ja) * | 2012-06-18 | 2012-09-27 | Fujitsu Ltd | 無線装置及び信号処理方法 |
-
1990
- 1990-12-11 JP JP2410016A patent/JP2836972B2/ja not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012186859A (ja) * | 2012-06-18 | 2012-09-27 | Fujitsu Ltd | 無線装置及び信号処理方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2836972B2 (ja) | 1998-12-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4831497A (en) | Reduction of cross talk in interconnecting conductors | |
US7038555B2 (en) | Printed wiring board for controlling signal transmission using paired inductance and capacitance | |
US4689441A (en) | Routing method and pattern for reducing cross talk noise problems on printed interconnection boards | |
US7501583B2 (en) | Low noise multilayer printed circuit board | |
US6518663B1 (en) | Constant impedance routing for high performance integrated circuit packaging | |
US20060255878A1 (en) | Printed wiring board | |
KR19980064367A (ko) | 집적 회로 칩 패키지용 차동 쌍 구성 | |
US6930381B1 (en) | Wire bonding method and apparatus for integrated circuit | |
US5955704A (en) | Optimal PWA high density routing to minimize EMI substrate coupling in a computer system | |
US5994765A (en) | Clock distribution network with efficient shielding | |
JPH06334104A (ja) | 等長等負荷バス配線 | |
WO2003019620A3 (en) | Technique to minimize crosstalk in electronic packages | |
JP2001144091A (ja) | 半導体集積回路 | |
JPH04213887A (ja) | 配線方法 | |
JP2003258394A (ja) | 配線基板 | |
JP2674553B2 (ja) | 半導体装置 | |
JP2004304134A (ja) | 配線基板及びその製造方法 | |
JP2738376B2 (ja) | 印刷配線板 | |
JPH022122A (ja) | 半導体集積回路装置 | |
JPH03158002A (ja) | 半導体装置 | |
US5006918A (en) | Floating orthogonal line structure for X-Y wiring planes | |
US6898844B2 (en) | Method for reducing multiline effects on a printed circuit board | |
US20230121836A1 (en) | Systems and methods for break out of interconnections for high-density integrated circuit packages on a multi-layer printed circuit board | |
JPH03265191A (ja) | 多層配線基板 | |
JPH11121928A (ja) | 多層配線基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081009 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081009 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091009 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101009 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111009 Year of fee payment: 13 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111009 Year of fee payment: 13 |