JPH04206934A

JPH04206934A - 半導体装置およびその作製方法

Info

Publication number: JPH04206934A
Application number: JP33905490A
Authority: JP
Inventors: Yasuhiko Takemura; 保彦竹村; Shunpei Yamazaki; 舜平山崎
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 1990-11-30
Filing date: 1990-11-30
Publication date: 1992-07-28
Anticipated expiration: 2012-02-26
Also published as: JP2585860B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、薄膜型半導体装置に関する。薄膜型半導体装
置は、液晶デイスプレィや３次元集積回路等に利用され
うる。

〔従来の技術・問題点〕

薄膜型半導体装置、なかでも薄膜型トランジスター（Ｔ
ＰＴ）は、アクティブマトリックス方式の液晶デイスプ
レィや３次元集積回路を作製する上で必要とされる素子
であり、近年、精力的に研究開発かなされている。

ＴＰＴは、絶縁性の基板の上に形成できるため、多種多
様な基板が使用でき、基板のコストを低下できる」二、
ガラスのような透明な絶縁体上にも作製できるため、表
示素子と組み合わせて使うことができ、多層に形成する
ことかてきる等の利点を有している。

従来、ＴＰＴとしては類スタガ型、逆スタガ型、順コプ
レナ型および逆コプレナ型の４種が知られていた。類ス
タガ型はソース、ドレインの電極が基板に接し、半導体
層と絶縁層の上にゲイト電極か存在する。逆スタガ型は
ゲイト電極が基板に接し、半導体層と絶縁層の上にソー
ス、ドルイン電極が存在する。順コプレナ型は半導体層
か基板に接し、その上にソース、ドレイン電極および絶
縁層があり、絶縁層の上にゲイト電極か存在する。

逆コプレナ型はソース、ドレイン電極およびゲイト電極
か基板に接し、ゲイト電極上に絶縁層および半導体層か
存在する。

以上、いずれの場合にも、多くの問題点か存在する。類
スタガ型および順コプレナ型ては半導体層が基板に接し
ている為、基板の選択性に関して不利である。すなわち
、基板中に含まれるすトリウム等の不純物が半導体層に
侵入し、特性を劣化させる。したがって、基板としては
不純物濃度の低いものを使わなくてはならず、作製も低
温でなされなければならない。また、半導体層の形成の
後に絶縁層を形成するため、絶縁層形成時のダメージが
半導体層にちぢこまれる。一方、逆スタガ型および逆コ
プレナ型では絶縁層形成時のダメージが半導体層にもち
こまれるということはないものの、類スタガ型および順
コプレナ型てはセルファライン方式を採用でき、使用す
るマスクの枚数が２枚まで低減でき、さらに、ゲイト電
極とソース、ドレイン電極の重なりを容易に低減できる
のに対し、ゲイト電極とソース、ドレイン電極の重なり
を低減するために通常３枚以上のマスクか必要である。

〔発明が解決しようとする点〕

本発明は使用するマスクの枚数を減らし、ゲイト電極と
ソース、ドレイン電極（領域）の重なりを減らし、半導
体層に前後の作製プロセスによるダメージを与えないこ
とを特徴とする。第１の点は、歩留りの向上という観点
から、切実に要求されるものである。第２の点は、高速
動作を目的とするＴＰＴにおいては必要不可欠である。

ゲイト電極とソース、ドレイン電極（領域）の重なりに
よって生じる寄生容量はＴＰＴの高速動作を妨げる。第
３の点は歩留りの向上、素子の高品質化という観点から
要求されることである。

〔問題を解決するための手段〕

本発明の上記の特徴は以下のような作製工程によってＴ
ＰＴを作製することによって達成される。

すなわち、（］）基板上に半導体からなる第１の層を作製する工程（２）その上に金属または半導体からなる第２の層を形
成する工程（３）第２の層を選択的に除去する工程＝　４− （４）第１の層の上に残置した第２の層をマスクとして
、第１の層に不純物を添加する工程（５）半導体からな
る第３の層を形成する工程。

ＴＰＴとして機能させるためには、ゲイト絶縁層が形成
される必要があるが、上記各工程において（１）と（２
）の間であってもよいし、（３）と（４）の間であって
も、あるいは（４）と（５）の間であってもよい。

以」二の工程によって得られる素子において、第１の層
の不純物のドープされた領域はＴＰＴにおいてゲイ）・
電極として動作する。また、第２の層の一部はソース、
ドレイン電極（領域）として機能し、第３の層の一部は
チャネル領域として機能する。また、（４）の工程によ
って、ゲイト電極である第１の層の不純物のドープされ
た領域と第２の層との重なりは極めて小さくなる。さら
に、その一部がチャネル領域として機能する第３の層は
最終段階で作製されるため、後の他の付加的なプロセス
によってダメージが与えられることはあっても、従来技
術によるような、ゲイト電極もしくはソース、ドレイン
電極（領域）形成、あるいはケイト絶縁膜形成によって
与えられるダメージはない。また、第３の層と基板の間
には第１の層が存在するため、基板からの汚染が最小に
できる。

さらに、以上のプロセスにおいて、使用されるマスクは
最小で１枚である。もちろん、マスクの枚数をさらに増
加させて、特性の向上を図ることも可能である。本発明
が、マスクを１枚だけ使用して作製されたＴＰＴもしく
はその作製方法に関するものではないということを強調
しておく。

第３の層か非晶質半導体層であれば、特性の向」二を図
るために、それを結晶化する必要がある場合がある。も
ちろん、上記の（５）の工程か終了したのち、普通にレ
ーザーアニールや熱アニールによって結晶化してもよい
か、以下のような工程を用いることも有効である。

（６）第３の層に加速したイオンを打ち込む工程（７）
レーザーアニールや電子ビームアニール、熱アニール等
の方法によって結晶化させる工程これらの工程は何回か
繰り返すことも、また、同時におこなうことも可能であ
る。例えば、（６）→（７）→（６）→（７）、あるい
は（７）→（６）→（７）という工程の繰り返しは第３
の層の結晶性の向上に有効である。また、真空もしくは
実質真空と見なせる程度の低圧雰囲気で熱アニールやレ
ーザーアニール等をおこないつつ、同時にイオン打ち込
みをおこなってもよい。イオン打ち込みということばは
、単に真空中で加速したイオンをターゲットに打ち込む
という狭い意味ではな（、例えば、低圧ガス中で発生さ
せたプラズマにバイアス電圧をかけることによって加速
し、ターゲットに衝突さぜるというような、広い意味で
使われていることに注意すべきである。

このようなイオンの打ち込みによって、後の非晶質半導
体の再結晶における核発生が妨げられることか知られて
いる。したがって、イオンの打ち込みをおこなった非晶
質半導体を再結晶させると大きな結晶が得られる。この
ような結晶のキャリヤーの移動度は、小さな結晶のそれ
より大きいことが知られている。したがって、このよう
な太きな結晶からなる多結晶半導体層をチャネル領域に
使用することによって、高速動作が可能なＴＰＴか作製
できる。特に第２の層か非晶質半導体であれば、まず、
結晶核はチャネル領域側面の第２の層から発生し、それ
か、チャネル領域の方へ成長してゆく。もっとも、第２
の層が金属等であっても、結晶核は第２の層と第３の層
の界面で発生し、やはりチャネル領域の中央へ向かって
成長してゆく。第２の層自体が結晶核の発生しにくい材
料、例えば、ゲルマニウム珪素合金等であれば結晶は第
１の層と第２の層の界面、もしくは両層間に絶縁層等が
存在すればその絶縁層と第２の層の界面から」１方に結
晶成長かおこり、かつ結晶核の発生か抑制されているた
め極めて大きな結晶か成長する。もちろん、この他にも
結晶成長のパターンは考えられるが、結晶成長の形式を
限定することは本発明の意図するところではない。

本発明では基板は特に絶縁性のものとは限定しない。基
板を半導体基板とし、その半導体基板上に素子を形成し
、さらに本発明を用いて、その素子の上に別の素子を形
成し、素子の多層化を行うことも可能であり、その際に
は本発明が重要な役割を果たすことは容易に推定できる
であろう。

以下に実施例を示しより詳細に本発明を説明する。

「実施例１」基板１上に非晶質珪素膜２と薄い窒化珪素膜３、薄い酸
化珪素膜４および非晶質珪素膜５を堆積した。膜の形成
はいずれも通常のＲＦグロー放電による化学的気相成長
法によっておこなった。非晶質珪素膜２と５に関しては
、シラン（ＳｉＨ４）を、窒化珪素膜３に関してはシラ
ンとアンモニア（ＮＨ３）を、酸化珪素膜４に関しては
、シランと酸素をそれぞれ原料ガスとして用い、基板温
度２００〜４００°Ｃで堆積した。この成膜過程におい
ては、全ての作業が、チャンバーから出されることなく
、すなわち、１ｎ−ｓｉｔｕでおこなわれた。この方法
の存利な点は、それぞれの膜の界面が大気等によって汚
染されることかないということである。成膜方法として
はその他にも光化学的気相成長法やスパッタリング法を
用いてもよい。非晶質珪素膜２と５は不純物をはとんと
含まない、いわゆる真性の非晶質半導体である。こうし
て第１図（ａ）を得た。

次にマスクを用いて、素子形成領域以外の非晶質珪素膜
２と５、窒化珪素膜３、酸化珪素膜４を除去し、素子の
分離をおこなうとともに、やはりマスクを用いて非晶質
珪素膜５と酸化珪素膜４を選択的に除去した。前者の工
程は素子間の分離を目的としたものであり、後者の工程
はチャネル領域の形成を目的としたものである。したか
って、少なくとも２枚のマスクが必要である。しかしな
から、場合によってはこれらを同一の工程で行うことも
できる。したがって、マスクの枚数は１枚で十分である
。その詳細については後述する。

さらにイオン打ち込み法によって非晶質珪素膜２と５に
不純物を導入し、不純物領域６および７を形成した。こ
うして、第１図（ｂ）を得た。不純物拡散の方法として
は、熱拡散方等でも可能である。

さらに、その上に非晶質珪素膜８を形成した。

この成膜にも、やはりシランを原料とするグロー放電に
よる化学的気相成長法を用いた。ただ、この際には原料
のガスの中に、ジボラン（Ｂ２Ｈ６）やフォスフイン（
ＰＩ−Ｉ３）等を混入させることによって、得られる膜
か特定の導電型を示す半導体とすることができる。前記
不純物領域６および７の形成と非晶質珪素膜８の形成は
、真空解除することなく連続的に、いわゆる、１ｎ−ｓ
ｉｔｕにおこなわれることが望ましい。連続的に作業を
おこなうことによって、不純物領域６と非晶質珪素膜８
の界面の清浄度が保たれるからである。このようにして
第１図（Ｃ）を得た。

このようにして形成した素子にイオンを打ち込んだ。−
射的に、打ち込むべきイオンとしては、半導体中に残存
した際、半導体の物性に悪影響を与えないものが望まし
い。例えば、この例では、シリコンや水素が望ましい。

これらは、もともと、非晶質珪素膜８に含まれているか
らである。イオンの打ち込みのエネルギーは非晶質珪素
膜８の厚さによって決定され、本実施例では打ち込んだ
イオンが下地の非晶質珪素膜６や７の深部にまで到達し
ない程度が望ましい。しかしながら、後の再結晶過程に
おいて、非晶質珪素膜６や７の再結晶化をも抑制すべき
場合にはイオンが非晶質珪素膜６や７の深部にまで到達
する必要がある。

最後に素子は水素気流中もしくは真空中、４５０〜６０
０°Ｃてアニールされ、非晶質珪素膜８を再結晶化する
。この際には、まず、イオンによるダメージの無い非晶
質珪素膜６において結晶核か発生し、それかチャネル領
域１０にむかって成長した。このように成長した多結晶
珪素はキャリヤーの移動度が大きく、ゆえに素子（ＴＰ
Ｔ）の高速動作か可能である。以上のようにして、ゲイ
ト１３、ソース１２、チャネル領域１０、ドレイン１１
およびゲイト絶縁膜３を有するＴＰＴが作製できた。

本実施例において、第１図（ａ）の状態における非晶質
珪素膜２と５は不純物をほとんど含まない、いわゆる真
性の非晶質半導体である。しだかって、抵抗率が非常に
高く、ゲイト電極１３は不純物の添加された部分のみで
あると考えられる。

もし、非晶質珪素膜２が後に不純物が添加されて形成さ
れるゲイト電極１３と同一導電型の半導体であれば実質
的にゲイト電極は不純物領域６とその側周辺に拡がり、
ゲイト電極とソース、ドレイン電極（領域）の重なり部
分が大きくなってしまう。このことは素子の高速動作を
妨げる。しかしながら、非晶質珪素膜２がゲイト電極１
３と逆の導電型を有するものであれば不純物を含む半導
体とすることも可能である。その際にはゲイト電極１３
とその周辺の逆の導電型を有する半導体領域との界面に
ｐｎ接合ができ、電気的に分離されるからである。

本実施例では、上述したように素子の分離とチャネル領
域の形成という２つの目的のために２枚のマスクを必要
とした。この方法によって通常得られる素子の構造の例
を第５図（ａ）に示す。第１のＴＦＴ４５のソース４７
、ゲイト４８、ドレイン４９、第２のＴＰＴ４６のソー
ス５１、ゲイト５２、ドレイン５３の導電型はｎ＋であ
り、半導体層５０の導電型はｐ−である。第１のＴＦＴ
４５と第２のＴＦＴ４６は半導体層５０を介してつなが
っているか、半導体層５０の導電型か第１のＴＰＴのソ
ース４７およびドレイン４９、第２のＴＦＴのソース５
１およびドレイン５３と逆の導電型であるため、第１お
よび第２のＴＰＴは、これらの電極（領域）と半導体層
５０との界面に生じるｐｎ接合によって電気的に分離さ
れる。上の例で、各ＴＰＴの電極（領域）の導電型をｐ
＋、半導体層５０の導電型をｎ−とじても同じである。

もちろん、より素子間の分離を確実にするためにさらに
もう１枚マスクを用いて、第１および第２のＴＰＴの間
の半導体層５０を除去してもよい。その場合には全部で
３枚のマスクか必要となる。また、基板と第３の層が透
明で第１の層か不透明なものならば、素子にフォトレジ
ストを塗布したのち基板の裏面から光を入射せしめて、
第１の層をフォトマスクとして、素子間の分離領域のみ
を感光させ、素子間の分離領域に存在する半導体層５０
を選択的に除去することも可能である。

この場合には光の透過性が問題となり、第３の層の材料
は第１の層の材料よりもエネルギーバンドギャップの大
きいもの、例えば、炭化珪素か必要である。この場合、
炭化珪素は炭素と珪素の比率がノンストイキオメトリ−
であっても構わない。

この場合には２枚のマスクが必要である。

さらに、同様な手法によってチャネル領域にたけ不純物
添加をおこない、素子間の分離領域を除去することも可
能である。例えば第５図（ａ）においてソース、ドレイ
ン電極４７．４９が光に対して全く不透明な金属材料、
ゲイト４８か赤外光を透過する珪素、半導体層５０が青
色光をも透過する炭化珪素であるとする。半導体層５０
は不純物を含まない真正半導体であるとする。最初、素
子に青色に感光するフォトレジストを塗布し、基板の裏
面から青色光を照射すると、ソース、ドレイン電極４７
．４９およびゲイ）・４８は青色光を透過しないので、
それらの上のフォトレジスト感光せず、素子間の分離領
域の半導体層５０の上のフォトレジストのみ感光して、
これによって該部分を選択的に除去できる。さらに、素
子に赤外光に感光するフォトレジストを塗布し、やはり
基板の裏面から赤外光を照射すると、ソース、ドレイン
電極４７、４９は赤外光を透過しないが、半導体層５０
およびゲイト４８は赤外光を透過するので、チャネル領
域上方のフォトレジストのみが感光する。これによって
チャネル領域にのみ選択的に不純物を添加できる。この
場合にも２枚のマスクが必要である。

しかしなから、マスクを１枚しか用いないで、上記２つ
の目的を同時に達成することも可能である。その例を第
５図（ｂ）に示す。第１のＴＦＴ５４のソース５６、ゲ
イト５７、ドレイン５８、第２のＴＦＴ５５のソース６
１、ゲイＩ・６２、ドレイン６３の導電型はｎ＋であり
、上方の半導体層６０の導電型はｐ−であり、下方の半
導体領域５９は接地されているか、電気的に中性であり
、その導電型はｎ＋である。第１のＴＦＴ５４と第２の
ＴＦＴ５５は上方の半導体層６０および下方の半導体領
域５９を介してつながっている。下方の半導体領域５９
には外部から電界が印加されることはないので上方の半
導体層６０に関しては上記の議論がそのまま当てはまる
。下方の半導体領域５９に関しても本実施例では隣接す
る半導体領域は高抵抗半導体であり、また、」二連のよ
うにこの部分を不純物を添加した半導体で構成したとし
ても、その導電型はゲイト電極５７および６２と逆のｐ
−であるから、やはり半導体領域５ｏの界面に生じるｐ
ｎ接合によって電気的に分離される。

上の例で、各ＴＰＴの電極（領域）の導電型をｐ＋、半
導体層５０の導電型をｎ−としても同じことがいえる。

また、上述したような基板の裏面から光を入射させる方
法によって、素子間分離している上方の半導体層６０お
よび下方の半導体領域５９を選択的に除去することも可
能である。しかし、そのためには各ＴＰＴのチャネル領
域が露光する光の波長と同程度か小さく、素子間分離部
分５９がチャネル領域より十分広く、かつ、半導体領域
５７、５９、および６２と半導体層６０が透光性を有し
、ソース、ドレイン電極（領域）５６．５８．６１およ
び６３が透光性を有しないことが必要である。この条件
か満たされるとき、裏面から光を入射させることによっ
て、チャネル領域上方への光の透過は、その領域が光の
波長と同程度か小さいため、領域５９の上方に比べて小
さく、その差を利用して、領域５９の上方のフォトレジ
ストのみを感光させ、これによって２つのＴＦＴ５４と
５５を完全に分離することもできる。この工程において
マスクは１枚で十分である。

本実施例では導電材料は全て半導体を用いて作製された
か、第１図の被膜５に関しては金属でもよい。また、半
導体材料であっても、非晶質ではない多結晶のものある
いは単結晶のものを用いてもよい。さらに、本実施例で
は絶＠層として酸化珪素と窒化珪素が用いられたか、他
の材料、例えば酸化アルミニウムや酸化タンタル等でも
構わないことは明らかである。また、本実施例に示され
た製造工程の前後に他の工程を付は加えることは本発明
をより効果的に実施するうえで有効である。

例えば、第１図（ａ）において第１の層（非晶質珪素膜
２）を形成する前に、窒化珪素膜を形成することは、基
板からナトリウム等の半導体に劣化をもたらす有害な元
素が基板から第１の層に侵入することを防ぐ。同様に第
３の層（非晶質珪素膜８）の形成後、窒化珪素膜を形成
することは、素子上面からの汚染物質の侵入を防ぐ。こ
れらの保護膜は窒化珪素に限らず、例えば、リンガラス
や硼素ガラス、リン硼素ガラス等であってもよい。

また、第３の層上にこのような保護膜を形成するにあた
っては、それは第３の層の再結晶化の前であっても後で
あってもよい。再結晶プロセスか成膜と連続して１ｎ−
ｓｉｔｕでおこなわれるのであれば、再結晶工程の後で
保護膜が形成されたとしても、外部からの汚染は少ない
。そうでなければ再結晶工程の前に、第３の層の形成直
後に１ｎ−ｓｉｔｕで保護膜の形成がおこなわれること
が望ましい。もちろん、全ての作業が十分清浄な環境で
おこなわれるのであれば、再結晶工程かｉｎ−ｓｉｔｕ
でおこなわれず、再結晶工程の後で保護膜が形成されて
もよい。これらの順番は製造工程やコスト、歩留まり等
によって決定されるべき事柄である。

第１図で示される本実施例においては、窒化珪素膜３が
第１の層と第２の層および第３の層の間に残存している
。このため、特に基板と第１の層との間に保護膜を設け
なくともＴＰＴのチャネル領域に基板から汚染物質が侵
入することはない。

しかしながら、第１の層は基板からの汚染物質の侵入に
よって特性か劣化することが考えられる。

その際には、不純物ドープされた部分以外も高い導電性
を示し、実質的にゲイト電極が設計されたものより広い
ものとしてふるまう。したがって、ゲイト電極とソース
、ドレイン電極（領域）との重なりが大きくなり、ＴＰ
Ｔの動作速度の低下をもたらす。それゆえ基板と第の層
の間に窒化珪素等の保護膜が存在することも、場合によ
っては必要である。

本実施例においては半導体の導電型については特に限定
しない。ｐ型、ｎ型いずれの導電型でも可能である。し
かしながら、この実施例においてはゲイト電極の導電型
とソース、ドレイン電極（領域）の導電型が同一なもの
になることに注目すべきである。次の実施例２ではゲイ
ト電極の導電型とソース、ドレイン電極（領域）の導電
型が逆となる例を示す。

「実施例２ｊ第２図に基づいて本実施例を説明する。まず第２図（ａ
）に示されるように、基板１９上に真正の非晶質珪素膜
１８と窒化珪素膜エフ、酸化珪素膜１６、不純物のドー
プされた非晶質珪素膜１５および窒化珪素膜１４が堆積
された。ここで、不純物のドープされた非晶質珪素膜１
５の導電型はｎ型とすることもｐ型とすることも可能で
ある。

また、非晶質珪素のかわりに、多結晶珪素や非晶質珪素
ゲルマニウム合金、非晶質炭化珪素、もしくはそれらの
多結晶材料を用いてもよい。また、窒化珪素膜１４のか
わりにモリブデンやタングステン等の金属、もしくはそ
れらの炭化物、珪化物を用いてもよい。これらの金属導
電性を示す材料を用いることは半導体電極の抵抗を減ら
す効果を有する。この膜の目的は、後の不純物ドープの
工程において、非晶質珪素膜１５に侵入する不純物の量
を極力押さえて、非晶質珪素膜１５の半導体物性を保持
するためのものである。したがって、不純物ドープの工
程が終了したのちには、本実施例のように、非晶質珪素
膜１５上に残っていても、また、除去されても構わない
。したがって、イオン打ち込み等の方法で不純物ドープ
をおこなう場合には、この膜としては十分厚いフォトレ
ジスト等の有機材料であっても構わない。

次にマスクを用いて酸化珪素膜１６、不純物のドープさ
れた非晶質珪素膜１５および窒化珪素膜１４を選択的に
除去し、非晶質珪素膜１８に選択的に不純物ドープをお
こなって第２図（ｂ）を得る。不純物ドープの方法とし
ては熱拡散法であっても、また、イオン打ち込み法であ
っても構わない。この工程で不純物領域２１および２２
と不純物領域２０を得る。これらの不純物領域の導電型
は、互いに異なることか可能であることに注目すべきで
ある。もちろん同じにすることも可能である。例えば、
ゲイト電極とソース、ドレイン電極（領域）の導電型は
同じても不純物濃度や不純物の種類を違える必要がある
場合にはこの実施例で示した方法、すなわち膜１４を選
択的ドーピングのマスクとして用いる方法を採用するこ
とができる。

さらに、非晶質珪素膜２３を成膜して第２図（Ｃ）を得
る。その後、熱アニール等を施して非晶質珪素膜の再結
晶化をおこなうことは実施例１の場合と同様である。

「実施例３ｊ本発明を用いた論理素子の例を、第３図を用いて示す。

基板３１上に真正の非晶質珪素膜２９と窒化珪素膜２８
、酸化珪素膜２７を堆積し、マスクを用いて酸化珪素膜
２７および窒化珪素膜２８の一部を除去した。この段階
で酸化珪素膜２７および窒化珪素膜２８の除去される部
分は、例えば、第３図（ｂ）に点線で囲まれる部分３５
である。さらに、真性の非晶質珪素膜を堆積し、マスク
を用いて酸化珪素膜２７および後に２５および２６で示
される真性の非晶質珪素膜の一部を除去した。この段階
でこれらの膜の除去される部分は、ゲイト電極の直上の
部分であり、第３図（ｂ）から明らかなようにこのとき
除去される部分と、先に除去される部分３５は重なって
いる部分かある。この後、イオン打ち込み法によって、
不純物を添加し、不純物領域２５．２６および３０を形
成した。

このときこれらの不純物領域の導電型は全て同一である
。最後に非晶質珪素膜２４を形成し、第３図（ａ）に示
されるＴＰＴを得た。このＴＰＴは第１図で示されるも
のと、構造かよく似ているが第３図（ｂ）で示される点
線の部分３５において、ゲイト電極とソース電極（領域
）が直接コンタクトしている。この構造は、インバータ
ー回路といわれ、半導体論理回路には必要な回路である
。

本発明によって、インバーター回路か容易に作製できる
ことを示した。第３図（ｂ）は本実施例によるインバー
ター回路を上から見たものであり、領域３３．３４はソ
ース、ドレイン電極（領域）であり、領域３２はゲイト
電極である。第３図（ａ）は第３図（ｂ）中の破線ＡＡ
″で切断したものの断面を示す。

「実施例４ｊ本発明によるＴＰＴの作製例を第４図を用いて説明する
。第４図（ａ）に示されるように、基板３９上に真性の
非晶質珪素膜３８と窒化珪素膜３７、金属膜３６を堆積
した。これをマスクを用いて窒化珪素膜３７と金属膜３
６を選択的に除去し、イオン打ち込み等の方法によって
、非晶質珪素膜３８に不純物を添加し、不純物領域４１
および金属電極領域４０および４２を得た。このように
して第４図（ｂ）が得られた。

さらに、不純物領域４１の表面に絶縁層を形成した。こ
のときには金属電極４０および４２の側面に絶縁膜が形
成されないような方法を採用しなければならない。した
がって、極めてステップカバレージの良い気相成長法等
は適さない。この形成方法としては様々な方法か考えら
れる。金属膜３６が金、白金、銀等の耐酸化性を有する
材料であれば、酸化雰囲気中で、高温に保持することに
よって不純物領域４１の表面にのみ酸化珪素の膜が形成
される。この方法は酸化されやすい金属材料には使えな
い。しかし、その金属材料か還元されやすい材料であれ
ば、最初、全体を酸化したのち、水素や一酸化炭素等に
よって金属酸化物を還元することによって、不純物領域
４１の表面にのみ酸化珪素膜４４を形成することができ
る。

また、例えばチタン、ニオブのように窒化物が導伝性を
示す材料においては、素子をアンモニアやヒドラジンの
雰囲気に置いて加熱することによって、電極の表面には
導電性の窒化チタンが得られ、不純物領域表面には絶縁
性の窒化珪素が得られる。亜鉛やスズ等の酸化物が導電
性を示す金属が電極の場合には、素子を酸化性の気体中
で加熱することによって同様の効果が得られる。すなわ
ち、不純物領域４１の表面には酸化珪素膜４４が成長し
、電極４０および４２の表面には導電性酸化物の膜が形
成される。

アルミニウムのように酸化されやすく還元されにくい材
料であって、酸化物も窒化物も絶縁体である材料の場合
には以上の方法を適用することは困難である。その場合
には、十分低い圧力下の気相成長法、例えば、プラズマ
化学気相成長法や光化学気相成長法、あるいは、十分、
圧力の低い状態でのスパッタリング法や真空蒸着法（分
子線エピタキシャル成長法を含む）等によって絶縁膜を
堆積する方法が適している。もしくは、十分低い圧力下
で、酸素や窒素酸化物等の酸化性気体を、分子線状に素
子表面に照射することによって、不純物領域４１の表面
にのみ酸化反応を生じせしめて、絶縁層４４を形成する
こともできる。同様なことは酸化アンチモン等の、いわ
ゆる、固体酸素源を加熱蒸発させて、それを素子表面に
照射することによっても達成される。酸化性の気体の代
わりにアンモニアやヒドラジンを用いた場合には窒化反
応がおこり、極めて薄い窒化珪素膜が形成される。以上
の手法においては酸化もしくは窒化反応を促進させるた
め、素子を加熱したり、紫外線等の光を照射することは
有効である。

このような方法によって絶縁膜４４か形成できた。この
膜は１種類の材料だけからできていても、また、複数の
材料の組み合わせであってもよい。

例えば、酸化珪素膜と窒化珪素膜の複合膜はゲイト絶縁
膜として優れた特性を示す。

その後、非晶質珪素膜４３を形成した。必要があれば、
再結晶化をおこなうがそれは実施例１乃至３で示された
方法をとればよい。

本実施例では電極４０および４２は金属であるが、これ
は半導体材料であっても、何ら差し支えない。例えば、
これらが半導体ダイヤモンドであれば、絶縁膜４４を形
成するには素子を酸化雰囲気中に保持するだけでよい。

例えば、６００°Ｃで酸化をおこなう場合には、ダイヤ
モンドはこの温度ではほとんど酸化されず、仮に酸化さ
れたとしても酸化物は二酸化炭素として表面から離脱す
るため、ダイヤモンド表面が絶縁物で覆われることがな
い。その間に不純物領域４１の表面は酸化珪素膜４４で
覆われる。

また、電極４０および４２が酸化スズや酸化インジウム
、酸化亜鉛等の酸化物であるばあいには、素子を酸化性
気体中に保持して酸化をおこなっても、電極では酸化が
ほとんどおこらず、仮に酸化があったとしても、電極の
表面の特性はほとんど変化しない。他の導伝性酸化物材
料でも同様のことかおこる。

「実施例５ｊ本発明を用いた、相補型電界効果型素子の作成例を示す
。素子の作成は実施例２に記述されている方法を用いた
。得られた素子を第６図（ａ）に示す。図において、第
１のＴＰＴ　（ｐチャネルＴＦＴ）６４のソース６６お
よびドルイン６９の導電型はｐ＋で、チャネル領域６７
の導電型はｎ−、ゲイト６８の導電型はｎ＋である。ゲ
イト６８に隣接する半導体領域の導電型はｐ−である。

第２のＴＰＴ　（ｎチャネルＴＦＴ）６５のソース７４
およびドレイン７６の導電型はｎ＋で、チャネル領域７
７の導電型はｐ−、ゲイト７５の導電型はｐ＋である。

ゲイト７５に隣接する半導体層の導電型はｎ−である。

図かられかるように第１および第２のＴＰＴは半導体層
７１（ｎ−）、半導体領域７０（ｎ″’）、７２（ｐ”
）および７３（ｐ−）によってつながっているが、これ
らの層や領域間にはｐｎ接合が生じるため素子の分離が
できる。

この素子は従来の半導体基板もしくは絶縁対基板上に形
成された半導体薄膜上に作成される相補型電界効果型素
子に比べて少ない工程て作製することができる。すなわ
ち、従来は、相補型電界効果型素子部分の分離とｎウェ
ル（もしくはｐウェル）の形成、さらにソース、ドレイ
ン領域の形成というように、少なくとも３枚のマスクを
必要としていた。さらに本実施例のように各ゲイト電極
の導電型を各チャネル領域と同一なものとするためには
、さらに１枚マスクか必要であった。しかしながら、本
実施例では、相補型電界効果型素子部分の分離と不純物
領域（６８，７０，７４および７６）の形成のための２
枚のマスクで十分てあり、実施例１で示した技術を用い
れば素子間を完全に分離するのに１枚のマスクで十分で
ある。

第６図（ａ）に示される素子をさらに集積化すると第６
図（ｂ）に示される素子が得られる。

図において第１のＴＰＴ　（ｐチャネルＴＰＴ）８４の
ソース７８およびドレイン８０の導電型はｐ＋で、ゲイ
ト７９の導電型はｎ＋である。ゲイ　　　　　１〜７つ
に隣接する半導体領域の導電型はｐ−である。第２のＴ
ＰＴ（ｎチャネルＴＰＴ）８５のソース８１およびドレ
イン８３の導電型はｎ＋で、ゲイＩ・８２の導電型はｐ
＋である。ゲイＩ・８２に隣接する半導体層の導電型は
ｎ−である。図かられかるように第１および第２のＴＰ
Ｔの間には半導体領域かないため、素子の分離の信頼性
は第６図（ａ）に示されるものより劣るか、集積度は高
まっている。素子間の分離をより確実に行うためには第
１のＴＰＴのドレイン８０と第２のＴＰＴのソースを接
地して用いるとよい。

以上の素子では第２のＴＦＴ６５および８５においては
チャネル領域が基板直上にあるため、基板からの汚染を
受けやすい。そのため、基板と半導体層の間に保護膜を
設ける必要のある場合がある。

〔効果〕

以上の実施例で明らかになったように本発明によって極
めて高品質のＴＰＴか得られる。本実施例では第１の層
の半導体としては非晶質珪素膜が使用されたか、これは
多結晶珪素膜であっても単結晶珪素膜であってもよいし
、ゲルマニウムやダイヤモンド等の半導体材料、もしく
は、ゲルマニウム珪素合金や炭化珪素、砒化ガリウム、
燐化ガリウム等の化合物半導体であってもよい。非晶質
もしくは多結晶炭化珪素および非晶質もしくは多結晶ゲ
ルマニウム珪素合金においては、炭素と珪素の比率を適
当に変化させて、その物性を変えることか可能であるた
め、例えば、第１および第３の層にエネルギーバンドギ
ャップの大きい化学式ａ　　Ｓｉｏ、５Ｃｏ２：Ｈて表
される物質を用い、第２の層はエネルギーバンドギャッ
プの小さい化学式ａ−３ｉ：Ｈで表される物質を用いる
ことによって、透明な基板の裏面から光を入射し、パタ
ーン化された第２の層をフォトマスクとして使用するこ
とによって、後の工程をおこなうことも可能である。こ
の方法によって、例えば、第２の層およびゲイ）・絶縁
層の上にある第３の層のうち、第２の層の上に存在する
ものだけを選択的に除去することができる。この工程に
はマスクは不要である。

また、実施例では第１の層と第２の層の間には最初から
絶縁層が設けられていたか、この層は必ずしも必要なも
のではない。さらに第２の層の材料としては、実施例に
示したように半導体もしくは金属等の様々な材料を用い
ることができる。

本発明の特徴としては、自己整合的にゲイト電極を形成
できるのて、マスクの枚数を減らすことができ、ゲイト
電極とソース、ドレイン電極（領域）の重なりが少なく
、高速動作が可能であること、および、チャネル領域を
形成する半導体層（第３の層）を第１および第２の層、
ゲイト絶縁層の形成の後に形成するため、これらの工程
によるダメージがないことかあげられる。付加的な効果
として、第３の層の再結晶化をおこなう場合には明細書
本文中、あるいは実施例中に示したように、高移動度の
多結晶半導体層が得られることかあげられる。以」二の
効果は従来の技術でも一部は得られたものであるか、こ
れらの効果を同時に得る技術はなかった。したかって、
本発明は工業上有益な発明であると信する。

【図面の簡単な説明】

第１図は実施例１の作製工程を示す。第２図は実施例２の作製工程を示す第３図は実施例３の構造を示す。第４図は実施例４の作製工程を示す。第５図は実施例１の応用例を示す。第６図は実施例５の構造を示す。１．１９．３１，３９・・・基板２．１８．２９．３８．４３・・・非晶質珪素膜３．１
７．１４．２８．３７・・・窒化珪素膜４．１６．２７
．４４・・・酸化珪素膜５・・・非晶質珪素膜６．７．１５．２５．２６．３０．４１．６８．７０．
７４．７６・・・不純物領域８．２３．２４・・・非晶質珪素膜９・・・多結晶珪素半導体層１０．６７・・・チャネル形成領域１１　・・・ドレイン１２・・・ソース１３・・・ゲイト４７．５１．５４．６１．３３．６６．７４．７８．８
１・・・ソース４８．５２．５７．６２．３２．６８．７５．７９．８
２・・・ゲイト４９．５３．５８．６３．３４．６９．７６．８０．８
３・・・ドレイン５０．６０．７１・・・半導体層５９．７０・・・半導体領域３６・・・金属膜４０．４２・・・金属電極領域４４・・・絶縁層

Claims

【特許請求の範囲】１、基板上に、選択的に不純物が添加された領域を有す
る半導体の層と、前記半導体層の上にあり、前記半導体
層の不純物が添加された領域の両端がその両端とほぼ一
致する半導体からなるチャネル領域を有する半導体もし
くは金属からなる層を有する薄膜型電界効果型半導体素
子を少なくとも１つ有する半導体装置。２、第１の層および第２の層のチャネル領域が、非単結
晶珪素半導体を主成分とする材料からなることを特徴と
する特許請求の範囲第１の半導体装置。３、基板上に高抵抗半導体からなる第１の層を形成する
工程と、半導体もしくは金属からなる第２の層を形成す
る工程と、第２の層を選択的に除去する工程と、残置す
る第２の層をマスクとして第１の層に選択的に不純物を
拡散せしめる工程と、その後、高抵抗半導体からなる第
３の層を形成する工程を有する半導体装置の作製方法。４、基板上に高抵抗半導体からなる第１の層を形成する
工程と、半導体もしくは金属からなる第２の層を形成す
る工程と、第２の層を選択的に除去する工程と、残置す
る第２の層をマスクとして第１の層に選択的に不純物を
拡散せしめる工程と、高抵抗非晶質半導体からなる第３
の層を形成する工程と、第３の層に加速したイオンを打
ち込み、その後もしくは同時に、熱的に結晶を成長させ
る工程とを有する半導体装置の作製方法。