JPH04205359A - Program rom erroneous packaging detecting system and program rom function switching system - Google Patents

Program rom erroneous packaging detecting system and program rom function switching system

Info

Publication number
JPH04205359A
JPH04205359A JP2333778A JP33377890A JPH04205359A JP H04205359 A JPH04205359 A JP H04205359A JP 2333778 A JP2333778 A JP 2333778A JP 33377890 A JP33377890 A JP 33377890A JP H04205359 A JPH04205359 A JP H04205359A
Authority
JP
Japan
Prior art keywords
program
program rom
microprocessor
data bus
start address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2333778A
Other languages
Japanese (ja)
Inventor
Koji Takemura
竹村 康志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
PFU Ltd
Original Assignee
PFU Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by PFU Ltd filed Critical PFU Ltd
Priority to JP2333778A priority Critical patent/JPH04205359A/en
Publication of JPH04205359A publication Critical patent/JPH04205359A/en
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

PURPOSE:To automatically detect an erroneous packaging state by writing an instruction which executes prescribed alarm processing on an area starting with a fetched erroneous start address when a program ROE is packaged erroneously. CONSTITUTION:When the program ROMs 12, 13 are packaged at reverse positions, (0406h) is fetched from the area (1) of a fixed address as a start address after reset, and a microprocessor 11 starts the processing from that address. Therefore, the operand and data of a control program to inform the reverse packaging of the program ROMs 12, 13 to the outside are written on an area (2) starting from (0406h). Also, when the instruction to instruct, for example, the lighting of a lamp is used as the operand, the reverse packaging of the program ROMs 12, 13 can be informed to the outside by putting on the lamp. In such a way, the erroneous packaging can be automatically detected.

Description

【発明の詳細な説明】 [概 要] マイクロプロセッサに対するプログラムROMの実装誤
りを検出するプログラムROM誤実装検出方式に関し、 複数のプログラムROMが正規の位置に実装されなかっ
たことを自動的に検出することができることを目的とし
、 所定のデータバス幅をもつマイクロプロセッサに、それ
より小さいデータバス幅をもつ複数のプログラムROM
を並列に接続し、かつ各プログラムROMの実装位置が
データバスに対して予め決められ、それらを組み合わせ
て該マイクロプロセッサにスタートアドレスを供給する
システムにおいて、前記各プログラムROMの実装位置
が正規でないときに、前記マイクロプロセッサにフェッ
チされる誤ったスタートアドレスに対応する領域に、所
定のアラーム処理を実行する命令が書き込まれたプログ
ラムROMを備えて構成する。
[Detailed Description of the Invention] [Summary] Regarding a program ROM erroneous mounting detection method for detecting a mounting error of a program ROM in a microprocessor, it automatically detects that a plurality of program ROMs are not mounted in the correct position. A microprocessor with a predetermined data bus width is connected to multiple program ROMs with a smaller data bus width.
In a system in which the program ROMs are connected in parallel, and the mounting position of each program ROM is determined in advance with respect to the data bus, and a start address is supplied to the microprocessor by combining them, when the mounting position of each program ROM is not normal. A program ROM in which instructions for executing predetermined alarm processing are written is provided in an area corresponding to an erroneous start address fetched by the microprocessor.

〔産業上の利用分野〕[Industrial application field]

請求項1に記載の発明は、マイクロプロセッサに対する
プログラムROMの実装誤りを検出するプログラムRO
M誤実装検出方式に関する。
The invention according to claim 1 provides a program RO for detecting a mounting error of a program ROM in a microprocessor.
This article relates to a method for detecting M incorrect mounting.

請求項2に記載の発明は、複数のプログラムR0Mの実
装位置に応して供給されるデータの組み合わせを機能選
択に用いるプログラムROM機能切り替え方式に関する
The invention according to claim 2 relates to a program ROM function switching method that uses a combination of data supplied according to the mounting position of a plurality of programs R0M for function selection.

〔従来の技術〕[Conventional technology]

所定のデータバス幅aをもつマイクロプロセッサに、そ
れより小さいデータバス幅すをもつ複数n(a=nb)
のプログラムROMを並列に接続し、それらを併せたデ
ータバス幅aでプログラムおよびデータを供給するシス
テムでは、複数のプログラムROMはマイクロプロセッ
サに対して実装位置が指定される。
A microprocessor with a predetermined data bus width a has a plurality of microprocessors with a smaller data bus width n (a=nb)
In a system in which program ROMs are connected in parallel and programs and data are supplied by a data bus width a, the mounting positions of the plurality of program ROMs are specified for the microprocessor.

第3図は、2つのプログラムROMに対応するシステム
構成を示す図である。
FIG. 3 is a diagram showing a system configuration corresponding to two program ROMs.

図において、データバス幅2aをもつマイクロプロセッ
サ31と、それぞれデータバス幅aをもつ2つのプログ
ラムROM32.33は、データバス34およびアドレ
スバス35を介して接続される。ここで、各プログラム
ROM32.33は、マイクロプロセッサ31に対して
上位および下位の位置関係を有する。また、各プログラ
ムROM32.33には、マイクロプロセッサ31のリ
セット時のスタートアドレスのうち、それぞれ上位側「
A」および下位側r13Jが、固定アドレス「0」の各
スタートアドレス格納領域に保持されている。
In the figure, a microprocessor 31 having a data bus width 2a and two program ROMs 32 and 33 each having a data bus width a are connected via a data bus 34 and an address bus 35. Here, each program ROM 32, 33 has an upper and lower positional relationship with respect to the microprocessor 31. In addition, each program ROM 32, 33 contains the upper side of the start address when the microprocessor 31 is reset.
A'' and lower side r13J are held in each start address storage area of fixed address ``0''.

マイクロプロセッサ31は、電源投入その他によるリセ
ットが実行された後に、データバス34を介してプログ
ラムROM32.33のスタートアドレス格納領域から
スタートアドレス(AB番地)をフェッチし、そのスタ
ートアドレスからプログラムあるいはデータを次々とフ
ェッチしながら処理を実行していく。
After the microprocessor 31 is reset by power-on or other means, the microprocessor 31 fetches a start address (address AB) from the start address storage area of the program ROM 32, 33 via the data bus 34, and starts the program or data from that start address. Processing is executed while fetching one after another.

〔発明が解決しようとする課B] ところで、プログラムROM32.33の上位下位の位
置関係は、プリント基板上への実装位置によって決定さ
れる。したがって、誤って逆に実装されることも皆無で
はなく、その場合にはマイクロプロセッサ31はスター
トアドレスとしてBA番地をフェッチしてしまい、プロ
グラムの暴走その他の異常を発生させることがあった。
[Problem B to be Solved by the Invention] By the way, the upper and lower positional relationship of the program ROMs 32 and 33 is determined by the mounting position on the printed circuit board. Therefore, it is not uncommon for the microprocessor 31 to be incorrectly implemented in the opposite manner, in which case the microprocessor 31 would fetch the BA address as the start address, which could cause the program to run out of control or cause other abnormalities.

また、第3図に示す構成において、プログラムの実行モ
ードを切り替えるには、外部スイッチその他のハードウ
ェアを用いる必要があった。
Furthermore, in the configuration shown in FIG. 3, it was necessary to use an external switch or other hardware to switch the execution mode of the program.

本発明は、複数のプログラムROMが正規の位置に実装
されなかったことを自動的に検出することができるプロ
グラムROM誤実装検出方式、および容易に実行機能を
切り替えることができるプログラムROM機能切り替え
方式を提供することを目的とする。
The present invention provides a program ROM erroneous mounting detection method that can automatically detect that a plurality of program ROMs are not installed in the correct position, and a program ROM function switching method that can easily switch execution functions. The purpose is to provide.

〔課題を解決するための手段〕[Means to solve the problem]

請求項1に記載の発明は、所定のデータバス幅をもつマ
イクロプロセッサに、それより小さいデータバス幅をも
つ複数のプログラムROMを並列に接続し、かつ各プロ
グラムROMの実装位置がデータバスに対して予め決め
られ、それらを組み合わせて該マイクロプロセッサにス
タートアドレスを供給するシステムにおいて、前記各プ
ログラJ、ROMの実装位置が正規でないときに、前記
マイクロプロセンサにフェッチされる誤ったスタートア
ドレスに対応づ−る領域に、所定のアラーム処理を実行
する命令が書き込まれたプログラムROMを備えたこと
を特徴とする 請求項21、こ記載の発明は、所定のデータバス幅をも
つマイクロプロセッサに、それより小さいデータバス幅
をもつ複数のプログラムROMを並列に接続(7、か一
つ各プログラムROMの実装位置がデータバスに対して
予め決められ、それらヲ組み合わせて該マイクロプロセ
ッサにスタートアドレスを供給するシステムQこおいて
、前記各プログラムROMの実装位置に応して前記マイ
クロプロセッサに)lノチされる各スタートアドレスに
対応する領域に、それぞれ所定の機能を実行する命令が
書き込まれたブ11グラムROMを備えたことを特徴と
する。
The invention according to claim 1 provides a microprocessor having a predetermined data bus width, in which a plurality of program ROMs having a smaller data bus width are connected in parallel, and each program ROM is mounted at a position relative to the data bus. In a system for supplying a start address to the microprocessor by combining them and determining the start address in advance, the system corresponds to an incorrect start address fetched by the microprocessor sensor when the mounting positions of the respective programs J and ROM are not normal. Claim 21, characterized in that a program ROM in which an instruction for executing a predetermined alarm process is written is provided in a region of the data bus. A plurality of program ROMs having a smaller data bus width are connected in parallel (7) The mounting position of each program ROM is determined in advance with respect to the data bus, and these are combined to supply a start address to the microprocessor. In the system Q, instructions for executing predetermined functions are written in areas corresponding to respective start addresses that are notched by the microprocessor in accordance with the mounting positions of the respective program ROMs. It is characterized by being equipped with a ROM.

〔作 用〕[For production]

請求項1に記載の発明は、プログラムROMの誤実装時
にフェッチされる誤ったスタートアドレスで始まる領域
に、あらかじめ所定のアラーム処理を実行する命令を書
き込んでおくことにより、自動的に誤実装状態を検出す
ることができる。さらに、マイクロプロセッサの動作が
保証されるので、暴走の発生を阻止することができる。
The invention according to claim 1 automatically corrects the erroneous mounting state by writing in advance a command to execute a predetermined alarm process in an area starting with an incorrect start address that is fetched when the program ROM is erroneously mounted. can be detected. Furthermore, since the operation of the microprocessor is guaranteed, runaway can be prevented from occurring.

請求項2に記載の発明は、プログラムROMの各実装位
置に応じてマイクロプロセッサにフェッチされるスター
トアドレスで始まる領域に、それぞれ対応する機能を実
現するプログラムおよびデータを書き込んでおくだけで
、特別なハードウェアを備えることなく複数の機能を切
り替えることができる。
The invention according to claim 2 provides a special program by simply writing a program and data for realizing the corresponding functions into an area starting from a start address that is fetched by the microprocessor according to each mounting position of the program ROM. You can switch between multiple functions without any hardware.

〔実施例コ 以下、同面に基づいて本発明の実施例について詳細に説
明する。
[Embodiments] Hereinafter, embodiments of the present invention will be described in detail based on the same drawings.

第1図は、本発明の第一実施例を説明する図である。な
お、本実施例は2つのプログラムROMの誤実装を検出
する例である。
FIG. 1 is a diagram illustrating a first embodiment of the present invention. Note that this embodiment is an example in which incorrect mounting of two program ROMs is detected.

図において1、マイクロプロセッサ11ば16ビツトの
データバス幅を有し、プログラムROM (例えばEE
PROM)12.13はそれぞれ8ビットのデータバス
幅を有し、データバス14およびアi・レスハス15を
介し7て接続される。なお、各プログラムROM12.
13は、マイクロプロセッサ11に対して上位および下
位の位置関係を有する。
In the figure, the microprocessor 11 has a data bus width of 16 bits and has a program ROM (for example, EE
The PROMs 12 and 13 each have a data bus width of 8 bits and are connected via a data bus 14 and an i-res bus 15. In addition, each program ROM12.
13 has an upper and lower positional relationship with respect to the microprocessor 11.

また、各プログラムROM12.13には、マイクロプ
ロセッサ11のりセフl−時のスタートアドレスr O
604,、(0000011000000100) J
のうち、それぞれ上位側r 06. (0000011
,0) Jおよび下位側’ 04 h (000001
00) 」が、固定アドレス(例えば’Oh J )の
領域■に保持されている。
In addition, each program ROM 12.13 contains a start address rO when the microprocessor 11 is running.
604,, (0000011000000100) J
Among them, the upper side r06. (0000011
, 0) J and lower side' 04 h (000001
00)'' is held in the area ■ of a fixed address (for example, 'Oh J).

ここで、プログラムROM12.13が正規の位置(プ
ログラムROM12が上位側)に実装された場合には、
す七ノド後、固定アドレスの領域■からスタートアドレ
スとして’0604b、+がフェッチされ、マイクロプ
ロセッサ11ばそのスタードアl用/スから始まる領域
■からプログラムあるいはデータを次々とフェッチし2
ながら処理を実行していく。
Here, if the program ROM 12.13 is installed in the normal position (program ROM 12 is on the upper side),
Seven nodes later, '0604b, + is fetched as the start address from the fixed address area ■, and the microprocessor 11 fetches programs or data one after another from the area ■ starting from the start address I.
The process will be executed while

一方、プログラムROM12.13が逆の位置(プロク
ラムROM12が下位側)に実装された場合には、リセ
ット後、固定アドレスの領域■がらスタートアドレスと
して’0406b」がフェッチされ、マイクロプロセッ
サ11はそのアドレスから処理を開始する。したがって
、本実施例では「0406hJから始まる領域■に、プ
ログラムROM12.13の逆実装を外部に通知するた
めの制御プログラムのオペランドおよびデータを書き込
んでおく。なお、このオペランドとして例えばランプの
点灯を指示する命令であれば、ランプの点灯により外部
にプログラムROM12.13の逆実装を通知すること
ができる。
On the other hand, if the program ROMs 12 and 13 are installed in the opposite location (the program ROM 12 is on the lower side), '0406b' is fetched as the start address from the fixed address area after reset, and the microprocessor 11 is executed at that address. Start processing from. Therefore, in this embodiment, the operands and data of the control program for notifying the outside of the reverse implementation of the program ROM 12.13 are written in the area (starting from 0406hJ).The operands of the control program are used to instruct, for example, lighting of a lamp. If the command is to do so, the reverse mounting of the program ROM 12, 13 can be notified to the outside by lighting the lamp.

このように、プログラムROM12.13の逆実装で誤
ってフェッチされるアドレスから始まる領域■に、所定
のアラーム処理を行わせる制御プログラムを設定してお
くことにより、自動的に誤実装を検出することができる
。ただし、領域■が正規のスタートアドレスに対応する
領域■の前になるように、各プログラムROM12.1
3の固定アドレスに設定されるスタートアドレスの値を
決める必要がある。
In this way, by setting a control program that performs predetermined alarm processing in the area (■) starting from the address that is erroneously fetched in reverse implementation of program ROM 12.13, incorrect implementation can be automatically detected. I can do it. However, each program ROM 12.
It is necessary to determine the value of the start address that will be set to the fixed address 3.

第2図は、本発明の第二実施例を説明する図である。な
お、本実施例は4つのプログラムROMの誤実装を検出
する例である。
FIG. 2 is a diagram illustrating a second embodiment of the present invention. Note that this embodiment is an example in which incorrect mounting of four program ROMs is detected.

図において、マイクロプロセッサ21は32ビツトのデ
ータバス幅を有し、プログラムROM22〜25はそれ
ぞれ8ビツトのデータバス幅を有し、データバス26お
よびアドレスバス27を介して接続される。なお、マイ
クロプロセッサ21に対して、プログラムROM22を
最上位とし、プログラムROM25を最下位とする位置
関係を有し、各実装位置を最上位から順にA、B、C,
Dとする。また、32ビツトのアドレスのうち、上位8
ビツトが無視され、下位24ビツトが有効となる構成と
する。(a)は、各プログラムROM22〜25が正規
の位置に実装された状態を示す。
In the figure, microprocessor 21 has a data bus width of 32 bits, and program ROMs 22-25 each have a data bus width of 8 bits, and are connected via a data bus 26 and an address bus 27. It should be noted that the program ROM 22 is located at the top and the program ROM 25 is located at the bottom with respect to the microprocessor 21, and the mounting positions are A, B, C, C, B, C, etc. in order from the top.
Let it be D. Also, of the 32-bit address, the upper 8
The configuration is such that the bits are ignored and the lower 24 bits are valid. (a) shows a state in which each of the program ROMs 22 to 25 is mounted in a regular position.

正規のプログラム、データの格納アドレスを示すスター
トアドレスを「000204h」としたときに、各プロ
グラムROM22〜25の固定アドレス「0.」の領域
には、それぞれ「06k」、’OOh」、「02.」、
「04□」が設定される。なお、プログラムROM22
に設定される最上位のスタートアドレス’06h」は無
視される。
When the start address indicating the storage address of the regular program and data is "000204h", the fixed address "0." area of each program ROM 22 to 25 has "06k", 'OOh', and "02.", respectively. ”,
"04□" is set. In addition, the program ROM22
The highest start address '06h' set in is ignored.

ここで、各プログラムROM22〜25の実装位置の組
み合わせは24通りあるが、正規の実装位置を除く23
通りの実装位置では、イレギュラなスタートアドレスが
発生する。すなわち、’06hr、「00h」、’02
h」、’04h、1の各1バイトのデータの内、上位1
バイトを無視して生成されるスタートアドレスは、最小
値でroo0204、」、最大値でr060402h」
となる範囲にあるが、その中に23個のイレギュラなス
タートアドレスが含まれる。
Here, there are 24 combinations of mounting positions for each of the program ROMs 22 to 25, and 23 combinations excluding the regular mounting positions.
Irregular start addresses will occur if the implementation position is correct. i.e. '06hr', '00h', '02
h”, '04h, and 1, each of which has 1 byte of data, the upper 1
The start address generated by ignoring the bytes has a minimum value of roo0204,'' and a maximum value of r060402h.
This range includes 23 irregular start addresses.

したがって、プログラムROM22〜25内に、23通
りの誤実装パターンに対応するアラーム処理を行うため
のイリーガル処理セクション28を設け、23個のイレ
ギュラなスタートアドレスには、それぞれ対応するイリ
ーガル処理セクション28に分岐する命令を書き込んで
おく。したがって、プログラムROM22〜25が誤実
装され、フェッチされたスタートアドレスがイレギユラ
なスタートアドレスとなった場合には、それぞれ対応す
るイリーガル処理セクション28が起動し、所定のアラ
ームを発することができる。
Therefore, an illegal processing section 28 is provided in the program ROMs 22 to 25 to perform alarm processing corresponding to 23 types of incorrect mounting patterns, and branches to the corresponding illegal processing section 28 for each of the 23 irregular start addresses. Write down the command to do so. Therefore, if the program ROMs 22 to 25 are installed incorrectly and the fetched start address becomes an irregular start address, the corresponding illegal processing sections 28 are activated and can issue a predetermined alarm.

第2図(ロ)は、プログラムROM24とプログラムR
OM25の実装位置が逆になった状態を示す。
Figure 2 (b) shows the program ROM 24 and program R.
This shows a state in which the mounting position of the OM25 is reversed.

ここでは、スタートアドレスが’000402hJとな
るので、そのアドレスに設定されている命令に従って対
応するイリーガル処理セクション28に分岐される。な
お、23通りのイレギュラなスタートアドレスと、イリ
ーガル処理セクションとをそれぞれ対応付けることによ
り誤実装パターンの特定が容易になる。
Here, since the start address is '000402hJ, the process branches to the corresponding illegal processing section 28 according to the instruction set at that address. Note that by associating each of the 23 irregular start addresses with the illegal processing sections, it becomes easier to identify incorrect mounting patterns.

また、正規のプログラムを各プログラムROM22〜2
5に書き込む際には、分岐命令が設定される23通りの
イレギュラなスタートアドレスと、所定のアラーム処理
を行うイリーガル処理セクションに対して、プログラム
およびデータが書き込まれないようにする。
In addition, each program ROM22 to 2 can store regular programs.
5, programs and data are prevented from being written to the 23 irregular start addresses where branch instructions are set and the illegal processing section that performs predetermined alarm processing.

以上説明した請求項1に記載の発明は、正規の実装位置
に対する誤実装を検出し、かつ誤実装時の暴走を回避す
るものであるが、複数の実装パターンを積極的に利用す
ることにより、機能切り替えに用いることができる。
The above-described invention according to claim 1 detects erroneous mounting at a normal mounting position and avoids runaway during erroneous mounting, but by actively utilizing a plurality of mounting patterns, It can be used for switching functions.

すなわち、上述した実施例におけるイレギュラなスター
トアドレスに始まる領域には、正規のスタートアドレス
に始まる領域に格納されている機能とは異なる機能を実
現するプログラムおよびデータを書き込んでおく。した
がって、プログラムROMの実装位置を変更するだけで
、それぞれに対応する機能プログラムを実行させること
ができる。
That is, in the area starting from the irregular start address in the above-described embodiment, a program and data that implement a function different from the function stored in the area starting from the regular start address are written. Therefore, by simply changing the mounting position of the program ROM, the corresponding functional programs can be executed.

〔発明の効果〕〔Effect of the invention〕

上述したように、請求項1に記載の発明では、複数のプ
ログラムROMの実装位置が正規なものであるか否かが
容易に認識でき、かつ誤実装に伴う暴走その他の異常を
未然に回避することができる。
As described above, in the invention set forth in claim 1, it is possible to easily recognize whether or not the mounting positions of a plurality of program ROMs are correct, and to prevent runaways and other abnormalities due to incorrect mounting. be able to.

請求項2に記載の発明では、プログラムROMの機能切
り替えが実装位置で指定することができるので、その処
理が容易になるとともにハードウェアその他の特別な外
部機能を不要にすることができる。
In the invention as set forth in claim 2, since the function switching of the program ROM can be designated by the mounting position, the processing becomes easy and hardware and other special external functions can be made unnecessary.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は請求項Jに記載の発明の第一実施例を説明する
図。 第2図は請求項1に記載の発明の第二実施例を説明する
図。 第3図は2つのプログラムROMに対応するシステム構
成を示す図。 11・・・マイクロプロセッサ、12.13・・・プロ
グラムROM、14・・・データバス、15・・・アド
レスバス、21・・・マイクロプロセッサ、22〜25
・・・プログラムROM、26・・・データバス、27
・・・アドレスバス、2B・・・イリーガル処理セクシ
ョン、31・・・マイクロプロセッサ、32.33・・
・プログラムROM、34・・・データバス、35・・
・アドレスバス。 請求項1に記載の発明の第−実施例 第1図 請求項1に記載の発明の第二実施例 第2図
FIG. 1 is a diagram illustrating a first embodiment of the invention according to claim J. FIG. 2 is a diagram illustrating a second embodiment of the invention according to claim 1. FIG. 3 is a diagram showing a system configuration corresponding to two program ROMs. 11...Microprocessor, 12.13...Program ROM, 14...Data bus, 15...Address bus, 21...Microprocessor, 22-25
...Program ROM, 26...Data bus, 27
...Address bus, 2B...Illegal processing section, 31...Microprocessor, 32.33...
・Program ROM, 34...Data bus, 35...
・Address bus. Embodiment 1 of the invention as claimed in claim 1 FIG. 2 Embodiment 2 of the invention as claimed in claim 1

Claims (2)

【特許請求の範囲】[Claims] (1)所定のデータバス幅をもつマイクロプロセッサに
、それより小さいデータバス幅をもつ複数のプログラム
ROMを並列に接続し、かつ各プログラムROMの実装
位置がデータバスに対して予め決められ、それらを組み
合わせて該マイクロプロセッサにスタートアドレスを供
給するシステムにおいて、 前記各プログラムROMの実装位置が正規でないときに
、前記マイクロプロセッサにフェッチされる誤ったスタ
ートアドレスに対応する領域に、所定のアラーム処理を
実行する命令が書き込まれたプログラムROMを備えた ことを特徴とするプログラムROM誤実装検出方式。
(1) A plurality of program ROMs having a smaller data bus width are connected in parallel to a microprocessor having a predetermined data bus width, and the mounting position of each program ROM with respect to the data bus is determined in advance. A system for supplying a start address to the microprocessor by combining the following, when the mounting position of each program ROM is not normal, predetermined alarm processing is performed in an area corresponding to an incorrect start address fetched by the microprocessor. A program ROM mounting error detection method comprising a program ROM in which instructions to be executed are written.
(2)所定のデータバス幅をもつマイクロプロセッサに
、それより小さいデータバス幅をもつ複数のプログラム
ROMを並列に接続し、かつ各プログラムROMの実装
位置がデータバスに対して予め決められ、それらを組み
合わせて該マイクロプロセッサにスタートアドレスを供
給するシステムにおいて、 前記各プログラムROMの実装位置に応じて前記マイク
ロプロセッサにフェッチされる各スタートアドレスに対
応する領域に、それぞれ所定の機能を実行する命令が書
き込まれたプログラムROMを備えた ことを特徴とするプログラムROM機能切り替え方式。
(2) A plurality of program ROMs having a smaller data bus width are connected in parallel to a microprocessor having a predetermined data bus width, and the mounting position of each program ROM with respect to the data bus is determined in advance. In a system for supplying a start address to the microprocessor by combining the following, an instruction for executing a predetermined function is provided in an area corresponding to each start address fetched by the microprocessor according to the mounting position of each program ROM. A program ROM function switching method characterized by having a written program ROM.
JP2333778A 1990-11-30 1990-11-30 Program rom erroneous packaging detecting system and program rom function switching system Pending JPH04205359A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2333778A JPH04205359A (en) 1990-11-30 1990-11-30 Program rom erroneous packaging detecting system and program rom function switching system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2333778A JPH04205359A (en) 1990-11-30 1990-11-30 Program rom erroneous packaging detecting system and program rom function switching system

Publications (1)

Publication Number Publication Date
JPH04205359A true JPH04205359A (en) 1992-07-27

Family

ID=18269855

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2333778A Pending JPH04205359A (en) 1990-11-30 1990-11-30 Program rom erroneous packaging detecting system and program rom function switching system

Country Status (1)

Country Link
JP (1) JPH04205359A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008220446A (en) * 2007-03-09 2008-09-25 Toyomaru Industry Co Ltd Controller for game machine, and game machine with the controller for the game machine

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008220446A (en) * 2007-03-09 2008-09-25 Toyomaru Industry Co Ltd Controller for game machine, and game machine with the controller for the game machine

Similar Documents

Publication Publication Date Title
EP0066376A2 (en) Data processing system
US20080148016A1 (en) Multiprocessor system for continuing program execution upon detection of abnormality
JPH04205359A (en) Program rom erroneous packaging detecting system and program rom function switching system
JPS6358536A (en) Microcomputer system
EP2284705B1 (en) Microprogrammable device configured to detect corruption of the code memory based on code signature
KR19990026108A (en) Central Processing Unit with Malfunction Protection
JPH076097A (en) Prevention system for rom erroneous insertion
JP3762597B2 (en) Computer and its control method
JPH03208132A (en) Single chip microcomputer
JPH0715662B2 (en) Information processing device for prefetching instructions
JPS61270182A (en) Printer
JPH05151093A (en) Programming system of microcomputer
JPH0311430A (en) Abnormality processing method at time of fetch access
JPS6228858A (en) Loading method for initial program
JPH0797326B2 (en) Information processing equipment
JPH04128961A (en) Multi-processor control system
JP4564025B2 (en) Interrupt processing method in information processing apparatus
JP2002132525A (en) Program correcting apparatus of microcomputer
JPS6211944A (en) Address interruption circuit
JPS63168733A (en) Microprogram controller
JPH04364531A (en) Microprocessor
JPS63142436A (en) Detection system for branch destination designation error for execution of branch instruction
JPH0519820A (en) Programmable controller
JPS6051737B2 (en) Option instruction illegal processing method
JPH04354032A (en) Microcomputer