JPH04205189A - Design inspecting method for printed wiring board - Google Patents

Design inspecting method for printed wiring board

Info

Publication number
JPH04205189A
JPH04205189A JP2329183A JP32918390A JPH04205189A JP H04205189 A JPH04205189 A JP H04205189A JP 2329183 A JP2329183 A JP 2329183A JP 32918390 A JP32918390 A JP 32918390A JP H04205189 A JPH04205189 A JP H04205189A
Authority
JP
Japan
Prior art keywords
data
logical connection
program
printed wiring
grouping
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2329183A
Other languages
Japanese (ja)
Inventor
Hidetoshi Matsuzaka
松坂 英俊
Tatsuo Sato
龍生 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Instruments Engineering Co Ltd
Hitachi Ltd
Original Assignee
Hitachi Instruments Engineering Co Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Instruments Engineering Co Ltd, Hitachi Ltd filed Critical Hitachi Instruments Engineering Co Ltd
Priority to JP2329183A priority Critical patent/JPH04205189A/en
Publication of JPH04205189A publication Critical patent/JPH04205189A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To reduce man-hours and erroneous input by substituting grouping data which are outputted from a wiring inspection program for logical connection data which are manually inputted and correcting only an intended part. CONSTITUTION:The logical connection data which are manually inputted before are automatically generated by copying the grouping data in a logical connection information file. The logical connection data which are automatically generated includes erroneous input at the time of layout designing with high possibility, so the erroneous input is pointed out and correcting operation is newly required. This operation is relatively easy by pointing out different point erroneous (input) by matching the data with a logical circuit diagram. Thus, the logical connection data after the erroneous input is corrected and the original grouping data are inputted to a wiring inspection program and the position of erroneous wiring at the time of the layout designing is found from the acceptance/rejection decision result. Consequently, the man-hours and erroneous input are reducible.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はCADによるプリント配線板の設計の自動検査
に係り、特に配線設計の合否判定の基準となる論理接続
データを入力するのに好適なプリント配線板の配線の検
査方法に関する。
[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to automatic inspection of printed wiring board designs using CAD, and is particularly suitable for inputting logical connection data that serves as a criterion for determining pass/fail of wiring designs. The present invention relates to a method for inspecting wiring on a printed wiring board.

〔従来の技術〕[Conventional technology]

第2図にプリント配線板の主な構成を示す。プリント配
線板1のエツジに設けられたコネクタ端子2は外部装置
から電気的信号を受信し導体パターン3により搭載部品
4の端子穴5へ導く。そして部品内にて電気的特性を変
えて再び導体パターン3にてコネクタ端子2へ送られ外
部装置へ送信する。導体パターン3の配線途中に障害物
がある場合はプリント配線板1にピアホール6を設は裏
面を経由する。つぎに上記配線設計を取り扱うCADの
システム構成を第1図に示す。レイアウト設計プログラ
ムは、パターンを画面に表示し利用者が任意にプリント
配線板上に配置できるプログラムでありレイアウトした
データは配線情報ファイルに登録される。たとえば第3
図に示すようなプリント配線板のレイアウト設計を行っ
た場合はコネクタ端子29部品端子穴5.導体パターン
3の図形情報をもつデータテーブルを生成する。
Figure 2 shows the main structure of the printed wiring board. A connector terminal 2 provided at the edge of the printed wiring board 1 receives an electrical signal from an external device and guides it to a terminal hole 5 of a mounted component 4 through a conductor pattern 3. Then, the electrical characteristics are changed within the component, and the signal is again sent to the connector terminal 2 via the conductor pattern 3 and transmitted to an external device. If there is an obstacle on the way to the wiring of the conductive pattern 3, a pier hole 6 is provided in the printed wiring board 1 so that the wiring passes through the back side. Next, FIG. 1 shows a CAD system configuration that handles the above-mentioned wiring design. The layout design program is a program that displays patterns on the screen and allows the user to arbitrarily arrange them on the printed wiring board, and the layout data is registered in the wiring information file. For example, the third
When designing the layout of a printed wiring board as shown in the figure, connector terminals 29 component terminal holes 5. A data table having graphic information of the conductor pattern 3 is generated.

但しこの時点ではデータ間に接続情報をもたない。However, at this point, there is no connection information between the data.

そこでルーピングプログラムにより配線情報ファイルの
図形情報を読み込み接続しあう図形同志のデータを1つ
にまとめる処理を行う。この処理により第3図のコネク
タ端子Aと抵抗Aの1番ピンのデータが1つのグループ
に、また抵抗Aの2番ピントコネクタ端子Bが1つのグ
ループとなる。
Therefore, a looping program is used to read the graphic information in the wiring information file and perform a process of combining the data of mutually connected figures into one. Through this process, the data of the connector terminal A in FIG. 3 and the 1st pin of the resistor A are combined into one group, and the data of the 2nd pin connector terminal B of the resistor A are combined into one group.

このグルーピングデータをグルーピング情報ファイルに
出力する。一方、論理接続データは第4図に示すごとく
論理回路図から同一信号としてつながるパターンの略号
を信号単位にまとめたものである。このデータを人手に
より論理接続情報ファイルに登録する。そして配線検査
プログラムによりグルーピングデータと論理接続データ
を比較照合し異なったデータのみを接続不良データとし
て同異判定結果ファイルへ出力する。接続不良データが
同異判定結果ファイルに出力された場合は利用者が論理
接続データを見直し、さらにはプリント配線板のレイア
ウト図を見直し設計をやり直す。
This grouping data is output to a grouping information file. On the other hand, the logic connection data, as shown in FIG. 4, is a collection of abbreviations of patterns connected as the same signal from the logic circuit diagram in units of signals. This data is manually registered in the logical connection information file. Then, the grouping data and logical connection data are compared and verified by the wiring inspection program, and only the different data is outputted as connection failure data to the same/different determination result file. If connection failure data is output to the same/different determination result file, the user reviews the logical connection data, further reviews the layout diagram of the printed wiring board, and redoes the design.

こうして同異判定結果ファイルに接続不良データがなく
なったとき、配線情報ファイルのデータはコンピュータ
による自動生産システム(CAM)により、図面データ
、フォトフィルムデータ、搭載部品自動挿入データ等を
出力する。これら一連の作業・を第5図に示す。
In this way, when there is no connection failure data in the same-difference determination result file, the data in the wiring information file is outputted as drawing data, photo film data, mounting parts automatic insertion data, etc. by a computer-based automatic production system (CAM). This series of operations is shown in Figure 5.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

上記従来技術は、論理接続データの入力に際し利用者が
論理回路図を参照しながら入力するため本来完全に正確
なデータであるへき論理接続データに人手による入力ミ
スが生じ信頼性低下の要因となっていた。
In the above conventional technology, when inputting logical connection data, the user inputs it while referring to a logic circuit diagram, which is originally completely accurate data, but human input errors occur in the logical connection data, which causes a decrease in reliability. was.

また上記従来技術は論理接続データを全て人手で入力す
るため工数大となっていた。
Further, in the above-mentioned conventional technology, all the logical connection data is input manually, which requires a large amount of man-hours.

本発明の目的は、人手による論理接続データの作成を簡
易化し工数低減を図ること、さらには入力ミスを適確に
把握できるようにし、信頼性の向上を図ることにある。
An object of the present invention is to simplify the manual creation of logical connection data and reduce the number of man-hours, and also to accurately identify input errors and improve reliability.

〔課題を解決するための手段〕[Means to solve the problem]

上記目的は、配線検査プログラムから出力するグルーピ
ングデータを、従来人手で入力していた論理接続データ
へ代用し、意とする部分のみを修正することにより達成
される。
The above object is achieved by substituting the grouping data output from the wiring inspection program for the logical connection data that has conventionally been input manually, and by modifying only the desired portions.

〔作用〕[Effect]

グルーピングデータは論理接続データと同様の書式で編
成されているのでグルーピングデータを論理接続データ
へ代用することによるプログラムの改造はなく、グルー
ピングデータを論理接続情報ファイルヘコピーするだけ
でよい。
Since the grouping data is organized in the same format as the logical connection data, there is no need to modify the program by substituting the grouping data for the logical connection data, and it is only necessary to copy the grouping data to the logical connection information file.

〔実施例〕〔Example〕

以下、本発明の一実施例を第1.2.3図により説明す
る。
An embodiment of the present invention will be described below with reference to FIGS. 1.2.3.

第1図に示すレイアウト設計プログラムにより論理回路
図を参照しながらレイアウトデータを作成し配線情報フ
ァイルへ登録する6つぎにグルーピングプログラムによ
りレイアウトデータの図形演算を行いグルーピングデー
タを出力する。ここで第3図の下部に示すようにグルー
ピングデータ7は部品端子穴とコネクタ端子の略号の組
み合せで表される。これは第4図の下部に示す論理接続
データ8と同様の書式である。そこで従来全て人手で入
力していた論理接続データ8はグルーピングデータ7を
論理接続情報ファイルヘコピーすることにより自動生成
することができる。しかし自動作成した論理接続データ
にはレイアウト設計時の人、カミスを含んでいる可能性
が高いので、入力ミスを摘発し修正する作業が新たに発
生する。この作業は、 1)グルーピングデータはグルーピングプログラムによ
りアルファベット順に出力される。
Using the layout design program shown in FIG. 1, layout data is created with reference to the logic circuit diagram and registered in the wiring information file.Next, the grouping program performs graphic operations on the layout data and outputs grouping data. Here, as shown in the lower part of FIG. 3, the grouping data 7 is represented by a combination of abbreviations for component terminal holes and connector terminals. This is the same format as the logical connection data 8 shown at the bottom of FIG. Therefore, the logical connection data 8, which was conventionally input entirely manually, can be automatically generated by copying the grouping data 7 to the logical connection information file. However, there is a high possibility that the automatically created logical connection data includes mistakes made by people who designed the layout, so new work is required to detect and correct input errors. This work is as follows: 1) Grouping data is output in alphabetical order by the grouping program.

2)信号単位に出力される。2) Output in signal units.

等の理由から論理回路図と照合して相違点(入力ミス)
を摘発する作業は比較的容易である。こうして入力ミス
を修正した論理接続データと基のグルーピングデータを
配線検査プログラムへ入力し合否判定結果からレイアウ
ト設計時の配線ミスの位置を求める。配線ミスの部分は
レイアウト設計プログラムにより再配線する。そしてグ
ルーピングプログラム、配線検査プログラムを介し合否
判定の合格になるまで綴り返す。合格になれば配線情報
ファイルからレイアウトデータをCAMシステムへ転送
し配線検査は終了する。
Check the logic circuit diagram for reasons such as differences (input mistakes)
It is relatively easy to detect. The logical connection data with input errors corrected in this manner and the original grouping data are input into the wiring inspection program, and the position of the wiring error during layout design is determined from the pass/fail determination result. The parts with wiring errors are rewired using the layout design program. Then, it is rewritten through the grouping program and wiring inspection program until it is passed in the pass/fail judgment. If the test passes, the layout data is transferred from the wiring information file to the CAM system and the wiring inspection is completed.

〔発明の効果〕〔Effect of the invention〕

本発明によれば論理接続データの訂正部以外は自動作成
できるので工数低減の効果がある。
According to the present invention, parts other than the logical connection data correction section can be automatically created, which has the effect of reducing the number of man-hours.

また、論理接続データの自動生成により入力ミスが低減
し信頼性向上の効果がある。
In addition, automatic generation of logical connection data reduces input errors and improves reliability.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はプリント配線板のCADシステムの概略図、第
2図はプリント配線板の構成図、第3図はプリント配線
板のレイアウト図、第4図は論理回路図、第5図はCA
Dによるプリント配線板の設計フロー図である。 1・・プリント配線板、2・・エツジコネクタ端子、3
・・・導体パターン、4・・搭載部品、5・・・部品端
子穴、6・・・ピアホール、7・・グルーピングデータ
、8・・論理接続データ。 代理人 弁理士 小川勝馬パ ≧ ’−j− 第2図 第3図 第4図 第5図
Figure 1 is a schematic diagram of a CAD system for printed wiring boards, Figure 2 is a configuration diagram of a printed wiring board, Figure 3 is a layout diagram of a printed wiring board, Figure 4 is a logic circuit diagram, and Figure 5 is a CA
It is a design flow diagram of a printed wiring board by D. 1. Printed wiring board, 2. Edge connector terminal, 3
. . . Conductor pattern, 4. Mounted components, 5. Component terminal holes, 6. Pier holes, 7. Grouping data, 8. Logical connection data. Agent Patent Attorney Katsuma Ogawa ≧ '−j− Figure 2 Figure 3 Figure 4 Figure 5

Claims (2)

【特許請求の範囲】[Claims] 1.プリント配線板上にエッジコネクタ端子,導体パタ
ーン,部品端子穴,ビアホール等(以下パターンと書く
)の図形データと、図形同志の接続状況を演算して図形
が接続しあうデータを1つにもとめるプログラムと、図
形が接続しあうデータを1つにまとめたデータ(以下グ
ルーピングデータと書く)を利用者が入力したパターン
の接続データと比較して接続検査するプログラムより成
り、上記プログラムを用いて接続検査を実行したデータ
において、配線ミスが発覚した場合、プログラムが出力
するパターンのグルーピングデータを配線ミスの分のみ
修正して、利用者が入力するパターンの接続データに代
用することを特徴とするプリント配線板の設計検査方法
1. A program that calculates graphic data such as edge connector terminals, conductor patterns, component terminal holes, via holes, etc. (hereinafter referred to as patterns) on a printed wiring board, and the connection status of the shapes to obtain one data on how the shapes are connected to each other. The program consists of a program that compares the data in which shapes are connected together (hereinafter referred to as grouping data) with the connection data of the pattern input by the user to check the connection. If a wiring error is discovered in the data that has been executed, the grouping data of the pattern output by the program is corrected by the amount of the wiring error, and is substituted for the connection data of the pattern input by the user. Board design inspection method.
2.すでに完成したプリント配線板の1部の配線を変更
して新たに設計する場合、プログラムが出力したパター
ンのグルーピングデータを変更の分のみ修正して利用者
が入力する接続データに代用することを特徴とする請求
項第1項記載のプリント配線板の設計検査方法。
2. When a part of the wiring of an already completed printed wiring board is changed and a new design is created, the grouping data of the pattern output by the program is modified by the amount of the change and is used in place of the connection data input by the user. A method for designing and inspecting a printed wiring board according to claim 1.
JP2329183A 1990-11-30 1990-11-30 Design inspecting method for printed wiring board Pending JPH04205189A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2329183A JPH04205189A (en) 1990-11-30 1990-11-30 Design inspecting method for printed wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2329183A JPH04205189A (en) 1990-11-30 1990-11-30 Design inspecting method for printed wiring board

Publications (1)

Publication Number Publication Date
JPH04205189A true JPH04205189A (en) 1992-07-27

Family

ID=18218582

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2329183A Pending JPH04205189A (en) 1990-11-30 1990-11-30 Design inspecting method for printed wiring board

Country Status (1)

Country Link
JP (1) JPH04205189A (en)

Similar Documents

Publication Publication Date Title
US7039892B2 (en) Systems and methods for ensuring correct connectivity between circuit designs
US6898775B2 (en) System for ensuring correct pin assignments between system board connections using common mapping files
CN110222381B (en) Method, system, medium and terminal for generating dynamic installation guide file for PCB assembly
US7657853B2 (en) Verification apparatus, design verification method, and computer aided design apparatus
JP2008242903A (en) Circuit design verification system, method, and program
JPH04205189A (en) Design inspecting method for printed wiring board
JPH09171056A (en) Test design method and device, test method and device
JPH11282895A (en) Electric system cad net data verifying method and medium in which electric system cad net data verification program is recorded
JPH04246778A (en) Arranging system for semiconductor integrated circuit
JPS6126243A (en) Output device for circuit connection check of lsi artwork data
Villers A minicomputer based Interactive Graphics System as used for electronic design and automation
JPH01145848A (en) Method for preparing original copy of layout
JP2830563B2 (en) Circuit diagram creation device
JPH06125007A (en) Verifying method for layout data of semiconductor device
JP2665160B2 (en) Multilayer printed circuit board wiring processing equipment
JP4008643B2 (en) Method of operating printed circuit board design apparatus
JPS61267178A (en) Logic design rule checking system
CN116187267A (en) Method and system for automatically checking circuit layout of printed circuit board
JPH07121576A (en) Failure simulation device
JP2002257891A (en) Test aiding device
JPH01192195A (en) Printed board terminal lead-out pattern generating system
JPH01133176A (en) Logical circuit block segmenting system
JP2000293563A (en) Device for verifying connection of logic circuit
JPH0736952A (en) Computer aided design system
JPH01267779A (en) Pattern preparing device