JPH04200011A - Oscillating device - Google Patents
Oscillating deviceInfo
- Publication number
- JPH04200011A JPH04200011A JP33304390A JP33304390A JPH04200011A JP H04200011 A JPH04200011 A JP H04200011A JP 33304390 A JP33304390 A JP 33304390A JP 33304390 A JP33304390 A JP 33304390A JP H04200011 A JPH04200011 A JP H04200011A
- Authority
- JP
- Japan
- Prior art keywords
- oscillation
- channel width
- oscillator
- mosfets
- mosfet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010355 oscillation Effects 0.000 abstract description 38
- 230000007423 decrease Effects 0.000 abstract description 6
- 230000003247 decreasing effect Effects 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
Abstract
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
本発明は、特にＭＯ５集積回路として形成される発振器
の改良に関する。DETAILED DESCRIPTION OF THE INVENTION OBJECTS OF THE INVENTION Field of Industrial Application The present invention relates to improvements in oscillators, particularly those formed as MO5 integrated circuits.
（従来の技術）
従来、ＭＯ５集積回路として形成される発振器には、例
えば第４図に示すようなものが知られている。ここで、
１１はＰチャネルＭＯＳＦＥＴ。(Prior Art) Conventionally, as an oscillator formed as an MO5 integrated circuit, one shown in FIG. 4, for example, is known. here,
11 is a P-channel MOSFET.
１２はＮチャネルＭＯＳＦＥＴ、１３及び１４はコンデ
ンサ、１５は抵抗、１６は発振子（クリスタル）である
。12 is an N-channel MOSFET, 13 and 14 are capacitors, 15 is a resistor, and 16 is an oscillator (crystal).
このような構成の発振器では、発振開始時間Ｔｓを短く
する（発振し易くする）ためには、ＭＯＳＦＥＴＩＩ、
１２のデイメンジョン（チャネル幅）を大きくする、即
ち出力インピーダンスを小さくすることか必要である。In an oscillator with such a configuration, in order to shorten the oscillation start time Ts (to make it easier to oscillate), MOSFET II,
It is necessary to increase the dimension (channel width) of 12, that is, to decrease the output impedance.
しかしながら、ＭＯＳＦＥＴＩＩ、１２のデイメンジョ
ンを大きくすると、消費電流が多くなるという欠点があ
る。However, increasing the dimension of MOSFET II and 12 has the disadvantage that current consumption increases.
（発明が解決しようとする課題）
このように、従来の発振器では、発振開始時間を短くす
るために、ＭＯＳＦＥＴのデイメンジョンを大きくする
と、消費電流が多くなるという欠点があった。(Problems to be Solved by the Invention) As described above, the conventional oscillator has the disadvantage that when the dimension of the MOSFET is increased in order to shorten the oscillation start time, the current consumption increases.
本発明は、上記欠点を解決すべくなされたものであり、
発振開始時間を短くすることができると共に、消費電流
の低減をも図ることが可能な発振装置を提供することを
目的とする。The present invention has been made to solve the above drawbacks,
It is an object of the present invention to provide an oscillation device that can shorten the oscillation start time and also reduce current consumption.
［発明の構成］
（課題を解決するための手段）
上記目的を達成するために、本発明の発振装置は、ＣＭ
ＯＳリニアアンプ（インバータ、ＮＡＮＤ、ＮＯＲ等）
を有する発振器と、前記ＣＭＯＳリニアアンプを構成す
るＭＯＳ Ｆ Ｅ Ｔのチャネル幅を実質的に変えるこ
とが可能な第１の手段と、発振開始時には前記ＭＯ８Ｆ
ＥＴのチャネル幅を実質的に大きくシ（ゲインを高くし
）、発振が定常状態に達したときには前記ＭＯＳＦＥＴ
のチャネル幅を実質的に小さくする（ゲインを低くする
）ように前記第１の手段を一制御する第２の手段とを備
えている。[Structure of the Invention] (Means for Solving the Problems) In order to achieve the above object, the oscillation device of the present invention provides a CM
OS linear amplifier (inverter, NAND, NOR, etc.)
a first means capable of substantially changing the channel width of the MOSFET constituting the CMOS linear amplifier;
The channel width of the ET is substantially increased (the gain is increased), and when the oscillation reaches a steady state, the MOSFET
and second means for controlling the first means so as to substantially reduce the channel width (lower the gain).
（作 用）
このような構成によれば、発振開始時には、ＭＯＳＦＥ
Ｔのチャネル幅が実質的に大きくなるため、出力インピ
ーダンスか低く、発振し易くなる。また、発振が定常状
態に達したときには、前記ＭＯＳＦＥＴのチャネル幅か
実質的に小さくなるため、消費電流の低減を図ることか
できる。(Function) According to such a configuration, at the start of oscillation, the MOSFE
Since the channel width of T becomes substantially larger, the output impedance becomes lower and oscillation becomes easier. Further, when the oscillation reaches a steady state, the channel width of the MOSFET becomes substantially smaller, so that current consumption can be reduced.
（実施例）
以下、図面を参照しながら、本発明の一実施例について
詳細に説明する。(Example) Hereinafter, an example of the present invention will be described in detail with reference to the drawings.
第１図は、本発明の一実施例に係わる発振装置の基本構
成を示すものである。FIG. 1 shows the basic configuration of an oscillation device according to an embodiment of the present invention.
２１は従来の発振器と同様の構成のＣＭＯＳリニアアン
プ（インバータ）を有する発振器である。２２は、ＣＭ
ＯＳリニアアンプを構成するＭＯＳＦＥＴ１１．１２の
チャネル幅を実質的に変えることが可能な手段である。Reference numeral 21 denotes an oscillator having a CMOS linear amplifier (inverter) having the same configuration as a conventional oscillator. 22 is CM
This is a means that can substantially change the channel width of MOSFETs 11 and 12 that constitute the OS linear amplifier.
この手段２２は、ＭＯＳＦＥＴＩＩ、１２に対応して設
けられるＰチャネルＭＯＳＦＥＴ２４及びＮチャネルＭ
ＯＳＦＥＴ２５、並びにＰチャネルＭＯＳＦＥＴ２６、
ＮチャネルＭＯＳＦＥＴ２７及びインバータ２８から構
成されている。２３はＭＯＳＦＥＴＩＩ、１２のチャネ
ル幅を大きくするか小さくするかを制御する制御手段で
あり、制御信号Ｔｃを出力する。制御手段２３は、例え
ば電源監視回路、発振器の出力を得て動作する論理回路
等から構成される。This means 22 includes a P-channel MOSFET 24 and an N-channel MOSFET 24 provided corresponding to MOSFET II, 12.
OSFET 25 and P-channel MOSFET 26,
It is composed of an N-channel MOSFET 27 and an inverter 28. 23 is a control means for controlling whether to increase or decrease the channel width of MOSFET II and 12, and outputs a control signal Tc. The control means 23 is comprised of, for example, a power supply monitoring circuit, a logic circuit that operates upon receiving the output of an oscillator, and the like.
次に同図を参照しなから、本発明の発振装置の動作につ
いて詳細に説明する。Next, the operation of the oscillation device of the present invention will be described in detail without referring to the same figure.
制御手段２３は、通常状態において制御信号Ｔｃとして
は“Ｌ（低レベル）”を出力している。The control means 23 outputs "L (low level)" as the control signal Tc in the normal state.
このとき、ＭＯＳＦＥＴ２６．２７はオフ状態であるか
ら、ＭＯＳＦＥＴ２４．２５には、電流が流れない。つ
まり、等価的には従来の発振器と同様となる。At this time, since MOSFETs 26 and 27 are in the off state, no current flows through MOSFETs 24 and 25. In other words, it is equivalently similar to a conventional oscillator.
ここで、発振開始時、制御手段２３は、制御信号Ｔｃと
して“Ｈ（高レベル）”を出力する。Here, at the start of oscillation, the control means 23 outputs "H (high level)" as the control signal Tc.
このとき、ＭＯＳＦＥＴ２６．２７はオン状態となり、
ＭＯＳＦＥＴ２４．２５には電流が流れる。At this time, MOSFETs 26 and 27 are in the on state,
Current flows through MOSFETs 24 and 25.
つまり、ＭＯＳＦＥＴＩＩ、１２とＭＯＳＦＥＴ２４．
２５とが並列に接続された構成となる。従って、このと
きの発振器２１のデイメンジョン、即ちＰチャネルＭＯ
６ＦＥＴのデイメンジョン（Ｗ／Ｌ）Ｐ及びＮチャネル
ＭＯＳＦＥＴのデイメンジョン（Ｗ／Ｌ）Ｎは、
・・（１）
・・・（２）
となる。ココテ、Ｗｌｌ、ｗ１２、ｗ２４、ｗ２９、ｗ
２いＷ２７はそれぞれＭＯＳＦＥＴ１１．１２．２４．
２５．２６．２７のチャネル幅を示している。また、Ｌ
ＩＩｓ Ｌ ＋２、Ｌ２４、Ｌ２５、Ｌ２．、、Ｌ２７
はそれぞれＭＯＳＦＥＴ１１．１２．２４．２５．２６
．２７のチャネル長を示しており、全てが等しいことを
前提とし、Ｌ ｚ＝ Ｌ １２− Ｌ ２４＝ Ｌ ２
ｑ−Ｌ ２６−Ｌ２７−Ｌとしてもよい。That is, MOSFET II, 12 and MOSFET 24.
25 are connected in parallel. Therefore, the dimension of the oscillator 21 at this time, that is, the P channel MO
The dimension (W/L) P of the 6FET and the dimension (W/L) N of the N-channel MOSFET are as follows: ...(1) ...(2). Kokote, Wll, w12, w24, w29, w
2 W27 are MOSFET11, 12, 24.
25.26.27 channel widths are shown. Also, L
IIs L +2, L24, L25, L2. ,,L27
are MOSFET11, 12, 24, 25, 26 respectively.
．． 27 channel lengths, assuming that all are equal, L z = L 12 - L 24 = L 2
It is good also as q-L26-L27-L.
一方、発振開始後、発振力定常状態に達したとき、制御
手段２３は、制御イー号Ｔ。とじて“Ｌ”を出力する。On the other hand, when the oscillation force reaches a steady state after the start of oscillation, the control means 23 controls control E number T. It closes and outputs “L”.
このとき、ＭＯＳＦＥＴ２６．２７はオフ状態となり、
ＭＯＳＦＥＴ２４．２５＋：流れる電流か遮断される。At this time, MOSFETs 26 and 27 are in the off state,
MOSFET24.25+: The flowing current is cut off.
つまり、等価的には従来の発振器と同様となる。従って
、このときのＰチャネルＭＯＳＦＥＴのディメンション
（Ｗ／Ｌ）ｐ及びＮチャネルＭＯＳＦＥＴのデイメンジ
ョン（Ｗ／Ｌ）Ｎは、
となる。In other words, it is equivalently similar to a conventional oscillator. Therefore, the dimension (W/L) p of the P-channel MOSFET and the dimension (W/L) N of the N-channel MOSFET at this time are as follows.
即ち、上記式＜１） 、（２） 、（１）’、（２）°
から分かるように、発振器か発振する時には、発振器２
１のディメンションか大きくなり、発振した後、発振が
定常状態に達したときには、発振器２１のデイメンジョ
ンか小さくなっている。つまり、発振開始時には、出力
インピーダンスが低くなるため、発振し易くなる。また
、発振開始後には、出力インピーダンスか高くなるため
、消費電流か発振時に比へて減少する。That is, the above formula <1), (2), (1)', (2)°
As you can see, when the oscillator oscillates, oscillator 2
After oscillation, the dimension of the oscillator 21 becomes smaller when the oscillation reaches a steady state. That is, at the start of oscillation, the output impedance becomes low, making it easier to oscillate. Furthermore, after the oscillation starts, the output impedance becomes high, so the current consumption decreases compared to when the oscillation is started.
第２図及び第３図は、それぞれ本発明の他の実施例に係
わる発振装置を示すものである。FIGS. 2 and 3 each show an oscillation device according to another embodiment of the present invention.
第２図に示す発振器では、手段２２にアナログスイッチ
３１〜３４を具備し、制御手段２３により、このアナロ
グスイッチ３１〜３４をオン／オフさせることて、発振
器のデイメンジョンの変化の制御を行っている。つまり
、発振開始時、制御手段２３からは、制御信号ＴＣとし
て“Ｈ”か出力され、アナログスイッチ３１．３２がオ
フ状態、アナログスイッチ３３．３４かオン状態となる
。つまり、ＭＯＳＦＥＴ１１．１２とＭ ＯＳ Ｆ Ｅ
Ｔ ２４ 、 ２５とが並列に接続された構成となる
。従って、このときのＰチャネルＭ ＯＳ Ｆ Ｅ Ｔ
のデイメンジョン（Ｗ／Ｌ）ｐ及びＮチャネルＭＯＳＦ
ＥＴのデイメンジョン（Ｗ／Ｌ）Ｎは、アナログスイッ
チ３１〜３４のインピーダンスを零とすると、
１１Ｗ２４
（Ｗ／ Ｌ ） ｐ −−＋□ ・・・（３）Ｌｌｌ
＋２４
Ｗ、２ Ｗ２゜
（Ｗ／ Ｌ ） Ｎ ＝ ＋□ ・・・（４）
Ｌ ＋２ Ｌ ２５
となる。In the oscillator shown in FIG. 2, the means 22 is equipped with analog switches 31 to 34, and the control means 23 turns on and off the analog switches 31 to 34 to control changes in the dimension of the oscillator. ing. That is, at the start of oscillation, the control means 23 outputs "H" as the control signal TC, and the analog switches 31 and 32 are turned off and the analog switches 33 and 34 are turned on. In other words, MOSFET11.12 and MOSFET
T 24 and T 25 are connected in parallel. Therefore, at this time, the P channel MOS FET
Dimension (W/L) p and n channel MOSF
The dimension (W/L) N of ET is 11W24 (W/L) p −-+□ (3) Lll, assuming that the impedance of the analog switches 31 to 34 is zero.
+24 W, 2 W2゜(W/L) N = +□...(4)
It becomes L +2 L 25 .
一方、発振開始後、発振か定常状態に達したとき、制御
手段２３からは、制御信号Ｔｃとして“Ｌ“か出力され
、アナログスイッチ３１゜３２はオフ状態、アナログス
イッチ３３．３４はオフ状態となる。つまり、ＭＯＳＦ
ＥＴ２４゜２５はオフ状態となり、等価的には従来の発
振器と同様となる。従って、このときのＰチャネルＭＯ
ＳＦＥＴ■ディメレジョン（Ｗ／Ｌ）ｐ及びＮチャネル
Ｍ ＯＳ Ｆ Ｅ Ｔのデイメンジョン（Ｗ／Ｌ）Ｎは
、
となる。On the other hand, when the oscillation reaches a steady state after the oscillation starts, the control means 23 outputs "L" as the control signal Tc, and the analog switches 31 and 32 are turned off, and the analog switches 33 and 34 are turned off. Become. In other words, MOSF
The ET24°25 is in the off state and equivalently becomes the same as a conventional oscillator. Therefore, the P channel MO at this time
The dimension (W/L) p of the SFET ■ and the dimension (W/L) N of the N-channel MOS FET are as follows.
つまり、上記第１図に示す実施例と同様の効果を得るこ
とかできる。In other words, it is possible to obtain the same effect as the embodiment shown in FIG. 1 above.
第３図は、スタンバイモード（ホールド）機能を有する
ように、ＮＡＮＤを用いた発振器２１に本発明を適用し
たものである。ここで、３６はＰチャネルＭＯ８ＦＥＴ
、３７はＮチャネルＭＯＳ’ＦＥＴである。本実施例で
は、ＣＭＯＳリニアアンプとしてＮＡＮＤを用いている
ため、発振停止と開始とを例えば制御信号Ｈ５ＯＣによ
り制御することかできる。FIG. 3 shows the present invention applied to an oscillator 21 using NAND so as to have a standby mode (hold) function. Here, 36 is a P-channel MO8FET
, 37 are N-channel MOS'FETs. In this embodiment, since NAND is used as the CMOS linear amplifier, stopping and starting of oscillation can be controlled by, for example, a control signal H5OC.
［発明の効果］
以上、説明したように、本発明の発振装置によれば、次
のような効果を奏する。[Effects of the Invention] As described above, the oscillation device of the present invention provides the following effects.
発振器が発振する時には、発振器のデイメンジョンか大
きくなり、発振した後、発振が定常状態に達したときに
は、発振器のデイメンジョンが小さくなっている。つま
り、発振開始時には、出力インピーダンスか低くなるた
め、発振し易くなり、又、発振開始後には、出力インピ
ーダンスが高くなるため、消費電流が発振時に比べて減
少する。When the oscillator oscillates, the dimension of the oscillator increases; after oscillation, when the oscillation reaches a steady state, the dimension of the oscillator decreases. That is, at the start of oscillation, the output impedance becomes low, making it easier to oscillate, and after the start of oscillation, the output impedance becomes high, so the current consumption decreases compared to when oscillating.
第１図は本発明の一実施例に係わる発振装置を示す回路
図、第２図及び第３図はそれぞれ本発明の他の実施例に
係わる発振装置を示す回路図、第４図は従来の発振器を
示す回路図である。
２１・・・発振器、２２・・・手段、２３・・・制御手
段、２４，２６．３６・・・ＰチャネルＭＯＳＦＥＴ。
２５．２７．３７・・・ＮチャネルＭＯＳＦＥＴ。
２８．３５・・・インバータ、２９〜３４・・・アナロ
グスイッチ。
出願人代理人 弁理士 鈴江武彦
２２ Ｖｏ。
第１図
ＤＤFIG. 1 is a circuit diagram showing an oscillation device according to one embodiment of the present invention, FIGS. 2 and 3 are circuit diagrams showing oscillation devices according to other embodiments of the present invention, and FIG. 4 is a circuit diagram showing a conventional oscillation device. FIG. 2 is a circuit diagram showing an oscillator. 21... Oscillator, 22... Means, 23... Control means, 24, 26. 36... P-channel MOSFET. 25.27.37...N-channel MOSFET. 28.35... Inverter, 29-34... Analog switch. Applicant's agent Patent attorney Takehiko Suzue 22 Vo. Figure 1 DD
Claims (1)
Ｓリニアアンプを構成するＭＯＳＦＥＴのチャネル幅を
実質的に変えることが可能な第１の手段と、発振開始時
には前記ＭＯＳＦＥＴのチャネル幅を実質的に大きくし
、発振が定常状態に達したときには前記ＭＯＳＦＥＴの
チャネル幅を実質的に小さくするように前記第１の手段
を制御する第２の手段とを具備したことを特徴とする発
振装置。an oscillator having a CMOS linear amplifier; and the CMO
a first means capable of substantially changing the channel width of a MOSFET that constitutes an S linear amplifier; and second means for controlling the first means to substantially reduce the channel width of the oscillator.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33304390A JPH04200011A (en) | 1990-11-29 | 1990-11-29 | Oscillating device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33304390A JPH04200011A (en) | 1990-11-29 | 1990-11-29 | Oscillating device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04200011A true JPH04200011A (en) | 1992-07-21 |
Family
ID=18261631
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33304390A Pending JPH04200011A (en) | 1990-11-29 | 1990-11-29 | Oscillating device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04200011A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008147815A (en) * | 2006-12-07 | 2008-06-26 | Sanyo Electric Co Ltd | Oscillation circuit |
-
1990
- 1990-11-29 JP JP33304390A patent/JPH04200011A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008147815A (en) * | 2006-12-07 | 2008-06-26 | Sanyo Electric Co Ltd | Oscillation circuit |
| US8890632B2 (en) | 2006-12-07 | 2014-11-18 | Semiconductor Components Industries, Llc | Oscillator circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2540816Y2 (en) | Bias voltage generation circuit | |
| JPS6232846B2 (en) | ||
| EP0361529B1 (en) | Voltage controlled oscillator | |
| US5329169A (en) | Voltage dropping circuit for semiconductor device | |
| JPH04200011A (en) | Oscillating device | |
| JPH0869334A (en) | Electric current source circuit | |
| JP2001274627A (en) | Quartz oscillator | |
| JPH06204818A (en) | Input amplifier circuit | |
| JPH04306008A (en) | Crystal oscillation circuit | |
| JP2840912B2 (en) | Semiconductor integrated circuit | |
| JP2607304B2 (en) | Semiconductor integrated circuit device | |
| JPH0533055Y2 (en) | ||
| JPH06120732A (en) | Oscillation circuit | |
| JP3843720B2 (en) | Constant voltage output device | |
| JPH054846B2 (en) | ||
| JPH0548968B2 (en) | ||
| JPS6382108A (en) | Semiconductor integrated circuit for oscillation circuit | |
| JP3358379B2 (en) | CMOS piezoelectric oscillation circuit | |
| JPH0653741A (en) | Oscillation circuit | |
| JPH0237809A (en) | Oscillating circuit | |
| JPH0553402B2 (en) | ||
| JP2789424B2 (en) | Oscillation integrated circuit and oscillation circuit | |
| JP2000286638A (en) | Oscillation buffer device | |
| JPH11177342A (en) | Oscillation circuit | |
| JPH0677731A (en) | Oscillation control circuit and oscillation circuit |