JP2000286638A - Oscillation buffer device - Google Patents
Oscillation buffer deviceInfo
- Publication number
- JP2000286638A JP2000286638A JP11093989A JP9398999A JP2000286638A JP 2000286638 A JP2000286638 A JP 2000286638A JP 11093989 A JP11093989 A JP 11093989A JP 9398999 A JP9398999 A JP 9398999A JP 2000286638 A JP2000286638 A JP 2000286638A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- oscillation
- regulator
- channel mos
- mos transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、発振バッファ装置
に関する。[0001] The present invention relates to an oscillation buffer device.
【０００２】[0002]
【従来の技術】各種電子回路装置内で使用するクロック
信号は、半導体素子を用いた発振バッファ装置と水晶振
動子を組み合わせた発振装置で生成される場合が多い。2. Description of the Related Art In many cases, a clock signal used in various electronic circuit devices is generated by an oscillation device combining an oscillation buffer device using a semiconductor element and a crystal oscillator.
【０００３】この発振装置は、特に時計等の各種携帯機
器に用いられる場合、低消費電力化のため、発振バッフ
ァ装置の内部に専用のレギュレータを内蔵し、発振可能
な最低電圧付近にまで電源を下げて発振動作を維持する
方式が取られていた。In particular, when this oscillator is used for various portable devices such as watches, a dedicated regulator is built in an oscillation buffer device to reduce power consumption, and a power supply is supplied to a voltage near the lowest oscillating voltage. A method of lowering the oscillation operation was adopted.
【０００４】[0004]
【発明が解決しようとする課題】従来の発振バッファ装
置では、発振バッファ装置を構成する半導体素子のばら
つきを考慮して、レギュレータが発振バッファを発振可
能にする出力電圧を供給できるように、レギュレータに
は一定の基準電圧が供給されるしかなかった。In the conventional oscillation buffer device, the regulator is supplied so that the regulator can supply an output voltage enabling the oscillation buffer to oscillate in consideration of the variation of the semiconductor elements constituting the oscillation buffer device. Had to be supplied with a constant reference voltage.
【０００５】そこで本発明は、レギュレータの発振バッ
ファに対する出力電圧を、常に発振バッファ装置を有す
る発振装置の発振開始時間最短の電圧に保つことを可能
にする発振バッファ装置を提供することを目的とする。SUMMARY OF THE INVENTION It is an object of the present invention to provide an oscillation buffer device capable of always keeping the output voltage of an oscillation buffer of a regulator at the shortest oscillation start time of an oscillation device having an oscillation buffer device. .
【０００６】[0006]
【課題を解決するための手段】本発明の発振バッファ装
置は、一端が電源電圧に接続された定電流源と、ソース
が前記定電流源の他端と自己のサブストレートに接続さ
れ、ゲートが自己のドレインに接続されたＰチャンネル
ＭＯＳトランジスタと、ドレインが自己のゲートと前記
ＰチャンネルＭＯＳトランジスタのドレインに接続さ
れ、ソースが自己のサブストレートと接地電圧に接続さ
れたＮチャンネルＭＯＳトランジスタと、前記Ｐチャン
ネルＭＯＳトランジスタのソースの電圧を基準電圧とし
て入力し、前記基準電圧に比例した電圧を出力するレギ
ュレータと、前記レギュレータの出力電圧を電源電圧と
する発振バッファとを具備したことを特徴とする。An oscillation buffer device according to the present invention comprises a constant current source having one end connected to a power supply voltage, a source connected to the other end of the constant current source and its own substrate, and a gate connected to a constant current source. A P-channel MOS transistor connected to its own drain, an N-channel MOS transistor having a drain connected to its own gate and the drain of the P-channel MOS transistor, and a source connected to its own substrate and ground voltage; It is characterized by comprising a regulator that inputs the voltage of the source of the P-channel MOS transistor as a reference voltage and outputs a voltage proportional to the reference voltage, and an oscillation buffer that uses the output voltage of the regulator as a power supply voltage.
【０００７】[0007]
【発明の実施の形態】図１に、本発明の一実施形態であ
る発振バッファ装置の構成を示す。FIG. 1 shows the configuration of an oscillation buffer device according to an embodiment of the present invention.
【０００８】まず始めに、しきい値依存型リファレンス
電圧生成部１００の構成を説明する。定電流源１０１の
一端は、電源電圧ＶＣＣに接続されている。Ｐチャンネ
ルＭＯＳトランジスタ１０３のソースが、定電流源１０
１の他端と自己のサブストレートに接続されている。Ｐ
チャンネルＭＯＳトランジスタ１０３のゲートが自己の
ドレインに接続されている。First, the configuration of the threshold-dependent reference voltage generator 100 will be described. One end of the constant current source 101 is connected to the power supply voltage VCC. The source of the P-channel MOS transistor 103 is a constant current source 10
1 and to its own substrate. P
The gate of the channel MOS transistor 103 is connected to its own drain.
【０００９】ＮチャンネルＭＯＳトランジスタ１０５の
ドレインが、自己のゲートとＰチャンネルＭＯＳトラン
ジスタ１０３のドレインに接続されている。Ｎチャンネ
ルＭＯＳトランジスタ１０５のソースが自己のサブスト
レートと接地電圧に接続されている。The drain of the N-channel MOS transistor 105 is connected to its own gate and the drain of the P-channel MOS transistor 103. The source of the N-channel MOS transistor 105 is connected to its own substrate and the ground voltage.
【００１０】ＰチャンネルＭＯＳトランジスタ１０３の
ソースから、レギュレータ１２０への基準電圧が供給さ
れる。この基準電圧は、ＰチャンネルＭＯＳトランジス
タ１０３のしきい値（−ＶｔｈＰ）とＮチャンネルＭＯ
Ｓトランジスタ１０５のしきい値（ＶｔｈＮ）に依存
し、ＶｔｈＮ−ＶｔｈＰとなる。A reference voltage is supplied to the regulator 120 from the source of the P-channel MOS transistor 103. This reference voltage is equal to the threshold value (−VthP) of the P-channel MOS transistor 103 and the N-channel MOS transistor.
VthN-VthP depending on the threshold value (VthN) of S transistor 105.
【００１１】次に、レギュレータ１２０の構成を説明す
る。前記基準電圧は、オペアンプ１２１の反転入力端子
に供給される。オペアンプ１２１の出力端子は、Ｐチャ
ンネルＭＯＳトランジスタ１２３のゲートに接続されて
いる。Next, the configuration of the regulator 120 will be described. The reference voltage is supplied to an inverting input terminal of the operational amplifier 121. The output terminal of the operational amplifier 121 is connected to the gate of the P-channel MOS transistor 123.
【００１２】ＰチャンネルＭＯＳトランジスタ１２３の
ソースは、電源電圧と自己のサブストレートに接続され
ている。ＰチャンネルＭＯＳトランジスタ１２３のドレ
インの出力電圧が、発振バッファ１３１の電源電圧とな
る。The source of the P-channel MOS transistor 123 is connected to the power supply voltage and its own substrate. The output voltage of the drain of the P-channel MOS transistor 123 becomes the power supply voltage of the oscillation buffer 131.
【００１３】ＰチャンネルＭＯＳトランジスタのドレイ
ンと接地電圧の間に、抵抗１２５と抵抗１２７が直列に
接続されている。抵抗１２５と抵抗１２７の接続点は、
オペアンプ１２１の非反転入力端子に接続されている。A resistor 125 and a resistor 127 are connected in series between the drain of the P-channel MOS transistor and the ground voltage. The connection point between the resistor 125 and the resistor 127 is
It is connected to the non-inverting input terminal of the operational amplifier 121.
【００１４】抵抗１２５と抵抗１２７の抵抗値の比を、
α：１となるように設定しておく。The ratio of the resistance values of the resistor 125 and the resistor 127 is
α: 1 is set in advance.
【００１５】発振バッファ１３０は、例えばインバータ
１３１で構成される。インバータ１３１の電源入力端子
は、前述したようにＰチャンネルＭＯＳトランジスタ１
２３のドレインに接続されている。The oscillation buffer 130 is composed of, for example, an inverter 131. The power input terminal of the inverter 131 is connected to the P-channel MOS transistor 1 as described above.
23 is connected to the drain.
【００１６】インバータの端子１３３は、水晶振動子
（図示せず）に接続されている入力端子であり、端子１
３５は、水晶振動子に接続されている出力端子である。The terminal 133 of the inverter is an input terminal connected to a crystal oscillator (not shown).
Reference numeral 35 denotes an output terminal connected to the crystal resonator.
【００１７】本発明の発振バッファ装置を有する発振装
置の発振開始時間に対するレギュレータ１２０の出力電
圧の依存度は、図２のようになる。図２は、異なるＳＶ
ｔｈ（＝ＶｔｈＮ−ＶｔｈＰ）の値を持つサンプルにつ
いて示している。FIG. 2 shows the dependence of the output voltage of the regulator 120 on the oscillation start time of the oscillation device having the oscillation buffer device of the present invention. FIG. 2 shows different SVs
A sample having a value of th (= VthN-VthP) is shown.
【００１８】図２から分かるように、本発明の発振バッ
ファ装置を有する発振回路の発振開始時間が最短のレギ
ュレータ１２０の出力電圧Ｖｍｉｎは、Ｖｍｉｎ＝ＳＶ
ｔｈ×（１＋α）である。As can be seen from FIG. 2, the output voltage Vmin of the regulator 120 having the shortest oscillation start time of the oscillation circuit having the oscillation buffer device of the present invention is Vmin = SV
th × (1 + α).
【００１９】[0019]
【発明の効果】本発明によれば、レギュレータ１２０の
発振バッファ１３０に対する出力電圧を、常に発振バッ
ファ装置を有する発振装置の発振開始時間最短の電圧に
保つことが可能である。According to the present invention, it is possible to always keep the output voltage of the regulator 120 to the oscillation buffer 130 at the voltage with the shortest oscillation start time of the oscillation device having the oscillation buffer device.
【図１】本発明の一実施形態であるバッファ装置の構成
を示す回路図である。FIG. 1 is a circuit diagram showing a configuration of a buffer device according to an embodiment of the present invention.
【図２】本発明の発振バッファ装置を有する発振装置に
おけるレギュレータ１２０の出力電圧と発振開始時間の
関係を示す図である。FIG. 2 is a diagram showing a relationship between an output voltage of a regulator 120 and an oscillation start time in an oscillation device having an oscillation buffer device of the present invention.
１００・・・しきい値依存型リファレンス電圧生成部、
１０１・・・定電流源、１０３・・・ＰチャンネルＭＯ
Ｓトランジスタ、１０５・・・ＮチャンネルＭＯＳトラ
ンジスタ、１２０・・・レギュレータ、１２１・・・オ
ペアンプ、１２３・・・ＰチャンネルＭＯＳトランジス
タ、１２５・・・抵抗、１２７・・・抵抗、１３０・・
・発振バッファ、１３１・・・インバータ。100: threshold-dependent reference voltage generator,
101: constant current source, 103: P-channel MO
S transistor, 105: N-channel MOS transistor, 120: regulator, 121: operational amplifier, 123: P-channel MOS transistor, 125: resistor, 127: resistor, 130 ...
-Oscillation buffer, 131 ... inverter.
Claims (1)
と、 ソースが前記定電流源の他端と自己のサブストレートに
接続され、ゲートが自己のドレインに接続されたＰチャ
ンネルＭＯＳトランジスタと、 ドレインが自己のゲートと前記ＰチャンネルＭＯＳトラ
ンジスタのドレインに接続され、ソースが自己のサブス
トレートと接地電圧に接続されたＮチャンネルＭＯＳト
ランジスタと、 前記ＰチャンネルＭＯＳトランジスタのソースの電圧を
基準電圧として入力し、前記基準電圧に比例した電圧を
出力するレギュレータと、 前記レギュレータの出力電圧を電源電圧とする発振バッ
ファとを具備したことを特徴とする発振バッファ装置。A constant current source having one end connected to a power supply voltage, a P-channel MOS transistor having a source connected to the other end of the constant current source and its own substrate, and a gate connected to its own drain. An N-channel MOS transistor having a drain connected to its own gate and the drain of the P-channel MOS transistor, and a source connected to its own substrate and ground voltage; and a source voltage of the P-channel MOS transistor as a reference voltage. An oscillation buffer device comprising: a regulator that inputs and outputs a voltage proportional to the reference voltage; and an oscillation buffer that uses an output voltage of the regulator as a power supply voltage.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11093989A JP2000286638A (en) | 1999-03-31 | 1999-03-31 | Oscillation buffer device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11093989A JP2000286638A (en) | 1999-03-31 | 1999-03-31 | Oscillation buffer device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000286638A true JP2000286638A (en) | 2000-10-13 |
Family
ID=14097822
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11093989A Pending JP2000286638A (en) | 1999-03-31 | 1999-03-31 | Oscillation buffer device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000286638A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114793124A (en) * | 2021-01-08 | 2022-07-26 | 北欧半导体公司 | Local oscillator buffer |
-
1999
- 1999-03-31 JP JP11093989A patent/JP2000286638A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114793124A (en) * | 2021-01-08 | 2022-07-26 | 北欧半导体公司 | Local oscillator buffer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0936736B1 (en) | Delay elements arranged for a signal controlled oscillator | |
| US3889211A (en) | MOS field effect transistor crystal oscillator | |
| CN106100633A (en) | A kind of crystal oscillator drive circuit | |
| US4196404A (en) | Crystal oscillator having low power consumption | |
| JPH10135789A (en) | Oscillation circuit | |
| US20050088247A1 (en) | Voltage-controlled oscillator | |
| JPS63748B2 (en) | ||
| CN205883199U (en) | Crystal oscillator drive circuit | |
| JP2000286638A (en) | Oscillation buffer device | |
| JPH04239221A (en) | Semiconductor integrated circuit | |
| JP2001274627A (en) | Quartz oscillator | |
| JPH04306008A (en) | Crystal oscillation circuit | |
| JP2004023195A (en) | Oscillation circuit | |
| JP3612929B2 (en) | OSCILLATOR CIRCUIT, ELECTRONIC CIRCUIT USING THE SAME, SEMICONDUCTOR DEVICE USING THEM, ELECTRONIC DEVICE, AND WATCH | |
| JP2002009550A (en) | Oscillation circuit, electronic circuit semiconductor device, electronic device and clock | |
| JPH06120732A (en) | Oscillation circuit | |
| JP3104637B2 (en) | Oscillation circuit | |
| KR830000659Y1 (en) | C-MOS Oscillator for Watches | |
| JPH11284437A (en) | Oscillator circuit | |
| JP3567077B2 (en) | Voltage controlled oscillator | |
| JP2969419B2 (en) | Oscillation integrated circuit and oscillation circuit | |
| KR200362974Y1 (en) | Oscillator having latch type amplifier | |
| JPS63146503A (en) | Oscillation circuit | |
| JPH0645830A (en) | Oscillation circuit | |
| JPH0818339A (en) | Quartz oscillation circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040922 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040928 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041129 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20041130 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050426 |