JPH0419900Y2 - - Google Patents
Info
- Publication number
- JPH0419900Y2 JPH0419900Y2 JP5155384U JP5155384U JPH0419900Y2 JP H0419900 Y2 JPH0419900 Y2 JP H0419900Y2 JP 5155384 U JP5155384 U JP 5155384U JP 5155384 U JP5155384 U JP 5155384U JP H0419900 Y2 JPH0419900 Y2 JP H0419900Y2
- Authority
- JP
- Japan
- Prior art keywords
- input
- circuit
- signal
- operational amplifier
- audio signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000005236 sound signal Effects 0.000 claims description 23
- 239000003990 capacitor Substances 0.000 claims description 11
- 239000011159 matrix material Substances 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 230000009977 dual effect Effects 0.000 description 4
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
Landscapes
- Television Receiver Circuits (AREA)
- Television Signal Processing For Recording (AREA)
- Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)
Description
【考案の詳細な説明】
(イ) 産業上の利用分野
本考案は音声多重エンコーダの入力回路に関す
る。
る。
(ロ) 従来技術
VTR（ビデオ．テープレコーダ）では、再生音
声信号をテレビジヨン受像機に供給するために再
生信号をRF変換するRFモジユレータを備えてい
るが、更に音声多重信号に対処するべく、再生音
声信号をRFモジユレータに入力する前にモノラ
ル、２重音声、ステレオの切換えができる音声多
重エンコーダに通しているのが普通である。
声信号をテレビジヨン受像機に供給するために再
生信号をRF変換するRFモジユレータを備えてい
るが、更に音声多重信号に対処するべく、再生音
声信号をRFモジユレータに入力する前にモノラ
ル、２重音声、ステレオの切換えができる音声多
重エンコーダに通しているのが普通である。
第１図において、１は東京三洋電気（株）製の
音声多重エンコーダ用ICLA7017を示し、２は１
番ピンと２番ピンから入力される音声信号を
モノラルモードと２重音声モード時にはそのまま
の形で出力し、ステレオモード時には１番ピン
から入力されるＬ信号と、２番ピンから入力さ
れるＲ信号からＬ＋Ｒ、Ｌ−Ｒ信号をそれぞれ14
番ピン、16番ピンから出力するステレオマト
リツクス回路、３は３番ピンから与えられるモ
ード切換え信号によつてモノラル、２重音声、ス
テレオの各モードに対応した制御電圧を生成し、
IC１内の各ブロツクを制御するモード切換え回
路、４は14番ピンから外付け回路５を通して12
番ピン、13番ピンに入り込むＬ−Ｒ信号（ス
テレオモード時）又は副音声信号（２重音声モー
ド時）により、31.5KHZの音声副搬送波を周波数
変調し、副チヤンネル信号（第２図参照）を形成
するFM変調器であり、31.5KHZの発振器を具備
している。６は31.5KHZを搬送波とする副チヤン
ネル信号を９番ピンから受信し、８番ピンか
ら主チヤンネル信号とをマトリツクスする出力マ
トリツクス回路、７は第２図に示す922.5HZの第
１パイロツト信号（S1）と982.5HZの第２パイロ
ツト信号（S2）の最小公倍数の周波数
（120.8475KHZ）で発振する発振器、８は922.5HZ
のところで出力を発生するカウンタ、９は前記カ
ウンタ８からのパイロツト信号で55.125KHZの搬
送波を振幅変調するAM変調器である。
音声多重エンコーダ用ICLA7017を示し、２は１
番ピンと２番ピンから入力される音声信号を
モノラルモードと２重音声モード時にはそのまま
の形で出力し、ステレオモード時には１番ピン
から入力されるＬ信号と、２番ピンから入力さ
れるＲ信号からＬ＋Ｒ、Ｌ−Ｒ信号をそれぞれ14
番ピン、16番ピンから出力するステレオマト
リツクス回路、３は３番ピンから与えられるモ
ード切換え信号によつてモノラル、２重音声、ス
テレオの各モードに対応した制御電圧を生成し、
IC１内の各ブロツクを制御するモード切換え回
路、４は14番ピンから外付け回路５を通して12
番ピン、13番ピンに入り込むＬ−Ｒ信号（ス
テレオモード時）又は副音声信号（２重音声モー
ド時）により、31.5KHZの音声副搬送波を周波数
変調し、副チヤンネル信号（第２図参照）を形成
するFM変調器であり、31.5KHZの発振器を具備
している。６は31.5KHZを搬送波とする副チヤン
ネル信号を９番ピンから受信し、８番ピンか
ら主チヤンネル信号とをマトリツクスする出力マ
トリツクス回路、７は第２図に示す922.5HZの第
１パイロツト信号（S1）と982.5HZの第２パイロ
ツト信号（S2）の最小公倍数の周波数
（120.8475KHZ）で発振する発振器、８は922.5HZ
のところで出力を発生するカウンタ、９は前記カ
ウンタ８からのパイロツト信号で55.125KHZの搬
送波を振幅変調するAM変調器である。
以上のように構成されたIC１は、その入力部
にローパスフイルタやリミツタ、バツフア回路が
ついていないため、第１図に示すように入力端子
１０，１１に与えられる音声信号を単にプリエン
フアシス回路１２，１２′を介して１番ピン、
２番ピンに与えるだけでは、前記入力端子１
０，１１に与えられた入力信号が過大レベルにな
つた場合、主チヤンネル信号に関しRFモジユレ
ータ内で別途供給される映像信号とビートを発生
し、一方、副チヤンネル信号に関してはFM変調
器４において過変調が生じる。
にローパスフイルタやリミツタ、バツフア回路が
ついていないため、第１図に示すように入力端子
１０，１１に与えられる音声信号を単にプリエン
フアシス回路１２，１２′を介して１番ピン、
２番ピンに与えるだけでは、前記入力端子１
０，１１に与えられた入力信号が過大レベルにな
つた場合、主チヤンネル信号に関しRFモジユレ
ータ内で別途供給される映像信号とビートを発生
し、一方、副チヤンネル信号に関してはFM変調
器４において過変調が生じる。
また、ローパスフイルタがないので、副チヤン
ネルの搬送波31.5KHZに対し入力音声信号が
16KHZ以上の高い周波数のところでは副チヤン
ネル信号は副チヤンネル帯域からはみ出して主チ
ヤンネル帯域に不所望な影響を与えることにな
る。逆に主信号帯域における16KHZ以上の信号
は副チヤンネル帯域に影響を与える。従つて、１
番ピンに入力される主チヤンネル信号及び２番
ピンに入力される副チヤンネル信号は、いずれ
も15KHZ以上の高い周波数に対し十分な減衰を
必要とする。更に入力端子１０，１１に入力する
ときには高いインピーダンスで入力するコンデン
サ１２，１２′によつて減衰するため十分低いイ
ンピーダンスで入力させなければならないという
欠点がある。
ネルの搬送波31.5KHZに対し入力音声信号が
16KHZ以上の高い周波数のところでは副チヤン
ネル信号は副チヤンネル帯域からはみ出して主チ
ヤンネル帯域に不所望な影響を与えることにな
る。逆に主信号帯域における16KHZ以上の信号
は副チヤンネル帯域に影響を与える。従つて、１
番ピンに入力される主チヤンネル信号及び２番
ピンに入力される副チヤンネル信号は、いずれ
も15KHZ以上の高い周波数に対し十分な減衰を
必要とする。更に入力端子１０，１１に入力する
ときには高いインピーダンスで入力するコンデン
サ１２，１２′によつて減衰するため十分低いイ
ンピーダンスで入力させなければならないという
欠点がある。
尚、実開昭53−41919号公報の第２図にはエン
フアシス回路とローパスフイルタを縦続に接続し
たものが示されているが、それはクロムテープ使
用時における再生周波数特性に手当を施したもの
に過ぎない。
フアシス回路とローパスフイルタを縦続に接続し
たものが示されているが、それはクロムテープ使
用時における再生周波数特性に手当を施したもの
に過ぎない。
(ハ) 考案の効果
本考案の目的は主に、副チヤンネル間で不所望
な影響を与え合うようなおそれを払拭し、且つ主
チヤンネル信号による映像信号とのビートの発生
や副チヤンネル信号による過変調を防止し、入力
端子に対し信号を供給するのにインピーダンスの
大小が問題とならないように工夫した音声多重エ
ンコーダの入力回路を提供すると共にそれを少な
い部品点数で簡単に形成できるようにすることに
ある。
な影響を与え合うようなおそれを払拭し、且つ主
チヤンネル信号による映像信号とのビートの発生
や副チヤンネル信号による過変調を防止し、入力
端子に対し信号を供給するのにインピーダンスの
大小が問題とならないように工夫した音声多重エ
ンコーダの入力回路を提供すると共にそれを少な
い部品点数で簡単に形成できるようにすることに
ある。
(ニ) 考案の構成
本考案は主チヤンネル音声信号と副チヤンネル
音声信号をマトリツクスして２つの搬送音声信号
を形成するステレオマトリツクス回路を有すると
共に出力がRFモジユレータに供給される音声多
重エンコーダ用ICに前記主チヤンネル音声信号
と副チヤンネル音声信号を与えるための入力回路
において、演算増幅器の一方の入力端子に音声信
号を与え他方の入力端子にプリエンフアシス回路
を接続し、出力端子又は前記入力端子にローパス
フイルタ回路を設け、前記出力端子と前記他方の
入力端子に接続した帰還抵抗が前記演算増幅器の
ゲインを決定するように構成し、前記ローパスフ
イルタの出力を前記ICの入力として与えるよう
にしたものである。
音声信号をマトリツクスして２つの搬送音声信号
を形成するステレオマトリツクス回路を有すると
共に出力がRFモジユレータに供給される音声多
重エンコーダ用ICに前記主チヤンネル音声信号
と副チヤンネル音声信号を与えるための入力回路
において、演算増幅器の一方の入力端子に音声信
号を与え他方の入力端子にプリエンフアシス回路
を接続し、出力端子又は前記入力端子にローパス
フイルタ回路を設け、前記出力端子と前記他方の
入力端子に接続した帰還抵抗が前記演算増幅器の
ゲインを決定するように構成し、前記ローパスフ
イルタの出力を前記ICの入力として与えるよう
にしたものである。
(ホ) 実施例
本考案を実施した第３図において、１３は主チ
ヤンネル信号が与えられる第１入力端子、１４は
副チヤンネル信号が与えられる第２入力端子であ
る。入力回路は主チヤンネル用と副チヤンネル用
の２つ１５，１６が、それら２つの回路は同一の
構成であるので、以下主チヤンネル用の入力回路
１５のみ説明し、副チヤンネル用入力回路１６は
その構成素子の記号にダツシユを付して主チヤン
ネル用入力回路と同一であることを示唆するにと
どめる。１７はプラス入力端子１８に結合コンデ
ンサ１９と抵抗２０を通して主チヤンネル信号が
入力される演算増幅器であり、そのマイナス入力
端子２１には帰還抵抗としての第１の抵抗R1と
第２及び第３のR2，R3、コンデンサC2よりなる
プリエンフアシス回路２２が接続され、そのプリ
エンフアシス回路２２の他端バイパスコンデンサ
２３を介してアースに接続されている。第１の抵
抗R1は、また第２及び第３の抵抗R2，R3と共に
演算増幅器１７のゲインを決定する。出力端子２
４には、抵抗R4、インダクタンスコイルL1、コ
ンデンサC3よりなるローパスフイルタ２５が接
続され、その出力は結合コンデンサ２６を介して
上記IC１の１番ピンに供給される。２７，２
８，２９は電源電圧＋Ｂを分圧して＋Ｂ／２の動作 電圧を演算増幅器１７に与えるための分圧抵抗で
あり、これらの抵抗は100KΩ、50KΩという大き
なものである。プリエンフアシス回路２２の特性
は第４図において横軸に周波数、縦軸にマイナス
入力端子２１への入力電圧をとつて示す。低域で
はコンデンサC2が効かないため前記入力電圧は
R2＋R3／R1＋R2＋R3×eo〔eoは出力端子２４に現われる 信号電圧〕となり、高域ではコンデンサC2 が
効くため前記入力電圧はR3／R1＋R3eoとなる。プリ エンフアシス回路は75μsecの時定数に選ばれてい
て1KHZ以上においてプリエンフアシスがかかる
ことになる。尚、入力回路１５の出力特性は第４
図とは反対極性となることは容易に理解されよ
う。第４図は演算増幅器１７のマイナス入力端子
２１に与えられる入力電圧特性であるからであ
る。演算増幅器１７は入力インピーダンスが高い
ので、第１入力端子１３に高インピーダンスで信
号を与えることができる。また比較的小さいイン
ピーダンスで信号を与えても問題は生じない。演
算増幅器のゲインを決定する第１・第２・第３の
抵抗R1，R2，R3は、プリエンフアシス回路をも
形成するのでプリエンフアシス回路２２とリミツ
タとが功く兼用構成されることになる。尚、前記
実開昭53−41919号公報ではエンフアシス用の帰
還手段によりリミツタはかからない。これに対
し、本考案では演算増幅器を用いており、演算増
幅器は＋Ｂ／２を動作点とし、上下に所定の動作範 囲（±Ｂ／２）が生じるものであるから、第３図の 構成において最大ゲイン時のフイールドバツクに
より上下対称のリミツタが行なわれる。また演算
増幅器では動作バイアスを与える箇所３０が出力
側及び入力側とは独立しているので、プリエンフ
アシス回路の時定数設定がバイアスの設定等によ
つて制約されることがなく、従つて所望のプリエ
ンフアシス特性を得ることができる。
ヤンネル信号が与えられる第１入力端子、１４は
副チヤンネル信号が与えられる第２入力端子であ
る。入力回路は主チヤンネル用と副チヤンネル用
の２つ１５，１６が、それら２つの回路は同一の
構成であるので、以下主チヤンネル用の入力回路
１５のみ説明し、副チヤンネル用入力回路１６は
その構成素子の記号にダツシユを付して主チヤン
ネル用入力回路と同一であることを示唆するにと
どめる。１７はプラス入力端子１８に結合コンデ
ンサ１９と抵抗２０を通して主チヤンネル信号が
入力される演算増幅器であり、そのマイナス入力
端子２１には帰還抵抗としての第１の抵抗R1と
第２及び第３のR2，R3、コンデンサC2よりなる
プリエンフアシス回路２２が接続され、そのプリ
エンフアシス回路２２の他端バイパスコンデンサ
２３を介してアースに接続されている。第１の抵
抗R1は、また第２及び第３の抵抗R2，R3と共に
演算増幅器１７のゲインを決定する。出力端子２
４には、抵抗R4、インダクタンスコイルL1、コ
ンデンサC3よりなるローパスフイルタ２５が接
続され、その出力は結合コンデンサ２６を介して
上記IC１の１番ピンに供給される。２７，２
８，２９は電源電圧＋Ｂを分圧して＋Ｂ／２の動作 電圧を演算増幅器１７に与えるための分圧抵抗で
あり、これらの抵抗は100KΩ、50KΩという大き
なものである。プリエンフアシス回路２２の特性
は第４図において横軸に周波数、縦軸にマイナス
入力端子２１への入力電圧をとつて示す。低域で
はコンデンサC2が効かないため前記入力電圧は
R2＋R3／R1＋R2＋R3×eo〔eoは出力端子２４に現われる 信号電圧〕となり、高域ではコンデンサC2 が
効くため前記入力電圧はR3／R1＋R3eoとなる。プリ エンフアシス回路は75μsecの時定数に選ばれてい
て1KHZ以上においてプリエンフアシスがかかる
ことになる。尚、入力回路１５の出力特性は第４
図とは反対極性となることは容易に理解されよ
う。第４図は演算増幅器１７のマイナス入力端子
２１に与えられる入力電圧特性であるからであ
る。演算増幅器１７は入力インピーダンスが高い
ので、第１入力端子１３に高インピーダンスで信
号を与えることができる。また比較的小さいイン
ピーダンスで信号を与えても問題は生じない。演
算増幅器のゲインを決定する第１・第２・第３の
抵抗R1，R2，R3は、プリエンフアシス回路をも
形成するのでプリエンフアシス回路２２とリミツ
タとが功く兼用構成されることになる。尚、前記
実開昭53−41919号公報ではエンフアシス用の帰
還手段によりリミツタはかからない。これに対
し、本考案では演算増幅器を用いており、演算増
幅器は＋Ｂ／２を動作点とし、上下に所定の動作範 囲（±Ｂ／２）が生じるものであるから、第３図の 構成において最大ゲイン時のフイールドバツクに
より上下対称のリミツタが行なわれる。また演算
増幅器では動作バイアスを与える箇所３０が出力
側及び入力側とは独立しているので、プリエンフ
アシス回路の時定数設定がバイアスの設定等によ
つて制約されることがなく、従つて所望のプリエ
ンフアシス特性を得ることができる。
第５図は本考案の他の実施例を示しており、こ
こでは演算増幅器１７の出力側でなくプラス入力
端子１８側に抵抗R5とコンデンサC4とからなる
ローパスフイルタ３１を設け、出力側からコンデ
ンサC5で帰還をかけてアクテイブフイルタ型に
構成しインダクタンスコイルL1を省略している
点が異なるだけで、略第３図と同一の構成を成し
ている。尚、第５図では発振が生じないように抵
抗２０，R5を100KΩ程度の大きな値に選んでお
くものとする。
こでは演算増幅器１７の出力側でなくプラス入力
端子１８側に抵抗R5とコンデンサC4とからなる
ローパスフイルタ３１を設け、出力側からコンデ
ンサC5で帰還をかけてアクテイブフイルタ型に
構成しインダクタンスコイルL1を省略している
点が異なるだけで、略第３図と同一の構成を成し
ている。尚、第５図では発振が生じないように抵
抗２０，R5を100KΩ程度の大きな値に選んでお
くものとする。
(ヘ) 考案の効果
本考案によれば音声多重エンコーダ用ICに対
し供給する音声信号にリミツタ作用を及ぼすよう
にしているので例えば主チヤンネル信号がRFモ
ジユレータにおいて映像信号との間でビートを起
こしたり、副チヤンネル信号がFM変調器におい
て過変調を起したりするおそれを払拭できる。ま
た前記ICに対してローパスフイルタを通して与
えるようにしているので、主、副チヤンネルの音
声信号の15KHZを越える高い部分をカツトでき、
従つて主、副チヤンネル帯域をはみ出して他方に
影響することが未然に防止できる。
し供給する音声信号にリミツタ作用を及ぼすよう
にしているので例えば主チヤンネル信号がRFモ
ジユレータにおいて映像信号との間でビートを起
こしたり、副チヤンネル信号がFM変調器におい
て過変調を起したりするおそれを払拭できる。ま
た前記ICに対してローパスフイルタを通して与
えるようにしているので、主、副チヤンネルの音
声信号の15KHZを越える高い部分をカツトでき、
従つて主、副チヤンネル帯域をはみ出して他方に
影響することが未然に防止できる。
しかも、本考案はプリエンフアシス回路、リミ
ツタ、ローパスフイルタを演算増幅器を主体に簡
潔に構成しているので部品点数も少なくて済む。
そして、入力回路に音声信号を与える音声信号供
給手段のインピーダンスが高くても、低くても問
題が生じない。前記リミツタについては演算増幅
器が動作点を中心に上下に対称的に動作範囲をも
ち、そのゲインを入力側にフイードバツクしてや
ることにより容易に構成でき、しかもリミツタと
プリエンフアシスを兼用することができるなどの
効果もあり、極めて有効である。
ツタ、ローパスフイルタを演算増幅器を主体に簡
潔に構成しているので部品点数も少なくて済む。
そして、入力回路に音声信号を与える音声信号供
給手段のインピーダンスが高くても、低くても問
題が生じない。前記リミツタについては演算増幅
器が動作点を中心に上下に対称的に動作範囲をも
ち、そのゲインを入力側にフイードバツクしてや
ることにより容易に構成でき、しかもリミツタと
プリエンフアシスを兼用することができるなどの
効果もあり、極めて有効である。
第１図は音声多重エンコーダとその従来の入力
回路を示す回路図であり、第２図はその説明図で
ある。第３図は本考案を実施した入力回路を示す
回路図であり、第４図はその説明図である。第５
図は本考案の他の実施例の回路図である。 １……音声多重エンコーダ用IC、２……ステ
レオマトリツクス回路、１５，１６……入力回
路、１７，１７′……演算増幅器、２２，２２′…
…プリエンフアシス回路、２５，２５′……ロー
パスフイルタ回路、R1，R1′……帰還抵抗（第１
の抵抗）、R2，R2′……第２の抵抗、R3，R3′……
第３の抵抗。
回路を示す回路図であり、第２図はその説明図で
ある。第３図は本考案を実施した入力回路を示す
回路図であり、第４図はその説明図である。第５
図は本考案の他の実施例の回路図である。 １……音声多重エンコーダ用IC、２……ステ
レオマトリツクス回路、１５，１６……入力回
路、１７，１７′……演算増幅器、２２，２２′…
…プリエンフアシス回路、２５，２５′……ロー
パスフイルタ回路、R1，R1′……帰還抵抗（第１
の抵抗）、R2，R2′……第２の抵抗、R3，R3′……
第３の抵抗。
Claims (1)
- 【実用新案登録請求の範囲】 主チヤンネル音声信号と副チヤンネル音声信号
をマトリツクスして２つの搬送音声信号を形成す
るステレオマトリツクス回路を有すると共に出力
がRFモジユレータに供給される音声多重エンコ
ーダ用ICに前記主チヤンネル音声信号と副チヤ
ンネル音声信号を与えるための入力回路におい
て、 演算増幅器の一方の入力端子に音声信号を入力
し、 前記演算増幅器の他方の入力端子と出力端子間
に第１の抵抗を接続すると共に、 前記他方の入力端子に第２の抵抗とコンデンサ
との並列回路に第３の抵抗が直列接続されたプリ
エンフアシス回路を接続し、 前記演算増幅器の電源端子に電源電圧の1/2の
動作電圧を印加することによつて、前記第１・第
２・第３の抵抗による所定ゲインで前記音声入力
を増幅制限すると共に、 前記演算増幅器の出力をローパスフイルタを介
して前記ICの入力信号として与えるように音声
多重エンコーダの入力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5155384U JPS60163884U (ja) | 1984-04-09 | 1984-04-09 | 音声多重エンコ−ダの入力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5155384U JPS60163884U (ja) | 1984-04-09 | 1984-04-09 | 音声多重エンコ−ダの入力回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60163884U JPS60163884U (ja) | 1985-10-31 |
| JPH0419900Y2 true JPH0419900Y2 (ja) | 1992-05-07 |
Family
ID=30570706
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5155384U Granted JPS60163884U (ja) | 1984-04-09 | 1984-04-09 | 音声多重エンコ−ダの入力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60163884U (ja) |
-
1984
- 1984-04-09 JP JP5155384U patent/JPS60163884U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60163884U (ja) | 1985-10-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4433209A (en) | Stereo/monaural selecting circuit | |
| US4712250A (en) | Tape player adapter for car radio | |
| US4747159A (en) | RF modulator | |
| JPH0419900Y2 (ja) | ||
| US4375580A (en) | AM Stereo receiver separation control | |
| JPS6125264B2 (ja) | ||
| US3472967A (en) | Switching means for am/fm/fm stereo radio receiver | |
| JPS6227580B2 (ja) | ||
| JPS6247017B2 (ja) | ||
| US3297826A (en) | Pilot-tone chain for fm stereo receiver | |
| KR960008946B1 (ko) | 신호 접속용 회로 장치 | |
| US5497242A (en) | Write current control circuit for audio recording | |
| US3339026A (en) | De-emphasis network for fm radios | |
| JPS6239858B2 (ja) | ||
| JPS6325799Y2 (ja) | ||
| US4032715A (en) | Circuit arrangement of a stereo-hunting device in a stereo decoder | |
| JP2547732B2 (ja) | リミッタ回路 | |
| JPS6031334Y2 (ja) | 高周波信号切換装置 | |
| JPS6147473B2 (ja) | ||
| JP3039932B2 (ja) | ミュート回路 | |
| JPS60247310A (ja) | 変調器 | |
| JPH0715357A (ja) | Ｒｆモジュレータ | |
| JPH02279086A (ja) | 映像信号記録装置 | |
| JPH11122582A (ja) | 周波数変調信号の復調システム | |
| JPH0659010B2 (ja) | Ｆｍ信号復調器 |