JPH04195428A - Programmable controller - Google Patents

Programmable controller

Info

Publication number
JPH04195428A
JPH04195428A JP2326621A JP32662190A JPH04195428A JP H04195428 A JPH04195428 A JP H04195428A JP 2326621 A JP2326621 A JP 2326621A JP 32662190 A JP32662190 A JP 32662190A JP H04195428 A JPH04195428 A JP H04195428A
Authority
JP
Japan
Prior art keywords
output
program
storage
double
instruction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2326621A
Other languages
Japanese (ja)
Other versions
JP2600484B2 (en
Inventor
Toshio Arai
新居 俊夫
Susumu Saito
進 斉藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2326621A priority Critical patent/JP2600484B2/en
Publication of JPH04195428A publication Critical patent/JPH04195428A/en
Application granted granted Critical
Publication of JP2600484B2 publication Critical patent/JP2600484B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)
  • Stored Programmes (AREA)
  • Programmable Controllers (AREA)
  • Testing And Monitoring For Control Systems (AREA)
  • Executing Machine-Instructions (AREA)

Abstract

PURPOSE:To easily correct program instructions by discriminating the double use of an output instruction based on stored contents of the storage circuit of a storage control means and displaying the address of a program memory also. CONSTITUTION:A program read means 200, an output instruction discriminating means 300, and a storage control means 400 are provided. After the program stored in the program memory is successively read out to register the double use of the output instruction in first and second storage circuits of the storage control means 400, the program is successively read out again from the program memory, and contents registered in first and second storage circuits are discriminated by a double write discriminating means 500, and the detection result is outputted to a display part or a printing part by an output means 600 if double write is detected. Thus, all storage positions of specific instructions related to double write in the program are reported to an operator, and the correction processing of double write instructions is easily performed.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、プログラマブルコントローラに関し、特に
作成されたプログラムの中で重複使用されているプログ
ラム命令を検出するプログラム命令の二重書きチエツク
装置を備えたプログラマブルコントローラに関する。
[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a programmable controller, and in particular includes a program instruction double-write check device for detecting program instructions that are used repeatedly in a created program. This invention relates to a programmable controller.

〔従来の技術〕[Conventional technology]

従来のプログラマブルコントローラにおけるプログラム
命令の二重書きチエツク処理手順を第6図を用いて説明
する。
The procedure for checking double writing of program instructions in a conventional programmable controller will be explained with reference to FIG.

第6図において、プログラムメモリに格納されたシーケ
ンスプログラムの先頭からプログラム命令を読み出す、
この読み出されたプログラム命令が出力命令(出力命令
の出力番号で指定された機器に情報出力を行うように指
示する命令で出力番号の二重書きは禁止されなければな
らない)であることを検出すると、読み出された出力命
令の出力番号、例えばB12に基づき、メモリ上に予め
作成しである出力番号記憶回路の中の出力番号B12に
相当する記憶領域に第6図に示すようにビット” 1”
を登録する。このビット情報は出力命令がプログラム中
に用いられていることを示す。
In FIG. 6, reading program instructions from the beginning of a sequence program stored in a program memory;
Detects that this read program instruction is an output instruction (an instruction that instructs the device specified by the output number of the output instruction to output information; double writing of the output number must be prohibited). Then, based on the output number of the read output command, for example B12, bits are stored in the storage area corresponding to the output number B12 in the output number storage circuit created in advance on the memory as shown in FIG. 1"
Register. This bit information indicates that the output instruction is used in the program.

このようにして順次にプログラム中の出力命令を検出し
、出力命令の新規の出力番号について使用登録を行う。
In this way, the output instructions in the program are sequentially detected, and the new output numbers of the output instructions are registered for use.

出力番号B12について二重書きの出力命令が検出され
たとき、記憶回路の出力番号B12に相当する領域のビ
ット情報は既に“1°゛となっていることから、この時
点で出力番号は重複使用されていることが判明する。こ
のとき、出力番号B12または出力番号を含む出力命令
を表示することによりオペレータに重複使用されている
出力番号を報らせる。このようにしてプログラムから全
ての出力命令を検出することにより二重書きの出力番号
を検出する。
When a double-write output command is detected for output number B12, the bit information in the area corresponding to output number B12 of the storage circuit is already "1°", so at this point the output number is used twice. At this time, by displaying output number B12 or the output command that includes the output number, the operator is informed of the duplicated output number.In this way, all output commands from the program are displayed. By detecting , double-written output numbers are detected.

〔発明が解決しようとす課題] このような手法に基づいて二重書きのプログラム命令(
出力命令)を検出できるようになってきたが、従来装置
では同一の出力命令を2回目に検出した時点でその出力
命令は二重書き命令であると判定する。このため1回目
に検出された出力命令は正常とみなされるので、プログ
ラム中の1回目の記憶位置、もしくはプログラムメモリ
のアドレスについては従来装置では検出できなかった。
[Problem to be solved by the invention] Based on this method, double-written program instructions (
However, in conventional devices, when the same output command is detected for the second time, it is determined that the output command is a double write command. For this reason, the output command detected the first time is considered normal, so the first storage location in the program or the address of the program memory could not be detected by the conventional device.

そこで、従来ではオペレータが表示画面上にプログラム
情報を表示したのち、表示画面上で二重書きの出力番号
を目視確認しながら、二重書きの出力命令を検出し、プ
ログラム中の誤りの出力番号に対する修正処理を施して
いる。この結果、出力の二重書きのプログラム命令につ
いての修正処理に時間がかかるという点において、従来
装置にはなお改善の余地があった。
Conventionally, the operator displays the program information on the display screen, and then visually checks the double-written output number on the display screen to detect the double-written output command and detect the output number of the error in the program. A correction has been made to the issue. As a result, there is still room for improvement in the conventional apparatus in that it takes time to correct a program instruction that causes double writing of output.

そこで、本発明に目的は前記従来装置の欠点を除去し、
プログラム中の二重書きについての特定命令の全ての記
憶位置をオペレータに報らせることにより二重書き命令
についての修正処理を容易とすることができるプログラ
ム命令の二重書きチエツク装置を提供することにある。
Therefore, the purpose of the present invention is to eliminate the drawbacks of the conventional device,
To provide a double-write check device for program instructions that can facilitate correction processing for double-write instructions by informing an operator of all storage locations of specific commands regarding double-writes in a program. It is in.

〔課題を解決するための手段〕[Means to solve the problem]

前記目的を達成するために本発明は、作成されたプログ
ラムの中から重複して使用さているプログラム命令を検
出するプログラマブルコントローラにおいて、プログラ
ムメモリからプログラムを順次読み出す読出手段と、前
記読出手段により読み出されたプログラムの内容が出力
命令であるかどうかを判定する出力命令判定手段と、出
力命令の出力番号に対応する記憶領域をもつ第1および
第2の記憶回路を有し、前記出力命令判定手段により主
力命令が検出されるごとに該出力命令と第1の記憶回路
の出力番号に対応する記憶領域の内容との排他的論理和
をとって第1の記憶回路に格納し、前記排他的論理和の
出力と第2の記憶回路の前記出力命令に対応する記憶領
域の内容との論理積をとって反転して第2の記憶領域の
該当する記す、つ領域に格納する記憶制御手段と、前記
プログラムメモリからの読み出しが絆了したのち、再度
プログラムメモリからプログラムを読出回路により読み
出してこの読み出されたプログラムの内容が出力命令と
して前記出力命令判定手段により検出されたとき、前記
記憶制御手段の第1および第2の記憶回路の記憶内容に
基づいて該出力命令の重複使用であるかどうかを判定す
る二重書き判定手段と、前記二重書き判定手段によて二
重書きは検出されたときに二重書きであることを表示部
もしくは印字部に出力する出力手段とを備えたことを特
徴とする。
In order to achieve the above object, the present invention provides a programmable controller that detects program instructions that are used repeatedly from a created program, and includes a reading means for sequentially reading out programs from a program memory, and a reading means for reading out programs by the reading means. an output instruction determining means for determining whether the content of the program executed is an output instruction; and first and second storage circuits having storage areas corresponding to output numbers of the output instructions, the output instruction determining means Every time a main instruction is detected by storage control means for logically ANDing the output of the sum and the content of the storage area corresponding to the output command of the second storage circuit, inverting the result and storing it in the corresponding area of the second storage area; After the reading from the program memory is completed, the program is read from the program memory again by the reading circuit, and when the contents of the read program are detected as an output command by the output command determining means, the storage control means double writing determining means for determining whether or not the output instruction is used repeatedly based on the memory contents of the first and second memory circuits; and double writing is detected by the double writing determining means. The present invention is characterized in that it includes an output means for outputting to a display section or a printing section that double writing is occurring when a double writing occurs.

〔作 用〕[For production]

プログラムメモリに格納されたプログラムを順次読み出
して記憶制御手段の第1および第2の記憶回路に出力命
令の重複使用を登録したのち、再度プログラムメモリか
らプログラムを順次読み出して第1および第2の記憶回
路に登録された重複使用状態により2回目以降に検出し
た出力番号は勿論のこと1回目に検出した出力番号をも
二重書きであるとして出力することができる。
After sequentially reading out the programs stored in the program memory and registering the duplicate use of the output command in the first and second storage circuits of the storage control means, the programs are read out in sequence from the program memory again and stored in the first and second storage circuits. Due to the overlapping use state registered in the circuit, not only the output number detected for the second time onwards, but also the output number detected for the first time can be outputted as being double writing.

[実施例〕 以下、図面を参照して本発明の実施例を詳細に説明する
[Embodiments] Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

第1図は本発明の一実施例に基本構成を示す。FIG. 1 shows the basic configuration of an embodiment of the present invention.

第1図において、100は後述するプログラミング装置
により作成されたプログラムを格納したプログラムメモ
リ、200はプログラムメモリ 100からプログラム
を順読み出す読出手段、300は読出手段200により
読み出されたプログラム命令が出力命令であるかどうか
を判定する出力命令判定手段、400は出力命令の出力
番号に対応した記1′?領域をもつ第1および第2の記
憶回路を有し、出力命令が二重書きされているかどうか
を第1および第2の記憶回路に登録する記憶制御手段、
 500はプログラムメモリからプログラムの読み出し
が終了して記憶制御手段の第1および第2の記憶回路に
二重書きが登録されたのち、再度プログラムメモリから
プログラムを順次読み出し、前記g[HjQ制御手段の
第1及び第2の記憶回路の登録内容に基づいて二重書き
を判定する二重書き判定手段、600は二重書きとして
検出された出力命令の情報コードやプログラムメモリの
アドレスを可視表示または印字によりプリント出力する
出力手段である。
In FIG. 1, 100 is a program memory storing a program created by a programming device to be described later, 200 is a reading means for sequentially reading the program from the program memory 100, and 300 is an output command for the program commands read by the reading means 200. Output command determining means 400 determines whether the output command is 1'? a storage control means having first and second storage circuits each having a region, and registering in the first and second storage circuits whether or not an output instruction is written twice;
500, after reading the program from the program memory is completed and double writing is registered in the first and second storage circuits of the storage control means, the program is read out sequentially from the program memory again, and the g[HjQ control means A double write determination unit 600 visually displays or prints the information code and program memory address of the output instruction detected as double write. This is an output means for printing out data.

第2図は本発明を適用したプログラミング装置の回路構
成を示す。
FIG. 2 shows a circuit configuration of a programming device to which the present invention is applied.

第2図において、中央演算処理袋W(CPU)10.シ
ステムメモリ20.プログラムメモリ30(プログラム
メモリ100) 、  ワークメモリ40.キーボード
入力装置501表示装面60(表示手段600)および
入出力インターフェース(Ilo)70がハスに共通接
続されている。
In FIG. 2, a central processing unit W (CPU) 10. System memory 20. Program memory 30 (program memory 100), work memory 40. A keyboard input device 501, a display surface 60 (display means 600), and an input/output interface (Ilo) 70 are commonly connected to the lotus.

CPUl0は装置全体の制御を司る他、プログラマブル
コントローラにおいて実行するだめのシーケンスプログ
ラムを作成、編集する処理および本発明に関わるプログ
ラム命令の二重書きチエツク処理を実行する。
In addition to controlling the entire device, the CPU 10 also executes processing for creating and editing sequence programs to be executed in the programmable controller and double-writing check processing for program instructions related to the present invention.

後述するがCPIIIOが本発明の読出手段、出力命令
判定手段、記憶制御手段、二重書き判定手段として動作
する。
As will be described later, CPIIIO operates as a reading means, an output command determining means, a storage control means, and a double writing determining means of the present invention.

システムメモリ20には読み/書き可能な不揮発性メモ
リを用いており、CPUl0の実行する制御手順および
二重書きチエツクのための第1および第2の記憶回路2
1を格納している。なお、第1および第2の記憶回路2
Iは後述のワークメモリ40に格納してもよい。
A readable/writable non-volatile memory is used as the system memory 20, and the first and second memory circuits 2 are used for control procedures executed by the CPU10 and double write check.
1 is stored. Note that the first and second memory circuits 2
I may be stored in a work memory 40, which will be described later.

この第1および第2の記憶回路2Iは第3図に示すよう
に二重構造の第1テーブル211 と第2テーブル21
2からなっており、第1テーブル211 と第2テーブ
ル212はそれぞれ出力命令の出力番号に対応させた記
憶領域を有する。
The first and second storage circuits 2I have a first table 211 and a second table 21 with a double structure, as shown in FIG.
The first table 211 and the second table 212 each have a storage area corresponding to the output number of the output command.

プログラムメモIJ30はプログラマブルコントローラ
へ転送するシーケンスプログラムを格納する。
The program memo IJ30 stores a sequence program to be transferred to the programmable controller.

キーボード入力装置50からプログラム情報が入力され
た場合はこのプログラムメモリ上で作成1編集処理を実
行する。また、フロッピーディスク記憶装置(不図示)
を介してフロッピーディスクから読み出された作成済み
のプログラム情報はプログラムメモIJ30にそのまま
格納される。
When program information is input from the keyboard input device 50, creation 1 editing processing is executed on this program memory. Also, a floppy disk storage device (not shown)
The created program information read from the floppy disk via the floppy disk is stored as is in the program memo IJ30.

ワークメモリ40はCPLIIOに対する入出力情報の
一時記憶用に用いられる。キーボード入力装置50はシ
ーケンスプログラムを構成するプログラム命令や数字1
文字情報およびCP tl’ I Oに対する動作指示
を入力する。
The work memory 40 is used for temporary storage of input/output information for the CPLIIO. The keyboard input device 50 inputs program commands and numbers 1 constituting the sequence program.
Input text information and operation instructions for CP tl' IO.

表示装置60は本発明の出力手段としてCP[llOが
ら受信の表示情報を表示する。作成または修正の対象の
シーケンスプログラムはシーケンス回路の図形形態で表
示される。
The display device 60 displays the display information received from CP[llO as an output means of the present invention. The sequence program to be created or modified is displayed in the graphical form of a sequence circuit.

11070はプログラマブルコントローラやフロッピー
ディスク装置と接続し、入出力情報の転送を行う。
11070 is connected to a programmable controller and a floppy disk device, and transfers input/output information.

このような回路構成における出力命令についての二重書
きチエツク処理を第4図および第5図のフローチャート
を参照しながら説明する。第4図はプログラムの中から
出力命令を検出し、同一の出力番号についての二重書き
を検出して記憶制御手段の第1テーブル、第2テーブル
に登録するための処理手順を示す。第5図は二重書きの
出力命令の検出およびその出力命令の情報コードおよび
プログラムメモリのアドレスの表示を行うための処理手
順を示す。
The double write check process for output commands in such a circuit configuration will be explained with reference to the flowcharts of FIGS. 4 and 5. FIG. 4 shows a processing procedure for detecting an output command from a program, detecting double writing for the same output number, and registering it in the first table and the second table of the storage control means. FIG. 5 shows a processing procedure for detecting a double-written output instruction and displaying the information code of the output instruction and the address of the program memory.

これらの処理手順は実際にはCPIIIOの実行可能な
プログラム言語で記載されている。
These processing procedures are actually written in the CPIIIO executable programming language.

オペレータによりキーボード入力装置50から二重書き
のチエツク処理が指示されると、CPUl0は第1およ
び第2テーブル211,21.2の各出力番号に対応す
る記憶領域をビット“0°゛にクリアしく第4図のステ
ップS1)、次いでプログラムカウンタのカウンタ値を
リセットしてプログラムアドレスを初期化してアドレス
iを設定する(第4図のステップS2)。次に、CPI
IIOはプログラムメモリ100から読出手段200に
よりプログラムの先頭のプログラム命令を読み出し、出
力命令判定手段300により読み出されたプログラム命
令が出力命令であるかどうかを判定する(第4図のステ
ップ53.S4)。出力命令判定手段300により読み
出されたプログラム命令が出力命令でないと判断される
とCPt1lOはプログラムカウンタのカウンタ値に基
づいて読み出されたプログラムが最終アドレスであるか
どうかを判定しく第4図のステップS8)、最終アドレ
スでない場合にはプログラムカウンタに「1」を加算し
てプログラムメモU100からのプログラムの読み出し
を行う(第4図のステップS9→S3)。
When the operator instructs double writing check processing from the keyboard input device 50, the CPU 10 clears the storage area corresponding to each output number of the first and second tables 211, 21.2 to bit “0°”. Step S1 in FIG. 4), then reset the counter value of the program counter, initialize the program address, and set address i (step S2 in FIG. 4).
The IIO reads the program instruction at the beginning of the program from the program memory 100 using the reading means 200, and the output instruction determining means 300 determines whether the read program instruction is an output instruction (step 53.S4 in FIG. 4). ). When the output instruction determining means 300 determines that the read program instruction is not an output instruction, the CPt11O determines whether the read program is at the final address based on the counter value of the program counter. In step S8), if it is not the final address, "1" is added to the program counter and the program is read from the program memo U100 (steps S9→S3 in FIG. 4).

前記出力命令判定手段300により読み出されたプログ
ラム命令が出力命令1例えばB12であったと判定され
ると(第4図のステップS4) 、CPUl0は第1テ
ーブル2】】 の出力命令の出力番号に対応する記憶領
域を読み出し、この読み出された情報とピッド1′°と
の排他的論理和をとり、その排他的論理和の出力を第1
テーブルの出力命令の出力番号に対応する記憶領域に書
き込む(第4図のステップS5.S6 )。次に、CP
IIIOは前記排他的論理和の出力と第2テーブルの前
記出力命令の出力番号に対応する記憶領域の情報との論
理積をとり、この論理積の出力を反転して第2テーブル
の出力命令の出力番号に対応する記憶領域に書き込む(
第4図のステップS7)。
When the output instruction determining means 300 determines that the read program instruction is the output instruction 1, for example B12 (step S4 in FIG. 4), the CPU 10 is set to the output number of the output instruction in the first table 2. Read the corresponding storage area, take the exclusive OR of this read information and pit 1'°, and output the exclusive OR to the first
It is written in the storage area corresponding to the output number of the table output command (steps S5 and S6 in FIG. 4). Next, C.P.
IIIO logically ANDs the output of the exclusive OR with the storage area information corresponding to the output number of the output instruction in the second table, inverts the output of this logical product, and calculates the logical product of the output instruction in the second table. Write to the storage area corresponding to the output number (
Step S7 in FIG. 4).

このようにして出力命令の二重書きがチエ・ツクされ、
例えば出力命令B12が複数回使用されていたとすると
、第1テーブル2+1 と第2テーブル212における
前記出力命令B12に対応する記憶領域は次のように変
化する。
In this way, double writing of output commands is checked,
For example, if the output instruction B12 is used multiple times, the storage areas corresponding to the output instruction B12 in the first table 2+1 and the second table 212 change as follows.

第1テーブル 第2テーブル 0回目   0      0 1回目   11 2回目   01 3回目   10 4回目   01 すなわち、第1テーブル211.第2テーブル212の
記憶内容は出力命令が2回以上重複して使用されている
場合には、第1テーブル211 と第2テーブル212
の記憶内容が一致しなくなる。
1st table 2nd table 0th time 0 0 1st time 11 2nd time 01 3rd time 10 4th time 01 That is, 1st table 211. The storage contents of the second table 212 are stored in the first table 211 and the second table 212 when the output command is used twice or more.
The memory contents no longer match.

前述のようにしてプログラムメモリ100のプログラム
が最終アドレスまでチエツクされると(第4図のステッ
プS8)、第5図の処理手順に進む。
When the program in the program memory 100 has been checked up to the final address as described above (step S8 in FIG. 4), the process proceeds to the processing procedure in FIG. 5.

第5図において、プログラムメモリ100の先頭アドレ
スに読み出しアドレスiを設定したのち、読出手段20
0によりこのアドレスのプログラム命令を読み出す(第
5図のステップ510.Sll ”)。読出手段200
により読み出されたプログラム命令が出力命令であるこ
とを出力命令判定手段300により検出する(!:(第
5図のステップ512)、この出力命令についての出力
番号1例えばnに対応する第1および第2テーブル21
1.212の記憶領域の内容を読み出しく第5図のステ
ップ513 ) 、第1および第2テーブル21]、、
212の記憶領域の内容が一致しているかどうかを判定
する(第5図のステップ514)。上述したように二重
書きの出力番号については第1および第2テーブルの記
憶内容が不一致となるので、その出力命令は二重書きと
判定される。この判定に応してCPUl0 は出力命令
を示す情報コードおよび出力番号を示す情報コードなら
びにプログラムメモリのアドレスを示す情報コードを表
示手段600に転送する(第5図のステップ515) 
In FIG. 5, after setting the read address i to the first address of the program memory 100, the read means 20
0 to read out the program instruction at this address (step 510.Sll'' in FIG. 5).Reading means 200
The output instruction determination means 300 detects that the program instruction read out is an output instruction. Second table 21
1. Read the contents of the storage area of 212 (step 513 in FIG. 5), the first and second tables 21],
It is determined whether the contents of the storage areas 212 match (step 514 in FIG. 5). As described above, since the stored contents of the first and second tables do not match regarding the output number of double writing, the output command is determined to be double writing. In response to this determination, CPU10 transfers an information code indicating the output command, an information code indicating the output number, and an information code indicating the address of the program memory to the display means 600 (step 515 in FIG. 5).
.

出力命令判定回路300によりプログラム命令が出力命
令でないと判断された場合(第5図のステップ512)
または第1及び第2テーブル211,212の記憶内容
が一致していないと判定された場合(第5図のステップ
512)には、プログラムカウンタのカウント値に基づ
いて読み出し中のアドレスがプログラムの最終アドレス
であるかどうかを判定しく第5図のステップ516 )
 、最終アドレスでない場合にはプログラムカウンタに
「1」を加算してプログラムメモリからのプログラムの
読み出しを続行しく第5図のステップ5ll)、前述と
同様の手順を繰り返す。第5図のステップ516におい
てプログラムカウンタの内容に基づいてプログラムの最
終アドレスであると判定された場合番こは二重書きチエ
ツクの手順が終了する。
When the output instruction determination circuit 300 determines that the program instruction is not an output instruction (step 512 in FIG. 5)
Alternatively, if it is determined that the stored contents of the first and second tables 211 and 212 do not match (step 512 in FIG. 5), the address being read is the last address of the program based on the count value of the program counter. (Step 516 in Figure 5)
If the address is not the final address, "1" is added to the program counter to continue reading the program from the program memory (step 5ll in FIG. 5), and the same procedure as described above is repeated. If it is determined in step 516 of FIG. 5 that the address is the final address of the program based on the contents of the program counter, the double write check procedure ends.

〔発明の効果〕〔Effect of the invention〕

以上に説明したように本発明によれば、作成されたプロ
グラムの中から重複して使用さているプログラム命令を
検出するプログラマブルコントローラにおいて、プログ
ラムメモリからプログラムを順次読み出す読出手段と、
前記読出手段により読み出されたプログラムの内容が出
力命令であるかどうかを判定する出力命令判定手段と、
出力命令の出力番号に対応する記憶領域をもつ第1およ
び第2の記憶回路を有し、前記出力命令判定手段により
主力命令が検出されるごとに該出力命令と第1の記憶回
路の出力番号に対応する記憶領域の内容との排他的論理
和をとって第1の記憶回路に格納し、前記排他的論理和
の出力と第2の記憶回路の前記出力命令に対応する記憶
領域の内容との論理積をとって反転して第2の記憶領域
の該当する記憶領域に格納する記憶制御手段と、前記プ
ログラムメモリからの読み出しが終了したのち、再度プ
ログラムメモリからプログラムを読出回路により読み出
してこの読み出されたプログラムの内容が出力命令とし
て前記出力命令判定手段により検出されたとき、前記記
憶制御手段の第1および第2の記憶回路の記憶内容に基
づいて該出力命令の重複使用であるかどうかを判定する
二重書き判定手段と、前記二重書き判定手段によて二重
書きは検出されたときに二重書きであることを表示部も
しくは印字部に出力する出力手段とを備えたことにより
、出力命令の二重書きのみを検出するだけでなく、その
出力命令の1回目の使用位置、すなわちプログラムメモ
リのアドレスをも表示するようにしたので、オペレータ
は従来のように表示画面上でプログラム命令を目視検索
する必要はなく、ただちに該当するプログラム命令を修
正することができるという効果を有する。
As explained above, according to the present invention, in a programmable controller that detects program instructions that are used repeatedly from among created programs, a reading unit that sequentially reads programs from a program memory;
output instruction determining means for determining whether the content of the program read by the reading means is an output instruction;
It has first and second storage circuits each having a storage area corresponding to an output number of an output instruction, and each time a main instruction is detected by the output instruction determining means, the output instruction and the output number of the first storage circuit are stored. an exclusive OR with the contents of the storage area corresponding to the output instruction, and store the result in the first storage circuit, and the output of the exclusive OR and the contents of the storage area corresponding to the output command of the second storage circuit. storage control means for taking the logical product of and inverting the result and storing it in the corresponding storage area of the second storage area; When the content of the read program is detected as an output instruction by the output instruction determination means, whether the output instruction is used repeatedly based on the storage contents of the first and second storage circuits of the storage control means. double writing determination means for determining whether or not double writing is present, and output means for outputting to a display unit or a printing unit that double writing is detected when double writing is detected by the double writing determination unit. This not only detects double writing of an output command, but also displays the location of the first use of the output command, that is, the program memory address. There is no need to visually search for program instructions, and the corresponding program instructions can be corrected immediately.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例の基本構成を示すブロック図
、第2図は本発明の一実施例の回路構成を示すブロック
図、第3図は本発明の一実施例の第1テーブルおよび第
2テーブルの構成を示す説明図、第4図および第5図は
第2図のCPUl0の実行する制御手順を示すフローチ
ャートであり、第6図は従来例の二重書きチエツクを示
す説明図である。 10:cPu、100ニブログラムメモリ、200:読
出手段、300:出力命令判定手段、400:記憶制御
手段、500゜二重書き判定手段、600:出力手段。 第 1 図 第 4 図 ¥ 5 図
FIG. 1 is a block diagram showing the basic configuration of an embodiment of the present invention, FIG. 2 is a block diagram showing the circuit configuration of an embodiment of the present invention, and FIG. 3 is a first table of the embodiment of the present invention. FIGS. 4 and 5 are flowcharts showing the control procedure executed by CPU10 in FIG. 2, and FIG. 6 is an explanatory diagram showing the double write check in the conventional example. It is. 10: cPu, 100 nib program memory, 200: reading means, 300: output command determining means, 400: storage control means, 500° double writing determining means, 600: output means. Figure 1 Figure 4 Figure 5

Claims (1)

【特許請求の範囲】[Claims] 1)作成されたプログラムの中から重複して使用さてい
るプログラム命令を検出するプログラマブルコントロー
ラにおいて、プログラムメモリからプログラムを順次読
み出す読出手段と、前記読出手段により読み出されたプ
ログラムの内容が出力命令であるかどうかを判定する出
力命令判定手段と、出力命令の出力番号に対応する記憶
領域をもつ第1および第2の記憶回路を有し、前記出力
命令判定手段により主力命令が検出されるごとに該出力
命令と第1の記憶回路の出力番号に対応する記憶領域の
内容との排他的論理和をとって第1の記憶回路に格納し
、前記排他的論理和の出力と第2の記憶回路の前記出力
命令に対応する記憶領域の内容との論理積をとって反転
して第2の記憶領域の該当する記憶領域に格納する記憶
制御手段と、前記プログラムメモリからの読み出しが終
了したのち、再度プログラムメモリからプログラムを読
出回路により読み出してこの読み出されたプログラムの
内容が出力命令として前記出力命令判定手段により検出
されたとき、前記記憶制御手段の第1および第2の記憶
回路の記憶内容に基づいて該出力命令の重複使用である
かどうかを判定する二重書き判定手段と、前記二重書き
判定手段によて二重書きは検出されたときに二重書きで
あることを表示部もしくは印字部に出力する出力手段と
を備えたことを特徴とするプログラマブルコントローラ
1) In a programmable controller that detects duplicated program instructions from a created program, the programmable controller includes a reading means for sequentially reading programs from a program memory, and the contents of the program read by the reading means are output instructions. It has an output instruction determination means for determining whether or not there is an output instruction, and first and second storage circuits having storage areas corresponding to output numbers of output instructions, and each time a main instruction is detected by the output instruction determination means, An exclusive OR of the output command and the contents of the storage area corresponding to the output number of the first storage circuit is taken and stored in the first storage circuit, and the output of the exclusive OR and the content of the storage area corresponding to the output number of the first storage circuit are stored. storage control means for logically ANDing the output command with the contents of the storage area corresponding to the output command and storing the inverted result in the corresponding storage area of the second storage area; and after the reading from the program memory is completed; When the program is read out from the program memory again by the reading circuit and the content of the read program is detected as an output command by the output command determination means, the storage contents of the first and second storage circuits of the storage control means a double writing determination means for determining whether or not the output command is used twice based on the double writing; and a display unit indicating that the double writing is a double writing when the double writing is detected by the double writing determining means. or an output means for outputting to a printing section.
JP2326621A 1990-11-28 1990-11-28 Programmable controller Expired - Fee Related JP2600484B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2326621A JP2600484B2 (en) 1990-11-28 1990-11-28 Programmable controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2326621A JP2600484B2 (en) 1990-11-28 1990-11-28 Programmable controller

Publications (2)

Publication Number Publication Date
JPH04195428A true JPH04195428A (en) 1992-07-15
JP2600484B2 JP2600484B2 (en) 1997-04-16

Family

ID=18189850

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2326621A Expired - Fee Related JP2600484B2 (en) 1990-11-28 1990-11-28 Programmable controller

Country Status (1)

Country Link
JP (1) JP2600484B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002251207A (en) * 2001-02-21 2002-09-06 Mitsubishi Electric Corp Programmable controller, peripheral equipment, and debug method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002251207A (en) * 2001-02-21 2002-09-06 Mitsubishi Electric Corp Programmable controller, peripheral equipment, and debug method
JP4569011B2 (en) * 2001-02-21 2010-10-27 三菱電機株式会社 Programmable controller and peripheral device thereof

Also Published As

Publication number Publication date
JP2600484B2 (en) 1997-04-16

Similar Documents

Publication Publication Date Title
JPH04195428A (en) Programmable controller
JPH08161234A (en) Method and appartus for execution and protection of linear sequence of instruction processed by processor
JPH0784894A (en) Method for writing nonvolatile memory
JP2731047B2 (en) Program operand check method
JPS6010332B2 (en) Duplicate use check device for output instructions
JPH0296864A (en) Device and method for updating data
JPS60122426A (en) Write data check system
JP3019346B2 (en) Data processing device
JPH01155452A (en) System for confirming connection of data processing system
JPH02284248A (en) Memory contents checking method
JPH1125006A (en) Memory tester
JPH11212606A (en) Programming device and program monitoring device
JPH01205357A (en) System for testing memory error detecting circuit
JPS5818719B2 (en) ROM backup touch
JPS5930301B2 (en) Screen information transfer confirmation display method
JPH01121931A (en) Inspection instrument for matching of version number
JPH0721245A (en) Method and device for drawing information processing
JPH01152099A (en) Xy plotter having plot-status display function
JPH01271844A (en) Tabletop electronic calculator
JPH03147130A (en) Operating system correcting system
JPH02188835A (en) Checking system for file write data
JPH03108037A (en) Tabulating method for computer
JPH04295931A (en) Programming device for programmable controller
JPH01112341A (en) Parity checking circuit
JPS6275826A (en) Controller with operating panel

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees