JPH04188324A - 情報処理システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、外部記憶装置を備えた、パーソナルコンピュ
ータ、ワークステーション、オフィスコンピュータ等の
情報処理装置システムに関するものである。

〔従来の技術〕

従来の情報処理装置システムにおける外部記憶装置の制
御方式は、たとえば、固定ディスク装置を外部記憶装置
とする特開昭５７−８６９１０号公報記載されているよ
うな技術が一般的である。

ここで、このような従来の一般的な情報処理システムの
構成を第５図に示す。

第５図中、１はＭＰＵ、２はテンポラリレジスタ群、３
はＭＰＵＩ内部の状態フラグ類、４はマイクロプログラ
ムカウンタ、５はインクリメンタ、６はマイクロプログ
ラムアドレス、７はＭＰＵＩの内部バス、８はマイクロ
プログラムメモリ、９は主記憶装置（メインメモリ）、
１０はディスク制御部、１１はディスクドライブ、１２
はディスク制御用のプログラムメモリ、」３はメモリバ
ス、１４はシステムバス、３０はディスク制御部を制御
するためのマイクロプロセッサである。

第６図は、前記ディスク制御部１０の詳細を示したもの
である。

図中、１００はシステムバスインタフェース制御部、１
０１はティスフキャッシュメモリ、１０２はディスクド
ライブに対するリード／ライト制御部、１０３は固定デ
ィスクコン１〜ローラ、１０４はメカニカル制御部、１
０５はシステムバスインタフェース制御部１００からマ
イクロプロセッサ３ｏに対する割込み信号、１０６は固
定ディスクコントローラ１０３からマイクロプロセッサ
３０に対する割込み信号、１０７はメカニカル制御部１
０４からマイクロプロセッサ３０に対する割込み信号、
１０８はリード／ライ１−制御部１０２と固定ディスク
コントローラ１０３間の制御信号、１０９は固定ディス
ク制御部１０内部の制御信号および制御用バス、１１０
，１１１はデータバス、１１２は制御用プログラムメモ
リ、１１３はり−１り／ライト制御部１０２とディスク
ドライブ１１間の制御信号、１１４はメカニカル制御部
１０４とディスクドライブ１１間の制御信号である。

以上のように従来の情報処理システムは構成されでおり
、中央処理装置と固定ディスク装置、それぞれにマイク
ロプロセッサをもつ構成になっており、中央処理装置側
のＭＰＵＩのもつ割込み処理機能は、マクロ命令の切れ
目ごとに受け付ける割込みである。

今、ディスク制御部１０において、論理アドレス−物理
アドレス変換、コマンドの解釈などの処理を行う必要が
生じた場合の動作について説明する。

処理の要求元であるシステムバスインタフェース制御部
（システムバスと固定ディスク装置が接続または切り離
された場合など）、固定ディスクコントローラ（転送終
了時またはディスクドライブ異常発生時など）、メカニ
カル制御部などから割込み信号が出力され、マイクロプ
ロツセツサ３０に起動がかかる。

割込みを受けたマイクロプロツセツサ３０は、それぞれ
の処理内容に応じ、ディスク制御用のプログラムメモリ
〕−２の内容に従って制御を行い、処理を実行する。

〔発明が解決しようとする課題〕

前記従来技術で示した固定ディスク装置の制御方式では
、固定ディスク装置に必ずマイクロプロセッサの機能を
有するＬＳＩ部品が必要となり、実装部品点数削減によ
る小型化を妨げるという問題があった。

そこで、本発明は、従来のシステム性能を維持しつつ、
外部記憶装置を制御するための実装部品点数を削減し、
情報処理システムの小型化を図ることを目的とする。

〔問題を解決するための手段〕

前記目的達成のために、本発明は、マイクロプログラミ
ングム方式で制御され、マイクロ命令の切れ目ごとに割
込み要求を受け付は可能なマイクロプロセッサであって
、 退避レジスタと、前記割込み要求時にマイクロプロセッ
サ内部のマイクロ命令実行に使用するテンポラリ−レジ
スタやフラグ類を格納するレジスタ等の全てのレジスタ
の内容を退避レジスタに退避させる退避回路を有するこ
とを特徴とする特許クロプロセッサを提供する。

また、本発明は、前記目的達成のために、外部記憶装置
と、マイクロ命令の切れ目にて、前記外部記憶装置より
の割込み要求を受け付け、割込み処理にて外部記憶装置
を制御する手段を備えた前記マイクロプロセッサとを有
することを特徴とする情報処理システムを提供する。

なお、前記情報処理システムにおいては、前記外部記憶
装置を固定ディスク装置としてもよい。

また、この場合、前記固定ディスク装置は、固定ディス
クドライブと固定ディスク内部バスと前記マイクロプロ
セッサのプロセッサバスとのインタフェースを制御する
システムバスインタフェース制御部と、記憶データ系の
処理を担う固定ディスクコントローラと、固定ディスク
ドライブのメカニカル系の制御を担うメカニカル制御部
を備え、前記割込み要求は、システムバスインタフェー
ス制御部、固定ディスクコントローラ、または、メカニ
カル制御部にて発生する割込み要求であり、前記割込み
処理による制御は、論理アドレス／物理アドレス変換、
コマンドの解釈、メカニカル系制御のための演算処理で
あるようにしてもよい。

〔作用〕

本発明に係るマイクロプロセッサによれば、割込み要求
をマイクロ命令の切れ目に受け付け、マイクロプロセッ
サ内部のマイクロ命令実行に使用する全てのレジスタの
内容を退避レジスタに退避する。したがい、その後の割
込み処理においては、演算部をはじめとしてマイクロプ
ロセッサ内の全ての資源を利用することができる。

そこで、マイクロプロセッサを用いることにより、マイ
クロ命令の切れ目にて、固定ディスク装置等の外部記憶
装置よりの割込み要求を受け付け、応答性の良い割込み
処理にて外部記憶装置を制御することが可能となり、従
来のシステム性能を維持しつつ、従来外部記憶装置に備
えられていたマイクロプロセッサの機能を持ったＬＳＩ
部品を削減でき、装置の小型化を図ることができる。

（以下余白） 〔実施例〕 以下、本発明に係る情報処理システムの一実施例につい
て説明する。

第１図に、本実施例に係る情報処理システムの構成を示
す。

図中、１はＭＰＵである。本実施例においては、ＭＰＵ
をマイクロプログラムの切れ目ごとに、すなわちマイク
ロレベルで割込みを受け付けるものとする。このような
マイクロレベルで割込みを受け付けるマイクロプロセッ
サとしては特開昭６１−１１５１３３号公報に記載され
ているもの等が知られている。

また、ＭＰＵＩ中、２はマクロ命令を実行するためのマ
イクロ命令で一時的に使用するＭＰＵＩ内部のテンポラ
リレジスタ群、３はマクロ命令を実行するためのマイク
ロ命令で一時的に使用する’　　ＭＰＵＩ内部の状態フ
ラグ類、４は実行するマイクロプログラムのアドレスを
指定するマイクロプログラムカウンタ、５はマイクロプ
ログラムカウンタを更新するためのインクリメンタ、６
はマイクロプログラムアドレス、７はＭＰＵの１内部バ
ス、８はマイクロプログラムを格納するためのマイクロ
プログラムメモリ、１２はディスク制御用のプログラム
メモリ、１８はマイクロプログラムレベルの割込みを受
け付けた場合のマイクロプログラムの飛び先アドレスで
あるマイクロスチールアドレス、１９はセレクタである
。

また、本実施例においては、特に、ＭＰＵ１中に、マイ
クロプログラムレベルの割込み受付は時のテンポラリレ
ジスタ群２用の退避レジスタ群１６、マイクロプログラ
ムレベルの割込み受付は時のフラグ類３用の退避レジス
タ群１７を設ける。

また、９は主記憶装置（メインメモリ）、１０は外部記
憶装置である固定ディスクを制御するディスク制御部、
１１はディスクユニット、１３はメインメモリアクセス
のためのメモリバス、１４はシステムバス、１５はマイ
クロプログラムレベルの割込みを要求するマイクロスチ
ール要求信号である。

次に、第２図に前記ディスク制御部１０の構成を示す。

図中、１００はシステムバスインタフェース制御部、１
０１はディスクキャッシュメモリ、１０２はディスクド
ライブに対するリード／ライト制御部、１０３は固定デ
ィスクコン１−ローラ、１０４はメカニカル制御部、１
０５はシステムバスインタフェース制御部１００からの
割込み信号、１０６は固定ディスクコン１〜ローラ１０
３からの割込み信号、１０７はメカニカル制御部１０４
からの割込み信号、１１５は３本の割込み信号の論理和
をマイクロスチール要求信号１５として出力する論理ゲ
ート、１０８はリード／ライト制御部１０２と固定ディ
スクコントローラ１０３間の制御信号、１０９は固定デ
ィスク制御部１０内部の制御信号および制御用バス、１
１０，１１１はデータバス、１１３はリード／ライト制
御部１０２とディスクｌくライブ１１間の制御信号、１
１４はメカニカル制御部１０４とディスクドライブ１１
間の制御信号である。

本実施例においては、実装部品点数を削減し、装置自体
の小型化を図るため、従来固定ディスク装置におけるマ
イクロプロセッサが担っていた制御を中央処理装置のマ
イクロプロセッサで行う。

以下、その動作を示す。

まず、固定ディスク装置において、論理アドレス−物理
アドレス変換、コマンドの解釈などの処理を行う必要が
生じた場合、処理の要求元であるシステムバスインタフ
ェース制御部、固定ディスクコントローラ、メカニカル
制御部などからの割込み処理の依頼が、マイクロスチー
ル要求信号１５として、ＭＰＵＩに伝えられる。

なお、本実施例においては、このマイクロスチール要求
信号１５を、システムバスインタフェース制御部１００
からマイクロプロセッサ３０に対する割込み信号１．０
５、固定ディスクコントローラ１０３からマイクロプロ
セッサ３０に対する割込み信号１０６、メカニカル制御
部１．０４からマイクロプロセッサ３０に対する割込み
信号１０７の論理和として出力しているが、３本の割込
み信号を個別のマイクロスチール要求信号としてもよい
。

さて、マイクロレベルの割込みを受けたＭＰＵ１は、そ
れぞれの処理内容に応じ、マイクロプログラムメモリ８
の中に格納されているディスク制御用のプログラム１２
の内容に従って制御を行う。

マイクロプログラムの切れ目ごとに受け付ける割込み処
理（マイクロスチール処理）と通常の割込み処理の相違
を第３図に示す。

図示するように、通常の割込み処理は機械語単位の切目
ごとに受付られ実行されるのに対し、マイクロスチール
処理はマイクロプログラムの切れ目ごとに受け付けられ
実行される。

このように、マイクロスチール処理にて、ディスク制御
を行うので、たとえば、割込み時に実行している機械語
がマルチロード命令やマルチストア命令や、分岐命令等
の実行に長期間を要するものであっても、そのマイクロ
プログラムの切れ目にて割込のを受付けて処理できるの
で、固定ディスク装置内に設けていたマイクロプロセッ
サ機能を有するＬＳＩを省いても、固定ディスク装置の
制御に関し、システム性能を劣化させることがない。

ここで、Ｍ　Ｉ）　Ｕ　１は、ディスク制御二ニット１
０の内部のシステムバスインタフェース制御部］−〇〇
、ディスクキャッシュメモリ１０１、ディスクドライブ
に対するリード／ライト制御部１０２、固定ディスクコ
ン１−ローラ１０３、メカニカル制御部１０４、をＩｌ
ｏ　（入出力装置）として、システムバス１４を介して
アクセスできるような構造としである（第２図参照）。

したがって、以上の処理により、固定ディスク装置にお
けるマイクロプロセッサを中央処理装置のマイクロプロ
セッサで代用できる、しかも前述のように応答性の良い
マイクロスチール処理で行えるので、従来の性能を失う
ことはない。

次に、ＭＰＵＩ内部の前記マイクロレベルの割込み処理
について詳細に説明する。

第１図中、ＭＰＵＩにおいて、マイクロプログラムの切
れ目ごとに受け付は可能な割込み要求であるマイクロス
チール要求信号］５を受けたセレフタ１９は、マイクロ
スチールアドレス１８゛、すなわちマイクロレベルの割
込み処理プログラムの格納されている飛び先アドレスを
、マイクロプログラムアドレス６として出力する。これ
によって、以降割込み処理に制御が移る。

また、それと同時に、マクロ命令を実行するためのマイ
クロ命令で一時的に使用するＭＰＵＩ内部のテンポラリ
レジスタ群２、およびマクロ命令を実行するためのマイ
クロ命令で一時的に使用するＭＰＵＩ内部の状態フラグ
類３を、それぞれ退避レジスタ群１６．１７にハードウ
ェアで自動的に格納する。

割込み処理終了後に、割込み処理直前に行っていた処理
に復帰することができるようにするためである。

そして割込み処理が終了した時点で、ハードウェアで元
の状態に復帰するような制御を行う。

また、マイクロスチールにともなうＭＰＵ１内部状態の
レジスタ退避、復帰をハードウェアで自動的に行うよう
にしたため、応答性のよい割込み機能を実現できる。

以上のように、退避レジスタを設け、全てのテンポラリ
レジスタ群２、状態フラグ類３をマイクロスチールにと
もない退避するので、いかなる機械語命令を実行中であ
っても、割込みを受け付けることができ、さらに割込み
処理において、演算部をはじめとしてＭＰＵＩ内の全て
の資源を利用することができる。

ここで、前記ＭＰＵＩ内部のテンポラリレジスタ群２、
およびマクロ命令を実行するためのマイクロ命令で一時
的に使用するＭＰＵＩ内部の状態フラグ類３の、退避レ
ジスタ群１６への退避、および、復帰処理について説明
する。

第４図ａに、この退避、復帰の機構の構成を。

第４図すにその動作タイミングを示す。

第４図ａにおいて、３ａがマイクロ命令の実行に使用す
るレジスタ、１７ａがこのレジスタの退避に用いる退避
レジスタ、４５．４６はセレクタである。

通常動作時、セレクタ４５は通常データ４０を、−１５
＝ セレクタ４６は通常クロック４１を選択出力する。

したがい、レジスタ３ａは通常クロック４１にて通常デ
ータ４０をラッチする。

また、マイクロ要求発生時には、退避レジスタ１７ａが
、第４図ｂ４２に示すクロックでレジスタ３ａの出力を
ラッチすることにより、レジスタ３ａの内容をラッチす
る。

一方、マイクロスチール処理後は、セレクタ４１が第４
図ｂ４２に示すクロックを選択出力し、セレクタ４５が
退避レジスタ１７ａの内容を選択出力することにより、
退避レジスタ１７ａに退避したデータをレジスタ３ａに
復帰する。

なお、以上、本発明に係る情報処理システムの一実施例
として外部記憶装置として固定ディスク装置を備えた情
報処理システムを例にとり説明したが、外部記憶装置が
フロッピーディスク装置や、光デイスク装置、磁気テー
プ装置等、他の種類の記憶装置であっても同様に実施す
ることができる。

以上のように、本実施例によれば、従来、固定ディスク
装置においてマイクロプロセッサの機能を待ったＬＳＩ
により行われていた、論理アドレス／物理アドレス変換
やコマンドの解釈などの処理を、マイクロプロセッサの
応答性の良いマイクロプログラムの切れ目ごとの割込み
処理で行うことができる。

したがい、固定ディスク装置内部にマイクロプロセッサ
の機能を持ったＬＳＩを設ける必要がなく、実装部品点
数の削減により装置の小型化を図ることができる。

〔発明の効果〕

以上説明したように、本発明に係る情報処理システムに
よれば、従来のシステム性能を維持しつつ、外部記憶装
置を制御するための実装部品点数を削減し、情報処理シ
ステムの小型化を図ることができる。

【図面の簡単な説明】

第１図は、本発明の一実施例に係る情報処理システムの
構成を示すブロック図、第２図はディスク制御部の構成
を示すブロック図、第３図はマイクロプログラムの切れ
目ごとに受け付ける割込みの原理を示した説明図、第４
図ａはレジスタの退避、復帰機構を示すブロック図、第
４図すはレジスタの退避、復帰機構の動作タイミングを
示すタイミングチャート、第５図は従来の情報処理シス
テムの構成を示すブロック図、第６図は従来のディスク
制御部の構成を示すブロック図である。 １・・ＭＰＵ、２　テンポラリレジスタ群、３　・Ｍ、
　Ｐ　Ｕ　ｌ内部の状態フラグ類、４　マイクロプログ
ラムカウンタ、５・・インクリメンタ、６　マイクロプ
ログラムア１〜レス、７−　Ｍ　Ｐ　Ｕ　ｉの内部バス
、８　マイクロプロクラムメモリ、９　・主記憶装置（
メインメモリ）、１０・・ディスク制御部、１１・・・
ディスクドライブ、１２　・ディスク制御用のプログラ
ムメモリ、１３・・メモリバス、↑４・・システムバス
、１５　マイクロスチール要求信号、１−６・・テンポ
ラリレジスタ群２用の退避レジスタ群、］７・・フラグ
類３用の退避レジスタ群、１８マイクロスチールアドレ
ス、１９　セレクタ、３ｏ　・マイクロプロセッサ、５
０１つのマイクロ命令サイクル、５　ｊ、　−１つのマ
クロ（機械語レベル）命令サイクル、５２・通常の割込
み要求、５３・・マイクロスチール要求、５４・通常の
割込み要求受付タイミング、５５　マイクロスチール要
求受付タイミング、１００　　システムバスインタフェ
ース制御部、１０１　ディスクギャッシュメモリ、１−
０２・・ディスクドライブに対するり−Ｆ／ライ１−制
御部、１０３　固定ディスクコントローラ、１０４　・
メカニカル制御部、１０５・割込み信号、１０６・・・
割込み信号、１０７・・・割込み信号、［０８制御信号
、１０９　　・制御信号および制御用バス、１　］、　
０１１１１　データバス、Ｌ］−２・制御用プログラム
メモリ、１１３　制御信号、」−１４・制御信号 出願人　株式会社　日　立　製　作　所代理人　弁理士
　　富　１）和子

Claims (1)

1. 【特許請求の範囲】 １、マイクロプログラミングム方式で制御され、マイク
   ロ命令の切れ目ごとに割込み要求を受け付け可能なマイ
   クロプロセッサであって、 退避レジスタと、前記割込み要求時にマイクロプロセッ
   サ内部のマイクロ命令実行に使用する全てのレジスタの
   内容を退避レジスタに退避させる退避回路を有すること
   を特徴とするマイクロプロセッサ。 ２、外部記憶装置と、マイクロ命令の切れ目にて、前記
   外部記憶装置よりの割込み要求を受け付け、割込み処理
   にて外部記憶装置を制御する手段を備えた請求項１記載
   のマイクロプロセッサとを有することを特徴とする情報
   処理システム。 ３、前記外部記憶装置は固定ディスク装置であることを
   特徴とする請求項２記載の情報処理システム。 ４、請求項３記載の情報処理システムであって、前記固
   定ディスク装置は、固定ディスクドライブと固定ディス
   ク内部バスと前記マイクロプロセッサのプロセッサバス
   とのインタフェースを制御するシステムバスインタフェ
   ース制御部と、記憶データ系の処理を担う固定ディスク
   コントローラと、固定ディスクドライブのメカニカル系
   の制御を担うメカニカル制御部を備え、前記割込み要求
   は、システムバスインタフェース制御部、固定ディスク
   コントローラ、または、メカニカル制御部にて発生する
   割込み要求であり、 前記割込み処理による制御は、論理アドレス／物理アド
   レス変換、コマンドの解釈、メカニカル系制御のための
   演算処理であることを特徴とする情報処理システム。