JPH04186646A - Marking method for semiconductor device and fixing method for the semiconductor device - Google Patents

Marking method for semiconductor device and fixing method for the semiconductor device

Info

Publication number
JPH04186646A
JPH04186646A JP31137490A JP31137490A JPH04186646A JP H04186646 A JPH04186646 A JP H04186646A JP 31137490 A JP31137490 A JP 31137490A JP 31137490 A JP31137490 A JP 31137490A JP H04186646 A JPH04186646 A JP H04186646A
Authority
JP
Japan
Prior art keywords
semiconductor device
semiconductor
good
defective
marking
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP31137490A
Other languages
Japanese (ja)
Inventor
Yutaka Okuaki
奥秋 裕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP31137490A priority Critical patent/JPH04186646A/en
Publication of JPH04186646A publication Critical patent/JPH04186646A/en
Pending legal-status Critical Current

Links

Landscapes

  • Lasers (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

PURPOSE:To contrive the effective utilization of a mark and to mark a semiconductor device of good quality by marking a good identification marking member on the rear of a non-defective semiconductor device. CONSTITUTION:In a semiconductor device main surface 23 where many semiconductor devices 22 are formed in a wafer 21 and the circuit function of those semiconductor devices is formed, probing is conducted for the purpose of judging whether the circuit function of the semiconductor device 22 forming a unit is good or not. That is, a prober terminal 25 is brought into contact with an external lead-through electrode formed on the main surface of the unit semiconductor device 22 and a controller 30 electrically judges whether the circuit function is good or not. As the result of that judgment, when the semiconductor device has the predetermined circuit function, a punch 40 is driven by the output from a driving circuit 34 via the controller 30 to strike a tape 43 composed of good identification marking member to stick the good identification marking member 28 on the rear 24 of a non-defective semiconductor device 26 so that the semiconductor device can be identified as non-defective.

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、半導体装置に組み込まれた半導体素子の機能
判定のマークキング方法及びその半導体素子の固定方法
に関するものである。
DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to a marking method for determining the function of a semiconductor element incorporated in a semiconductor device and a method for fixing the semiconductor element.

(従来の技術) 従来、このような分野の技術としては、例えば実開平2
−8140号公報に記載されるものがあった。
(Prior art) Conventionally, as a technology in this field, for example,
There was one described in the -8140 publication.

第2図は従来の半導体素子のマーキング装置の斜視図で
ある。
FIG. 2 is a perspective view of a conventional marking device for semiconductor devices.

この図において、lOは識別テープであり、しかも下面
が粘着面になっている。この識別テープ10は送出リー
ル11に適当な長さ巻回されている。12は巻取リール
であり、送出リール11の前方に配置され、識別テープ
10を先端側から順次巻き取る。
In this figure, IO is an identification tape, and the bottom surface is an adhesive surface. This identification tape 10 is wound around a delivery reel 11 for an appropriate length. A take-up reel 12 is arranged in front of the delivery reel 11 and sequentially takes up the identification tape 10 from the leading end side.

13は送出リール11と巻取り−ル12との間に張られ
た識別テープIOの上方に配置したバンチで、昇降自在
に構成されたバンチホルダ14に取り付けられている。
A bunch 13 is placed above the identification tape IO stretched between the delivery reel 11 and the take-up reel 12, and is attached to a bunch holder 14 that is movable up and down.

前記バンチ13は半導体ウェハ(以下、単にウェハとい
う)5に形成された半導体ベレ、トロより小さい径のも
のを使用し、下端周縁13aを尖らせ、下端面13bを
平坦面に形成されている。
The bunch 13 has a diameter smaller than that of a semiconductor tip formed on a semiconductor wafer (hereinafter simply referred to as a wafer) 5, and has a sharp lower edge 13a and a flat lower end surface 13b.

ここで、識別テープ10は、第4図に示すように、その
表面に磁性体16を被着させたものを使用する。
Here, as shown in FIG. 4, the identification tape 10 used has a magnetic material 16 adhered to its surface.

磁性体16を被着させた識別テープ10を用いると、ペ
レットマウント時、不良の半導体ペレット6に貼着され
た識別テープ片10aに磁性体16が被着されているの
で、該磁性体16を利用して、磁気吸引等の手段で自動
的に選別して不良品を除去することができる。
When the identification tape 10 to which the magnetic material 16 is adhered is used, the magnetic material 16 is adhered to the identification tape piece 10a affixed to the defective semiconductor pellet 6 during pellet mounting. Using this method, it is possible to automatically sort and remove defective products by means such as magnetic attraction.

上記構造のマーキング装置は、識別テープ10の先端を
巻取リール12に巻き付け、送出リール!■と巻取リー
ル12との間に識別テープ10を適当な長さ張り、半導
体ペレット6を多数形成したウェハ5の上方に配置する
6そして、ウェハ5と識別チー110との間にブローバ
カード(凹示なし)を挿入し、各半導体ペレ7)6.6
・・・の特性検査を行う。
The marking device with the above structure wraps the leading end of the identification tape 10 around the take-up reel 12, and then reels it onto the delivery reel! The identification tape 10 is stretched to an appropriate length between the wafer 5 and the take-up reel 12, and placed above the wafer 5 on which a large number of semiconductor pellets 6 have been formed. 7) 6.6
Performs characteristic inspection of...

検査の結果、不良の半導体ペレット6が検出されると、
その半導体ベレット6上へ識別テープ10及びバンチ1
3を移動させ、その後、パンチホルダ14を陣下させて
、第3図(a)に示すように、バンチ13にて識別テー
プ10を打ち抜き、打ち抜いた識別テープ片tOaを、
第3図(b)に示すように、バンチ13の下端面13b
にて不良の半導体ペレット6の表面に押付けて貼着する
。この後、パンチホルダ14が上昇し、バンチ13が識
別テープ10から抜けると、巻取り−ル12が回転して
識別テープ10を少し巻き取り、孔あき部15をバンチ
13からずらせる。
When a defective semiconductor pellet 6 is detected as a result of the inspection,
Identification tape 10 and bunch 1 onto the semiconductor pellet 6
3, then the punch holder 14 is moved, and as shown in FIG. 3(a), the identification tape 10 is punched out with the bunch 13, and the punched identification tape piece tOa is
As shown in FIG. 3(b), the lower end surface 13b of the bunch 13
is pressed onto the surface of the defective semiconductor pellet 6. Thereafter, when the punch holder 14 is raised and the bunch 13 is removed from the identification tape 10, the winding wheel 12 rotates to wind up the identification tape 10 a little, and the perforated portion 15 is shifted from the bunch 13.

不良の半導体ベレット6が検出される度に上記動作を繰
り返して、不良の半導体ペレット6の表面に識別テープ
片10aを貼着する。
Each time a defective semiconductor pellet 6 is detected, the above operation is repeated to attach an identification tape piece 10a to the surface of the defective semiconductor pellet 6.

検査終了後、ウェハ5はペレットマウント工程へ送られ
、ここで各半導体ベレット6.6・・・が分断され、個
々にリードフレーム等にマウントされる。このペレット
マウント時、識別テープ片10aが貼着された半導体ベ
レットは除外する。
After the inspection, the wafer 5 is sent to a pellet mounting process, where each semiconductor pellet 6, 6, . . . is divided and individually mounted on a lead frame or the like. At the time of pellet mounting, the semiconductor pellet to which the identification tape piece 10a is attached is excluded.

(発明が解決しようとする課題) しかしながら、上記構成のマーキング装置では、不良品
を磁性体識別マークを貼着して磁気吸引等の手段で自動
選別して除去するようにしているが、マークが不良品に
貼着されているので、選別後、回路機能が不良である半
導体素子と共に、貼着したマークも破棄することになり
、経済的に問題があった。
(Problem to be Solved by the Invention) However, in the marking device having the above configuration, a magnetic material identification mark is attached to defective products and automatically sorted and removed by means such as magnetic attraction. Since the marks are affixed to defective products, after sorting, the affixed marks must be discarded along with the semiconductor elements with defective circuit functions, which poses an economical problem.

本発明は、上記問題点を除去するために、良品半導体素
子の回路を形成した主表面ではなく、その裏面にマーキ
ングすることにより、マーク材の有効利用を図り得る、
しかも品質の高い半導体素子のマーキング方法及びその
半導体素子の固定方法を提供することを目的とする。
In order to eliminate the above-mentioned problems, the present invention makes it possible to effectively utilize the marking material by marking the back surface of a non-defective semiconductor element instead of the main surface on which the circuit is formed.
Moreover, it is an object of the present invention to provide a method for marking a semiconductor element with high quality and a method for fixing the semiconductor element.

(課題を解決するための手段) 本発明は、上記目的を達成するために、半導体素子のマ
ーキング方法において、半導体ウェハに形成され、た多
数の半導体素子の回路機能を良否判定する工程と、良識
別マーク部材を良品半導体素子の裏面に付着させ、マー
キングする工程とを施すようにしたものである。
(Means for Solving the Problems) In order to achieve the above object, the present invention provides a method for marking semiconductor elements, including a step of determining whether or not the circuit functions of a large number of semiconductor elements formed on a semiconductor wafer are good or bad. This method includes a step of attaching an identification mark member to the back surface of a non-defective semiconductor element and marking it.

また、半導体ウェハに形成された多数の半導体素子の回
路機能を良否判定する工程と、良品半導体素子の裏面に
良識別マークをレーザによって付す工程とを施すように
したものである。
Further, the process includes a process of determining whether the circuit functions of a large number of semiconductor elements formed on a semiconductor wafer are good or bad, and a process of attaching a good identification mark to the back surface of non-defective semiconductor elements using a laser.

更に、半導体素子の固定方法において、半導体ウェハに
形成された多数の半導体素子の回路機能を良否判定する
工程と、良品半導体素子の裏面に良識別マーク部材をマ
ーキングする工程と、良品半導体素子裏面に形成された
良識別マーク部材によって半導体素子を固着する工程と
を施すようにしたものである。
Furthermore, the method for fixing semiconductor devices includes a step of determining whether the circuit functions of a large number of semiconductor devices formed on a semiconductor wafer are good or bad, a step of marking a good identification mark member on the back side of the good semiconductor device, and a step of marking the back side of the good semiconductor device. A step of fixing the semiconductor element using the formed good identification mark member is performed.

(作用) 本発明にれば、上記したように、半導体ウェハに形成さ
れた多数の半導体素子の回路機能を良否判定し、良識別
マーク部材を良品半導体素子の裏面に付着させ、マーキ
ングする。
(Operation) According to the present invention, as described above, the circuit functions of a large number of semiconductor elements formed on a semiconductor wafer are determined to be good or bad, and a good identification mark member is attached to the back surface of the good semiconductor elements to mark them.

また、半導体ウェハに形成された多数の半導体素子の回
路機能を良否判定し、良識別マークを良品半導体素子の
裏面にレーザによって付す。
In addition, the circuit functions of a large number of semiconductor elements formed on a semiconductor wafer are determined to be good or bad, and a good identification mark is attached to the back surface of the good semiconductor elements using a laser.

更に、半導体ウェハに形成された多数の半導体素子の回
路機能を良否判定し、良品半導体素子の裏面に良識別マ
ーク部材をマーキングし、良品半導体素子の裏面に形成
された良識別マーク部材によって半導体素子を固着する
Furthermore, the circuit functions of a large number of semiconductor elements formed on the semiconductor wafer are determined to be pass/fail, and a good identification mark member is marked on the back side of the non-defective semiconductor element. to fix.

従って、マークの有効利用を図ることができ、しかも品
質の高い半導体素子のマーキングを行うことができる。
Therefore, the mark can be used effectively, and high-quality semiconductor elements can be marked.

(実施例) 以下、本発明の実施例について図面を参照しながら詳細
に説明する。
(Example) Hereinafter, an example of the present invention will be described in detail with reference to the drawings.

第1図は本発明の第1の実施例を示すウェハに形成され
た多数の半導体素子の回路機能の良否を判定するブロー
ビングとそのマーキングシステムの構成図である。なお
、従来と同一構成部分については、同一番号を付してそ
の説明を省略する。
FIG. 1 is a block diagram of a probing and marking system for determining the quality of circuit functions of a large number of semiconductor elements formed on a wafer, showing a first embodiment of the present invention. It should be noted that the same components as those in the prior art are given the same numbers and the explanation thereof will be omitted.

図中、21は半導体ウェハ、22は半導体素子、23は
半導体、素子主表面、24は半導体素子裏面、25はプ
ローバ一端子、26は良品半導体素子、27は不良品半
導体素子、28は良識別マーク部材、29はA/D変換
器、30はコントローラ、31は入力インタフェース、
32は中央処理装置(CPU)、33は出力インタフェ
ース、34は駆動回路、40はパンチ、41は送り出し
リール、42は巻取りリール、43は識別マーク部材か
らなるテープである。
In the figure, 21 is a semiconductor wafer, 22 is a semiconductor element, 23 is a semiconductor, the main surface of the element, 24 is the back surface of the semiconductor element, 25 is a prober terminal, 26 is a good semiconductor element, 27 is a defective semiconductor element, and 28 is a good identification a mark member, 29 an A/D converter, 30 a controller, 31 an input interface,
32 is a central processing unit (CPU), 33 is an output interface, 34 is a drive circuit, 40 is a punch, 41 is a feed reel, 42 is a take-up reel, and 43 is a tape consisting of an identification mark member.

第1図において、ウェハ21には多数の半導体素子22
が形成され、その回路機能が形成された半導体素子主表
面23において、単位となる半導体素子22の回路機能
の良否判定を行うためブロービングを行う。即ち、プロ
ーバ一端子25を単位半導体素子22の主表面に形成さ
れた外部導出電極(図示なし)に接触させて、コントロ
ーラ30にて電気的に回路機能の良否を判定する。
In FIG. 1, a wafer 21 includes a large number of semiconductor elements 22.
Blobbing is performed on the main surface 23 of the semiconductor element on which the circuit function is formed, in order to determine the quality of the circuit function of the semiconductor element 22 serving as a unit. That is, the prober terminal 25 is brought into contact with an external lead-out electrode (not shown) formed on the main surface of the unit semiconductor element 22, and the controller 30 electrically determines whether the circuit function is good or bad.

その判定の結果、所定の回路機能を有する場合には、コ
ントローラ30を経て駆動回路34からの出力により、
パンチ40を駆動して、良品半導体素子26には、良識
別マーク部材からなるテープ43をパンチ40によって
叩くことにより半導体素子裏面24に良識別マーク部材
2Bを貼着させ、良品であることが識別できるようにす
る。
As a result of the determination, if the circuit has a predetermined function, the output from the drive circuit 34 via the controller 30 causes the
The punch 40 is driven to hit the tape 43 made of a non-defective identification mark member on the non-defective semiconductor element 26, thereby pasting the non-defective identification mark member 2B on the back surface 24 of the semiconductor element, thereby identifying the non-defective semiconductor element 26. It can be so.

回路機能が不良品半導体素子27には良識別マーク部材
28は貼着させない。
The good identification mark member 28 is not attached to the semiconductor element 27 whose circuit function is defective.

次工程にて、スクライビング、個片分割された半導体素
子の中から良識別マーク部材28のない個片は不良品と
して除外する。
In the next step, from among the semiconductor elements that have been scribed and divided into individual pieces, the individual pieces without the good identification mark member 28 are excluded as defective products.

第5図は本発明の第2の実施例を示すウェハに形成され
た多数の半導体素子の回路機能を判定するブロービング
及びそのマーキングシステムの構成図である。なお、前
記実施例と同様の部分には同じ番号を付し、それらの説
明は省略する。
FIG. 5 is a block diagram of a probing and marking system for determining the circuit functions of a large number of semiconductor elements formed on a wafer, showing a second embodiment of the present invention. Note that the same numbers are given to the same parts as in the above embodiment, and the explanation thereof will be omitted.

この実施例においては、パンチ40に代えてレーザ装置
50を用いるようにしている。即ち、プローバ一端子2
5を単位半導体素子22の主表面23に形成された外部
導出電極(図示なし)に接触させて、コントローラ30
にて電気的に回路機能を判定する。
In this embodiment, a laser device 50 is used instead of the punch 40. That is, one terminal of the prober and two
5 in contact with an external lead-out electrode (not shown) formed on the main surface 23 of the unit semiconductor element 22, and the controller 30
The circuit function is determined electrically.

その判定の結果、所定の回路機能を有する場合には、コ
ントローラ30を経た駆動回路34からの出力はレーザ
、装置50の駆動により、良品半導体素子26の裏面に
良識別マーク51を付ける。
As a result of the determination, if the semiconductor device 26 has a predetermined circuit function, the output from the drive circuit 34 via the controller 30 is driven by a laser and the device 50 to mark a good identification mark 51 on the back surface of the non-defective semiconductor device 26.

ところで、従来のように、レーザでもって不良品半導体
素子表面にマーキングすると、瞬間的に高温化したマー
キングエリアから、溶融したウェハ表面部材が飛散する
ことによって、良品半導体素子主表面に付着する。その
ため、ワイヤボンド、スクライビング等において、傷や
電極部のクラック等の不具合が発生する。
By the way, when marking the surface of a defective semiconductor element with a laser as in the past, the molten wafer surface material scatters from the marking area, which becomes instantly hot, and adheres to the main surface of the non-defective semiconductor element. Therefore, defects such as scratches and cracks in the electrode portion occur during wire bonding, scribing, etc.

この実施例においては、かかる不都合をなくすことがで
きる。
In this embodiment, such inconvenience can be eliminated.

第6図は本発明の第3の実施例を示すウェハのマーキン
グ状態を示す図である。なお、従来と同一構成部分につ
いては、同一番号を付してその説明を省略する。
FIG. 6 is a diagram showing a marking state of a wafer showing a third embodiment of the present invention. It should be noted that the same components as those in the prior art are given the same numbers and the explanation thereof will be omitted.

この実施例においては、例えばポリエステルチーブに所
定の形状に加工した良識別マーク部材の両面に、粘着材
を形成した良識別マークダイボンド部材からなるテープ
60を、パンチ40で半導体素子裏面24に押圧貼着さ
せて良識別マークダイボンド部材61を付着させて、良
識別マークとする。または、比較的軟らかい金属で、貼
着性の大きい、インジウム金属をテープ状に加工して、
識別マークダイボンド部材テープとして用いて、パンチ
で所定の形状に打ち抜き、半導体素子裏面に貼着させて
、識別マークとして使用するようにしてもよい。
In this embodiment, a tape 60 made of a good identification mark die-bonding member with an adhesive formed on both sides of a good identification mark member processed into a predetermined shape from a polyester tube, for example, is pressed onto the back surface 24 of the semiconductor element using a punch 40. Then, a good identification mark die bonding member 61 is attached to form a good identification mark. Alternatively, indium metal, which is a relatively soft metal with great adhesive properties, is processed into a tape shape.
It may be used as an identification mark die-bonding member tape, punched into a predetermined shape, and affixed to the back surface of a semiconductor element to be used as an identification mark.

このようにして、良品半導体素子の裏面に良識別マーク
が形成される。
In this way, a non-defective identification mark is formed on the back surface of the non-defective semiconductor element.

更に、半導体素子の製造にあたりその識別マークをダイ
スボンド材として、溶融、接着等の方法によって、半導
体素子を素子搭載部、例えばアイランドや基板上に固着
するようにしたので、識別マーク部材とダイスボンド材
を併用することができ、工程の簡略化、資源の有効利用
を図ることができる。
Furthermore, when manufacturing a semiconductor element, the identification mark is used as a die bond material and the semiconductor element is fixed to the element mounting part, such as an island or a substrate, by methods such as melting or adhesion. Materials can be used together, simplifying the process and making effective use of resources.

なお、第1実施例及び第3実施例においては、マーキン
グ時にウェハに上方に向かう力が加わるので、この力を
受けるために、ウェハコーナをクランパのような固定治
具を用いて保持する。
In the first and third embodiments, an upward force is applied to the wafer during marking, so a fixing jig such as a clamper is used to hold the wafer corner in order to receive this force.

また、本発明は上記実施例に限定されるものではなく、
本発明の趣旨に基づいて種々の変形が可能であり、これ
らを本発明の範囲から排除するものではない。
Furthermore, the present invention is not limited to the above embodiments,
Various modifications are possible based on the spirit of the present invention, and these are not excluded from the scope of the present invention.

(発明の効果) 以上、詳細に説明したように、本発明によれば、良品半
導体素子の裏面に良識別マーク部材をマーキングするよ
うにしたので、マークの有効利用を図ることができ、し
かも品質の高い半導体素子のマーキングを行うことがで
きる。
(Effects of the Invention) As described above in detail, according to the present invention, a good identification mark member is marked on the back side of a non-defective semiconductor element, so that it is possible to effectively utilize the mark, and to improve quality. It is possible to mark semiconductor devices with high accuracy.

また、識別マーク部材を良品半導体素子の固着材を兼ね
るようにすることにより、工程を簡略化し、半導体装置
を安価に製造することができる。
Moreover, by making the identification mark member also serve as a fixing material for non-defective semiconductor elements, the process can be simplified and the semiconductor device can be manufactured at low cost.

更に、マーキングとしてレーザが利用できるので、作業
時間が早く、取扱が容易であり、例えば、インク等を使
用するよりも安価である。
Furthermore, since a laser can be used for marking, the working time is quick, the handling is easy, and it is cheaper than, for example, using ink.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の第1の実施例を示すウェハに形成され
た多数の半導体素子の回路機能を判定するブロービング
とそのマーキングシステムの構成図、第2図は従来の半
導体素子のマーキング装置の斜視図、第3図は従来の半
導体素子のマーキング工程図、第4図は従来の半導体素
子のマーキングに用いる識別テープの断面図、第5図は
本発明の第2の実施例を示すウェハに形成された多数の
半導体素子の回路機能を判定するブロービング及びその
マーキングシステムの構成図、第6図は本発明の第3の
実施例を示すウェハのマーキング状態を示す図である。 21・・・ウェハ、22・・・半導体素子、23・・・
半導体素子主表面、24・・・半導体素子裏面、25・
・・プローバ一端子、26・・・良品半導体素子、27
・・・不良品半導体素子、28・・・良識別マーク部材
、29・・・A/D変換器、30・・・コントローラ、
31・・・入力インタフェース、32・・・中央処理装
置(CPU)、33・・・出力インタフェース、34・
・・駆動回路、40・・・パンチ、41・・・送り出し
リール、42・・・巻取りリール、43・・・識別マー
ク部材からなるテープ、50・・・レーザ装置、51・
・・マーク、60・・・良識別マークダイボンド部材か
らなるテープ、61・・・良識別マークダイボンド部材
。 Nノ                     \ノ
第6図
Fig. 1 is a block diagram of a blobbing and its marking system for determining the circuit functions of a large number of semiconductor elements formed on a wafer, showing a first embodiment of the present invention, and Fig. 2 is a conventional marking apparatus for semiconductor elements. 3 is a diagram of a conventional marking process for semiconductor devices, FIG. 4 is a cross-sectional view of an identification tape used for conventional marking of semiconductor devices, and FIG. 5 is a wafer showing a second embodiment of the present invention. FIG. 6 is a block diagram of a probing and marking system for determining the circuit functions of a large number of semiconductor elements formed in a semiconductor device, and FIG. 6 is a diagram showing a marking state of a wafer showing a third embodiment of the present invention. 21... Wafer, 22... Semiconductor element, 23...
Semiconductor element main surface, 24... Semiconductor element back surface, 25.
... Prober one terminal, 26 ... Good semiconductor element, 27
Defective semiconductor element, 28 Good identification mark member, 29 A/D converter, 30 Controller,
31... Input interface, 32... Central processing unit (CPU), 33... Output interface, 34.
... Drive circuit, 40... Punch, 41... Delivery reel, 42... Take-up reel, 43... Tape made of identification mark member, 50... Laser device, 51...
... Mark, 60... Tape made of good identification mark die-bonding member, 61... Good identification mark die-bonding member. Nノ\ノFig.6

Claims (3)

【特許請求の範囲】[Claims] (1) (a)半導体ウェハに形成された多数の半導体素子の回
路機能を良否判定する工程と、 (b)良識別マーク部材を良品半導体素子の裏面に付着
させ、マーキングする工程とを施すことを特徴とする半
導体素子のマーキング方法。
(1) (a) A process of determining whether the circuit functions of a large number of semiconductor elements formed on a semiconductor wafer are good or bad; (b) A process of attaching a good identification mark member to the back side of a good semiconductor element to mark it. A marking method for semiconductor devices characterized by:
(2) (a)半導体ウェハに形成された多数の半導体素子の回
路機能を良否判定する工程と、 (b)良品半導体素子の裏面に良識別マークをレーザに
よって付す工程とを施すことを特徴とする半導体素子の
マーキング方法。
(2) (a) A step of determining whether the circuit functions of a large number of semiconductor elements formed on a semiconductor wafer are good or bad; and (b) a step of attaching a good identification mark to the back side of a non-defective semiconductor element using a laser. marking method for semiconductor devices.
(3) (a)半導体ウェハに形成された多数の半導体素子の回
路機能を良否判定する工程と、 (b)良品半導体素子の裏面に良識別マーク部材をマー
キングする工程と、 (c)良品半導体素子の裏面に形成された良識別マーク
部材によって半導体素子を固着する工程とを施すことを
特徴とする半導体素子の固定方法。
(3) (a) A process of determining whether the circuit functions of a large number of semiconductor elements formed on a semiconductor wafer are acceptable; (b) a process of marking a good identification mark member on the back side of a non-defective semiconductor element; (c) a process of marking a non-defective semiconductor element; 1. A method for fixing a semiconductor device, comprising the step of fixing the semiconductor device using a good identification mark member formed on the back surface of the device.
JP31137490A 1990-11-19 1990-11-19 Marking method for semiconductor device and fixing method for the semiconductor device Pending JPH04186646A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31137490A JPH04186646A (en) 1990-11-19 1990-11-19 Marking method for semiconductor device and fixing method for the semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31137490A JPH04186646A (en) 1990-11-19 1990-11-19 Marking method for semiconductor device and fixing method for the semiconductor device

Publications (1)

Publication Number Publication Date
JPH04186646A true JPH04186646A (en) 1992-07-03

Family

ID=18016411

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31137490A Pending JPH04186646A (en) 1990-11-19 1990-11-19 Marking method for semiconductor device and fixing method for the semiconductor device

Country Status (1)

Country Link
JP (1) JPH04186646A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100379093B1 (en) * 1998-08-31 2003-07-23 앰코 테크놀로지 코리아 주식회사 Marking method of semiconductor package
KR100461024B1 (en) * 2002-04-15 2004-12-13 주식회사 이오테크닉스 Chip-scale marker and marking method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100379093B1 (en) * 1998-08-31 2003-07-23 앰코 테크놀로지 코리아 주식회사 Marking method of semiconductor package
KR100461024B1 (en) * 2002-04-15 2004-12-13 주식회사 이오테크닉스 Chip-scale marker and marking method

Similar Documents

Publication Publication Date Title
JP3504543B2 (en) Semiconductor device separation method and device, and semiconductor device mounting method
US6551906B2 (en) Method of fabricating semiconductor device
TWI283457B (en) Manufacturing method of semiconductor device
US20020046450A1 (en) Method and system for mounting semiconductor device, semiconductor device separating system, and method for fabricating IC card
JP2001160566A (en) Forming method of pin-shape wire or the like
JP2006222119A (en) Method of manufacturing semiconductor device
US4913336A (en) Method of tape bonding
JPH04186646A (en) Marking method for semiconductor device and fixing method for the semiconductor device
JP2925074B2 (en) LOC semiconductor chip package and method of manufacturing the same
JP4462638B1 (en) Pasting device and classification pasting method
JP2002151528A (en) Die bonding sheet sticking device and method of sticking die bonding sheet
JPH06302572A (en) Manufacture of semiconductor device and tape adhering and peeling apparatus
JP2004153270A (en) Method and equipment for separating semiconductor devices and method for mounting semiconductor devices
JP2003197715A (en) Equipment for pasting semiconductor chip to reel tape
JP3372313B2 (en) Wire bonding equipment
TW554458B (en) Handler for TCP and method for detecting head TCP
JPS6225889Y2 (en)
JP3618268B2 (en) Manufacturing method of semiconductor device
JPS61207046A (en) Autohandler for selection of tape carrier semiconductor device
JPS62115748A (en) Formation of gold bump
JP3011142B2 (en) Die bonding apparatus and die bonding method
JPH0236545A (en) Measuring device for semiconductor element
JP2924254B2 (en) Die bonding method
JPH08148545A (en) Sensing method of small chip
JP2010114117A (en) Ic chip sorting method and ic chip sorter