JPH041841A - 識別番号付与方式 - Google Patents

識別番号付与方式

Info

Publication number
JPH041841A
JPH041841A JP2103803A JP10380390A JPH041841A JP H041841 A JPH041841 A JP H041841A JP 2103803 A JP2103803 A JP 2103803A JP 10380390 A JP10380390 A JP 10380390A JP H041841 A JPH041841 A JP H041841A
Authority
JP
Japan
Prior art keywords
bus
identification number
decoder
masters
bus master
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2103803A
Other languages
English (en)
Inventor
Toshihiko Motobayashi
稔彦 本林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2103803A priority Critical patent/JPH041841A/ja
Publication of JPH041841A publication Critical patent/JPH041841A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は識別番号付与方式に関し、特にマルチファーム
ウェアシステムの複数のバスマスタに対する識別番号付
与方式に関する。
〔従来の技術〕
従来、システム内に複数のバスマスタが存在しバスマス
タ同士の通信を行なう際に必要になる相手バスマスタの
識別番号を付与する方法として、各バスマスタパッケー
ジにハードウェア的に番号を付与してしまう第1の方法
(例えばスイッチ等でシステム内でユニークな識別番号
をそれぞれのバスマスタに設定する等の方法)、または
バスマスタと1対1に対応することが明確なバス排他制
御用のバス要求信号に番号を与えてバスマスタが自分に
与えられたバス要求信号の番号を知る機構を有すること
によりシステム内でのユニークな番号を割り振る第2の
方法がある。
〔発明が解決しようとする課題〕
上述した従来の識別番号付与方式において、ハードウェ
ア的に番号を付与する第1の方法はシステム上のフレキ
シビリティが低いだけではなくスイッチ等で付与すると
きは設定ミスによる重複番号設定等の危険が残る。固定
値でバスマスタに識別番号を設定する場合は同一機能の
バスマスタが複数存在するようなシステムにおいては同
一ユニットであるのに識別番号を別々にしなければなら
ないという不都合が生じる。また、バス排他制御用のバ
ス要求信号に番号を与えてバスマスタにシステム内での
ユニークな番号を割り振る第2の方法ではバスマスタユ
ニットの実装位置と識別番号の割り当てが決定してしま
うため、ユニットの実装位置と識別番号の関係を簡単に
変更することが困難であるという欠点がある。
〔課題を解決するための手段〕
本発明の識別番号付与方式は、バス使用権の排他制御部
を有し複数のバスマスタがシステムバスに接続された共
有メモリ等をアクセスするシステムであって各バスマス
タが固有の識別番号を有しプロセッサ間通信を行なうマ
ルチファームウェアシステムにおいて、前記バスマスタ
があるIOアドレスをリードアクセスしたときにそのバ
スマスタに割り当てられるバス要求信号を入力として、
そのバスマスタに割り当てられる識別番号を出力するよ
うにあらかじめプログラムされたデコーダを有し、前記
デコーダの出力をIOボートに出力するようにしたこと
を特徴とする。
〔実施例〕
次に、本発明について図面を参照して説明する。
第1図は本発明の識別番号付与方式の一実・絶倒を示す
システムブロック図である。
第1図に示すマルチファームウェアシステムはバス使用
権の排他制御を行なうバス排他制御部2を有し、それぞ
れ固有の識別番号を有する複数のバスマスタ4.5.6
は共通のシステムバス1に接続されていて、各バスマス
ク4,5.6は共通メモリ3をアクセスすることができ
る。共通メモリ3はシステム内で定義されるメインバス
マスタによって初期化されているとする。
マルチファームウェアシステムにおいて、ファームウェ
ア間通信は処理を依頼する相手の識別番号をキーにして
コマンドの発行処理を行なうのが一般的であり、コマン
ドの発行処理は割り込み信号が広く使用される。割り込
み信号はシステムバス1上にマツピングされるボートア
ドレスアクセス処理によって実現するが、このボートは
各バスマスタパッケージに用意されてファームウェア間
通信に寄与することになる。本実施例はこのボートのア
ドレスに識別番号を使用できる構成にしている。
各バスマスタ4,5.6は初期設定処理時に自分の識別
番号を知らなければならない。自分に割り当てられた識
別番号を得たならば、その値を識別番号表定レジスタ(
以下REG)9,10゜11にそれぞれ設定することに
より他のバスマスタのアクセスが可能になる。
初期設定時、各バスマスタ4.5.6はシステムで定義
された特定の工○アドレスを読み出す。
この識別番号読出しボート(以下l0P)8は現在シス
テムバス1をアクセスしているバスマスタが使用してい
るバス要求信号を入力してその要求信号に対応する識別
番号を出力する識別番号出力デコーダ(以下ROM>7
に接続されており、自分の識別番号を読み出すことがで
きる。
次に、各バスマスタ4,5.6.は自分に割り当てられ
た識別番号の値をオフセットにした共通メモリ3の指定
のメモリエリアに自バスマスタの機能を示すコードを設
定する。例えばこのテーブルの先頭メモリアドレスを「
1oooH」とすると、識別番号“’0OOOH″のバ
スマスタは「1000H+0O00HJのメモリアドレ
スに自バスマスタ機能を示すコードを書き込む。識別番
号”0001H”のバスマスタはrlo00H+000
1HJのメモリアドレスに自バスマスタの機能を示すコ
ードを書き込む。
この作業が完了すると、テーブルのデータを調べること
により、ファームウェア間通信を行なうべき機能を有す
る相手のバスマスタを知ることができ、その値を格納し
ているテーブルのオフセットアドレスが相手バスマスタ
の識別番号となり、この値をキーにしてファームウェア
間通信処理を行なうことが可能になる。
〔発明の効果〕
以上説明したように本発明は、各バスマスタに割り当て
られるバス要求信号に対応した識別番号情報を出力する
デコーダを用意することにより、複数のバスマスタに効
果的に識別番号を付与することを可能とする。つまり、
ハードウェアの制約を極力少なくし、バス要求信号のプ
ライオリティ等を意識することなくシステムの変更に対
しても柔軟に対応できる効果を有する。
【図面の簡単な説明】
第1図は本発明の識別番号付与方式の一実施例を示すシ
ステムブロック図である。 1・・・システムバス、2・・・バス排他制御部、3・
・・共通メモリ、4,5.6・・・バスマスタ、7・・
・識別番号出力デコーダ(ROM) 、8・・・識別番
号読比しボート(IOP)、9,10.11・・・識別
番号設定レジスタ(REG)。

Claims (1)

    【特許請求の範囲】
  1.  バス使用権の排他制御部を有し複数のバスマスタがシ
    ステムバスに接続された共有メモリ等をアクセスするシ
    ステムであって各バスマスタが固有の識別番号を有しプ
    ロセッサ間通信を行なうマルチファームウェアシステム
    において、前記バスマスタがあるIOアドレスをリード
    アクセスしたときにそのバスマスタに割り当てられるバ
    ス要求信号を入力として、そのバスマスタに割り当てら
    れる識別番号を出力するようにあらかじめプログラムさ
    れたデコーダを有し、前記デコーダの出力をIOポート
    に出力するようにしたことを特徴とする識別番号付与方
    式。
JP2103803A 1990-04-19 1990-04-19 識別番号付与方式 Pending JPH041841A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2103803A JPH041841A (ja) 1990-04-19 1990-04-19 識別番号付与方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2103803A JPH041841A (ja) 1990-04-19 1990-04-19 識別番号付与方式

Publications (1)

Publication Number Publication Date
JPH041841A true JPH041841A (ja) 1992-01-07

Family

ID=14363562

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2103803A Pending JPH041841A (ja) 1990-04-19 1990-04-19 識別番号付与方式

Country Status (1)

Country Link
JP (1) JPH041841A (ja)

Similar Documents

Publication Publication Date Title
RU2157000C2 (ru) Архитектура процессора ввода-вывода, который объединяет мост межсоединения первичных компонент
EP1012734B1 (en) Address translation in computer bus bridge devices
KR100344132B1 (ko) 컴퓨터 메모리 인터페이스용 장치와, 휴대용 이동 컴퓨터와 그 컴퓨터에서의 프로그램 명령 페치 및 데이타 기록/판독 요청 수행 방법
GB2337141A (en) Coupling devices to a bus bridge in an intelligent I/O controller
US5761455A (en) Dynamic bus reconfiguration logic
US6078742A (en) Hardware emulation
JP3209013B2 (ja) アドレス空間を保護するシステム及び方法
US5933613A (en) Computer system and inter-bus control circuit
EP0532690B1 (en) Method and apparatus for managing page zero memory accesses in a multi-processor system
JPH01298457A (ja) コンピュータシステム
US5408612A (en) Microprocessor system for selectively accessing a processor internal register when the processor has control of the bus and partial address identifying the register
KR950012734B1 (ko) 컴퓨터 시스템
JPH041841A (ja) 識別番号付与方式
JPH04157556A (ja) 識別番号付与方式
KR100362061B1 (ko) 로칼 버스 제어 장치
JPS63182933A (ja) 識別番号割り当て方法
JPH03257655A (ja) 識別番号付与方式
JPH10254767A (ja) メモリ制御装置及び該メモリ制御装置によるメモリシステム
JP2503059B2 (ja) 異種バス間接続装置
EP0528773A1 (en) A system for performing dynamically the configuration of expansion boards on personal computers having a standard bus
JP2612715B2 (ja) アドレスバス制御装置
JP3211694B2 (ja) マルチプロセッサ接続方式
JPH06314231A (ja) 共用メモリアクセス制御方法
JPH03166640A (ja) マルチプロセッサシステム
JPS61234447A (ja) バス獲得制御装置