JPH04181809A - 集積回路装置の負荷駆動回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、例えばプラズマ表示パネルの画素のような負
荷を駆動するため集積回路装置に複数個組み込まれる負
荷駆動回路に関する。

Ｊ従来の技術〕 最近では集積回路装置に組み込んだ出力回路により直接
に外部の負荷を駆動する例が多くなって来ており、例え
ばプラズマ表示パネル用ではその画素をそれぞれ駆動す
る回路が数十個以上組み込まれる。かかる負荷駆動回路
としては、負荷′を流が小さい場合はいわゆる万一ブン
コレクタ方式やオーブントルイン方式でよいが、より大
きな駆動能力が要求される場合はブツシュプル方式が採
用される。以下、この方式の負荷駆動回路の従来例を第
５図を参照して簡単に説明する。

第５図の上部に示されたプラズマ表示パネルの各画素等
の負荷ｌをそれぞれ駆動するため、その下側に示された
ｎ個の負荷駆動回路４１〜４ｎが集積回路装置に組み込
まれる。これらの負荷駆動回路はこの従来例では同じｎ
チャネル形の２個の電界効果トランジスタ１１と１２を
１対のｉｉｓ電位点ＶとＥの間に直列接続したいわゆる
トーテムポール形で、百出力トランジスタ１１と１２の
相互接続点から各負荷ｌ用の出力端子Ｔｏが導出される
。

負荷駆動回路４１〜４ｎにそれぞれ負荷１に対する駆動
指令Ｄ１〜Ｏｎ、例えば各画素への表示データが与えら
れる。この駆動指令Ｄｌ＝Ｄｎは’）ｆ、、”Ｌ、いず
れかの値をとる論理信号で、出力トランジスタ１１には
これがそのまま、出力トランジスタ１２にはインバータ
１３によるその補指令がそれぞれ与えられ、従って出力
トランジスタ１１と１２は交互に開閉操作される。各出
力端子Ｔｏに接続された負荷１はこの例では電源電位点
Ｖに共通接続されているので、各負荷１は対応する駆動
指令ＤＩ＝Ｉ）ｎの論理状態が％のとき二よ非駆動状態
に、ｂのときは駆動状態にそれぞれ！かれる。

〔発明が解決しようとする課題〕

負荷駆動回路を上述のようなプッシュプル方式とし、そ
の１対の出力トランジスタにオン抵抗の小なものを用い
ることにより負荷駆動能力を高め得るが、用途によって
は複数個の負荷駆動回路を同し論理状態の駆動指令によ
り動作させることがあり、この場合１対の電源電位点間
に非常に大きな短絡電流が発生する問題がある。

この短絡電流が発生する原因は、負荷駆動回路の１対の
出力トランジスタが上述のように交互二二開閉動作する
ものの、それらの開閉状態が変わる過渡期に同時にオン
状態になる期間が短時間存在する点にある。よく知られ
ていることであるが、まずこれを第６図を参照して説明
する。

第６図（ａ）のように駆動指令りが時刻Ｌａに“−Ｌか
らｈに１時刻ｔｂにＵから−にそれぞれ変化するものと
する。この指令をそのまま受ける同図（ｂ）の出力トラ
ンジスタ１１の状態はこれら時刻後のその動作時間ｔｏ
内に図のようにオフからオンに、またオンからオフにそ
れぞれ変化するが、同［ｋ　（Ｃ）の方の出力トランジ
スタ１２の状態はそれよりインバータ１３の動作時間ｔ
ｄだけ遅れた動作時間ｔｏ内にオンからオフに、またオ
フからオンにそれぞれ変化する。

この結果、出力トランジスタエ２のオンからオフへの動
作が遅れる時刻ｔａ後の経過の方が時刻ｔｂ後の経過よ
り両トランジスタ１１と１２が同時にオン状態にある時
間が長くなって、時刻ｔｂ後の短絡電流ｒｂよりずっと
大きな短絡電流１ａが流れる。

第７図は第５図の負荷駆動回路４１〜４ｎに対する駆動
指令りが第７図ｆａ）に示すように上述の時刻ｔａにＬ
かろ亘に一斉に変化した場合の経過を示す。

負荷駆動回路４１について両出力トランジスタ１１と１
２の状態変化を同図（ｂ）に、その際の短絡電流■１を
同図（Ｃ）にそれぞれ示し、負荷駆動回路４ｎについて
のこれらの様子を同図（イ）と（ｅ）に示す。これらｎ
個の負荷駆動回路４１〜４ｎ内で同図（Ｃ）や（ｅｌに
示す短絡電流ｌｌ−Ｉｎが時刻ｔａ後の時間ｔｄ＋ｔｏ
内に同時発注するので、第５図の電源電位点■や已に対
応する電源線内にはこの時間内に第７図（ｆｌに示す大
きな合成短絡電流Ｉｔが流れる。

集積回路装置内のこれら電源線は第５図に示すように主
には抵抗ｒとキャパシタンスＣからなるインピーダンス
２をもつ一種の分布定数回路なので、第７図（ｅｌのよ
うな大きな合成短絡電流ｒｔがこれに流れるとインピー
ダンス２によって電圧降下が発生し、これが鋭いスパイ
ク状のノイズとなってこれら電源線から給電を受ける集
積回路装置内の回路に誤動作を惹き起こしやすい。

本発明の目的は、このように複数個の負荷駆動回路を共
通の駆動指令、ないしは同様に論理状態が変化する駆動
指令により動作させる場合の上述のような問題点を解消
して、各負荷駆動回路内の短絡電流に起因する電源線ノ
イズにより集積回路装置内に組み込まれる回路が誤動作
しないようにすることにある。

〔課題を解決するための手段〕

この目的は本発明によれば、上述のように１対の電源電
位点間に複数個並列接続され駆動指令に応じそれぞれ負
荷を駆動するため集積回路装置に組み込まれる駆動回路
を、両電源電位点間に直列接続され相互接続点から負荷
駆動用の出力端子が導出される１対の出力トランジスタ
と、駆動指令を受けこれを所定の遅延時間ずらせた遅延
駆動指令を発する遅延回路と、遅延駆動指令に応して各
出力トランジスタを操作する開閉指令を必ず一方を開状
態にするように発する操作回路により構成して、遅延回
路ごとに遅延時間を異ならせることによって達成される
。

なお、上記の遅延回路の遅延時間は出力トランジスタの
開閉動作時間と同程度ずつ異ならせるのが有利である。

また、この遅延回路を各負荷駆動回路ごとに設けるかわ
りに、数個以下の所定数の負荷駆動回路に共通に設ける
ことでもよい。

〔作用］ 本発明は、負荷駆動回路に遅延回路を組み込んで駆動指
令を受けさせ、これから遅延回路ごとに異なる時間ずつ
ずれた遅延駆動指令を作ることにより、複数個の負荷駆
動回路間で短絡電流の発生タイミングを互いにずらせ、
これにより電源線に掛かる短絡電流の負担を平均化して
スパイク状の電源線ノイズの発生を防止するものである
。このように本発明の問題解決法は電源線に掛かる負担
の平均化にあるので、短絡電流の発生タイミングを必要
以上互いにずらせるよりは、各短絡電流の一部がむしろ
互いに重なり合って合成短絡電流が電源線上でなだらか
な経通を辿るよう、遅延回路の遅延時間を出力トランジ
スタの開閉動作時間と同程度ずつずらせるのが望ましい
。

本発明回路において、この遅延回路と組み合わされる操
作回路は、遅延回路により作られた遅延駆動指令に応し
、場合番こよっては負荷駆動回路の動作の制御指令にも
応巳てその１対の出力トランジスタを操作する１対の開
閉指令を作るもので、１対の出力トランジスタ中の一方
を必ず開状態にするようこれらの開閉指令を発すること
により、負荷駆動回路内に大きな短絡電流が発生するの
を防止できるようにしたものである。その具体例は次項
に述べるとおりである。

〔実施例〕

以下、図を参照しながら本発明の具体実施例を説明する
。第１図は本発明による集積回路装置の負荷駆動回路の
一実施例の回路図、第２図および第３図はそれぞれ遅延
回路および操作回路の具体構成例の回路図、第４図は第
１図に対応する動作状態図と波形図である。これらの図
において前に説明した第５図〜第７図までと同じ部分に
は同し符号が付けられており、これらと説明が重複する
部分は適宜省略することとする。

第１図には第５図では複数個示されていた負荷駆動回路
４０が１個だけ示されている。この例でも１対の出力ト
ランジスタ１１と１２にｎチャネル電界効果トランジス
タが用いられ、１対の電源電位点■とＥの間に直列接続
され、それらの相互接続点からこの例ではプラズマ表示
パネルの画素である容量性の負荷１が接続される出力端
子Ｔｏが導出されるのは従来と同しである。

しかし、本発明では駆動指令りを遅延回路２０が受けて
、これを遅延時間τだけずらせた遅延駆動指令Ｄｄを発
する。第２図はこの遅延回路の若干の構成例を示すもの
で、同図（ａ）の例では抵抗２１ａとキャパシタ２１ｂ
によって遅延回路２１が簡略に構成され、それらのＲＣ
時定数で遅延時間τが設定される。同図（ｂ）の遅延回
路２２は直列接続された１対のインバータ２２ａと両者
の相互接続点に接続されたキャパシタ２２ｂとで構成さ
れ、前者の動作時間と後者の静電容量値によって遅延時
間τが設定される。もちろん、この同図（ｂ）の方が同
図（ａ）よりも動作が確実である。

操作回路３０はかかる遅延回路２０〜２２で作られた遅
延駆動指令Ｄｄを受け、これに応して１対の出力トラン
ジスタ１１と１２をそれぞれ操作する開閉指令Ｓ１と３
２を発するもので、第１図の例では第５図のインバータ
１３に対応する単一のインバータ３０ａで構成される。

従って、この例では同じチャネル形の両トランジスタ１
１と１２を交互に開閉操作するように、開閉指令５１と
５２は常に互いに補な論理状態で作られる。

第３図の操作回路はプラズマ表示パネルの画素を負荷１
とする場合のもので、遅延駆動指令Ｄｄと制御指令Ｃを
受ける。同図（ａ）の操作回路３１は遅延駆動指令Ｄｄ
を受けるイン、ハーク３１ａとその出力および制御指令
Ｃを受けるアンドゲート３１ｂとがらなり、遅延駆動指
令Ｄｄを開閉指令Ｓ１とし、アンドゲート３１ｂの出力
を開閉指令Ｓ２として発する。これにより、駆動指令り
がｈの時に負荷１は非駆動になり、駆動指令りが−の時
は制御指令Ｃがｈの時に限って負荷１が駆動され、制御
指令Ｃがｔの時に出力端子ＴＯが浮動状態にされる。

同図（ｂ）の例では、操作回路３２が遅延駆動指令Ｄｄ
と制御指令Ｃの補指令とを受けるノアゲート３２ａで構
成され、遅延駆動指令Ｄｄを開閉指令Ｓｔとし。

ノアゲート３２ａの出力を開閉指令Ｓ２として発し、そ
の機能は同図（ａ）の場合と同しではあるが、開閉指令
Ｓ２の論理状態変化の開閉指令Ｓ１に対する遅れ時間を
同図（ａｌの場合より短縮できる。なお、操作回路はこ
の第３図の例のように遅延駆動指令Ｄｄと制御指令Ｃを
受ける場合でも、開閉指令Ｓ１と３２を必ずその内の一
方が対応する出力トランジスタに開状態を指定する論理
状態、この例では１Ｌ、になるように発する。

第４図は、前の第７図と同じ要領で、第４図（ａ）の駆
動指令りが時刻ｔａにしからｈに変化した時の３個の負
荷駆動回路４０内の短絡電流１１〜Ｉ３の発生状態を示
す、同図（ｂｌは１番目の負荷駆動回路４０の出力トラ
ンジスタ１１と１２のオンオフの変化状態。

同図（Ｃ）はその短絡電流■１の発生状態をそれぞれ示
し、もちろんこの最初の負荷駆動回路に遅延回路を設け
る必要はない。

２番目の負荷駆動回路は遅延時間τの遅延回路を備え、
同図（ｄｌの出力トランジスタ１１と１２のオンオフの
変化状態と同図（ｅ）の短絡電流Ｉ２の発生状態は、１
番目の負荷駆動回路の場合より遅延時間τだけ遅らされ
る。３番目の負荷駆動回路には遅延時間２τの遅延回路
を設け、同図（ｆ）の出力トランジスタ１１と１２のオ
ンオフ変化と同図（ねの短絡電流Ｉ３の発生を２番目の
負荷駆動回路よりさらに遅延時間τだけ遅らせる。なお
、この単位遅延時間τはこの例では出力トランジスタの
開閉動作時間と同程度に設定されている。

同図（５）は電源線に流れる合成短絡電流ｉｔを示すも
ので、各負荷駆動回路内の短絡電流１１〜Ｉ３の発生タ
イミングが遅延時間τずつずれているので、図示のよう
に多峰状の全体としてなだらかな波形となり、第７図（
ｆ）と比較すればわかるようにそのピーク値も時間的な
変化率もずっと小さくなる。

従って、本発明により電源線に発生するノイズ。

とくに波頭峻度の高いスパイク状のノイズを従来より格
段に減少させることができる。

以上の実施例に限らず、本発明は種々のＢ様で実施をす
ることができる。例えば、遅延時間を各負荷駆動回路ご
とに異ならせる必要があるわけではなく、所定数の負荷
駆動回路ごとに異ならせることでもよく、場合により遅
延回路をこの所定数の負荷駆動回路に共通に設けてもよ
い。遅延回路と操作回路はもちろん機能的には異なるが
、実際面では両回路を一体化しあるいは一部を共用する
ことも可能である。例えば、第１図の操作回路３０のイ
ンバータ３０ａを第２図（ｂ）の遅延回路２２の後段の
インバータ２２ａと共用し、このインバータ２２ａの出
力を開閉指令Ｓ１とし、その人力を開閉指令Ｓ２として
取り出すことができる。第３図の操作回路のように遅延
駆動指令と制御指令とを受けるものについても、同様な
一部の共用化が可能である。

また、実施例では出力トランジスタ対を同しチャネル形
の電界効果トランジスタとしたが、互いに異なるチャネ
ル形の組み合わせでもよく、むろん出力トランジスタを
バイポーラトランジスタとする場合もあり得る。

〔発明の効果）・ 以上説明したとおり本発明では、集積回路装置に多数個
組み込むべき各負荷駆動回路を、１対の電源電位点間に
直列接続され相互接続点から負荷駆動用の出力端子が導
出される１対の出力トランジスタと、駆動指令を受けこ
れを所定の遅延時間ずらせた遅延駆動指令を発する遅延
回路と、遅延駆動指令に応して各出力トランジスタを操
作する開閉指令を必ず一方を開状態にするように発する
操作回路とによって構成し、かつ遅延駆動指令に与える
遅延時間を遅延回路ごとに異ならせることによって、各
負荷駆動回路内で１対の出力トランジスタのオンオフ状
態の切り換えに伴い短絡電流が発生するタイミングを複
数個の負荷駆動回路間で互いにずらせて共通の電源線に
掛かる短絡電流の負担を時間的に平均化させることがで
き、これにより電源線にスパイク状のノイズが発生する
のを未然に防止して、集積回路装置に組み込まれる回路
のかかるノイズによる誤動作を非常に有効に防止するこ
とができる。

なお、本発明回路は表示パネルの画素のような容量性負
荷の駆動にと（に適し、負荷の充電時や放電時の鋭いｔ
’ｆｉパルスが電源線上で上述の短絡電流と同様なノイ
ズ問題を起こすのを防止する上でも非常に有用なことが
認められている。

【図面の簡単な説明】

第１図から第４図までが本発明に関し、第１図は本発明
の集積回路装置の負荷駆動回路の実施例の回路図、第２
図（ａ）と（ｂ）は遅延回路のそれぞれ異なる構成例の
回路図、第３図（ａ）と（ｂ）は操作回路のそれぞれ異
なる構成例の回路図、第４図（ａ）〜（５）は第１図の
回路動作を例示する駆動指令と短絡電流の波形図および
出力トランジスタの動作状ｔｑ図である。第５図以降は
従来技術に関し、第５図は従来の負荷駆動回路の回路図
、第６図（ａ）〜（ｄ）はその短絡電流発生の様子を示
すための主な信号と短絡電流の波形図、第７図（ａ）〜
（ｆ）は第５図の回路動作を示す駆動指令と短絡電流の
波形図、および出力トランジスタの動作状態図である。 これらの図において、 １：負荷、ｌＬ１２　：出力トランジスタ、１３：イン
バータ、２０〜２２：遅延回路、２１ａ；抵抗、２１ｂ
＝キヤパシタ、２２ａ：インバータ、２２ｂ：キャパシ
タ、３０〜３２：操作回路、３０ａ：インバータ、３１
ａ：インバータ、３１ｂ：アンドゲート、３２ａ：ノア
ゲート、４０．４１〜４ｎ：負荷駆動回路、Ｃ：制御指
令、Ｃ：電源線の分布静電容量、０．０１〜Ｄｎ＝駆動
指令、Ｄｄ：遅延駆動指令、Ｅ：電１１ｉｌｔ位点ない
し接地電位点、Ｉａ、　Ｉｂ、　１１〜ｂ 流、Ｉｔ：ｉｉ電源線上合成短絡電流、ｒ：電源線の分
布抵抗、ＳＬ、Ｓ２　：開閉指令、Ｔｏ：出力端子、ｔ
ａ。 ｔｂ二時刻、ｔｄ：出力トランジスタ間の開閉動作のず
れ時間、ｔｏ＝出力トランジスタの開閉動作時間、τ：
遅延回路による遅延時間、２：電源線の分布インピーダ
ンス、である。 １−＋、 代理人弁理士　山　口　　巌　　　ブ。 第１閲 第３図　　　　　　　　　　第４１！１第７１！ｌ 手続補正書 平成　４年　２月　４日

Claims (1)

【特許請求の範囲】
1. 　１対の電源電位点間に複数個並列接続され駆動指令に
   応じそれぞれ負荷を駆動するため集積回路装置に組み込
   まれる駆動回路であって、両電源電位点間に直列接続さ
   れ相互接続点から負荷駆動用の出力端子が導出される１
   対の出力トランジスタと、駆動指令を受けこれを所定の
   遅延時間ずらせた遅延駆動指令を発する遅延回路と、遅
   延駆動指令に応じ各出力トランジスタを操作する開閉指
   令を必ず一方を開状態にするように発する操作回路とを
   備えてなり、遅延回路ごとに遅延時間を異ならせるよう
   にしたことを特徴とする集積回路装置の負荷駆動回路。