JPH04178009A - ディジタルフィルタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ｃ産業上の利用分野口・ 本発明はディジタルフィルタに関し、特に波形歪の発生
した信号から波形歪を除去する適応ディジタルフィルタ
に関するものである。

〔従来の技術〕

通信路や記録再生系を通過した信号に生じた波形歪は、
受信回路や再生回路中に設けた等化器によって補償され
る。通信路や記録再生系における伝達特性が変化する場
合や特定できない場合には、受信された信号や再生され
た信号から波形歪を推定して等化器の特性を決定すると
いう適応等化の方法がとられる。

以前は、転送速度の高速性が要求される回路にはアナロ
グ等化器が用いられていた。しかし近年は、回路の安定
性や汎用性の高さ等の観点がら、高速な転送速度の要求
される分野においてもティシタル化された適応等化器が
用いられるようになってきている。

従来用いられている適応ティンタルフィルタの一例の構
成を第４図のフロック図に示す。サンプリングと量子化
によってティシタル信号列に変換された等化部の信号は
入力端子１から入力される。

入力信号列は遅延素子（Ｔ）３．係数乗算器４゜加算器
（千）５から構成されるティジタルトランスハーサルフ
ィルタ２によって波形歪を取り除かれて出力端子６から
出力される。この出力信号はタップ利得の更新に用いる
誤差信号を取り出すために誤差成分抽出回路７に送らｈ
る。

タップ利得が最適な値に設定されていない場合、出力端
子６からは波形歪の残った信号が出力される。誤差成分
抽出回路７はその信号から歪を持たない信号を推定する
機能を有し、両者の差を誤差信号として出力する。

自動等化を適切に行うため、多くの場合、入力信号には
同期信号に続いてあらかじめ決められたパターンをもつ
トレーニング信号が付加される。

第５図は第４図における誤差成分抽出回路の一例を示す
ブロック図で、第４図におけるトランスバーサルフィル
タ２の出力信号中に現しるトレーニング信号から波形歪
の成分を抽出して誤差信号として出力するように働く。

同期信号検出回路１５はトランスバーサルフィルタ２の
出力を監視し、トレーニング信号に先行して現れる同期
信号を検出した時点から一定時間、トレーニング信号発
生回路１６からの一定パターンの発生を促す。

また、同時にスイッチ１８を閉じることによってトラン
スバーサルフィルタ２からの出力信号とトレーニング信
号との差として抽圧された誤差信号を外部に出力する。

入力信号中にトレーニング信号が加えられていない場合
には、トランスバーサルフィルタ２の出力から誤差を推
定する必要がある。伝送や記録に用いられる信号がディ
ジタル信号の場合には、そのとり得る振幅が知らている
から、第６図に示す回路構成の誤差成分抽出回路７ａで
誤差成分が抽圧できる。判定回路１９ではトランスバー
サルフィルタ２の出力信号を２値あるいは多値データと
して判定し、判定前後の差を誤差信号として出力する。

第４図に戻って、誤差信号はトランスバーサルフィルタ
２の各タップの信号と共に乗算器（×）８に入力され、
その結果を累算器（Σ）９によって累算加算することに
よって、誤差信号と各タップの信号との相関が累算器８
出力に加えられる。

累算器８の出力はタップの利得として用いられ、出力信
号中の歪を減らすように働く。時刻ｎにおけるに番目の
タップの利得係数Ｃｋ　（ｎ）は入力信号を遅延して得
られた対応するタップの信号Ｘｋ（ｎ）と、誤差信号Ｅ
（ｎｌ収束の速度や安定性を決める定数αを用いて Ｃｋ　（ｎ）＝Ｃｋ　（ｎ−１）＋　ａＸ　ｋ（ｎ）Ｅ
（ｎ）と表される。

一般に、入力信号列には雑音も含まれているため、誤差
信号Ｅ（ｎ）は波形歪による誤差成分の他に多くの雑音
も含んでいる。従って、相関の計算をするための乗算器
は、あまり高い精度を要求されない。乗算器の入力信号
となるＸｋ（ｎ）、Ｅ（ｎ）は共に１ビツト乃至２ビツ
トの精度で与えることが多い。

〔発明が解決しようとする課題〕・ トランスバーサルフィルタの入力信号となるディジタル
信号列および各タップの利得は、その用途によって６ビ
ツト乃至１０ビット程度の精度をもつ。高速なスループ
ットが要求される用途においては、各タップのデータの
重み付けに用いる係数乗算器のタップ毎に個別に設ける
必要がある。

一方、タップの利得を計算するための誤差信号の精度は
比較的低い。タップ利得として所要の精度を確保するた
めに、従来は大きい桁数をもった累算器を使い、上位の
桁のみを有効なタップ利得として用いていた。しかし、
これを各タップ個別に設けた場合には、回路規模が非常
に大きくなるという欠点があった。また、収束後の安定
性を確保するために、タップ利得設定の初期における引
き込み速度が犠牲となっていた。

本発明の目的は、タップ利得の安定性および良好な引き
込み特性を備えた回路をより小さい回路規模で提供する
ことにある。

〔課題を解決するための手段口 本発明のディジタルフィルタは、ディジタル信号列を入
力とするタップ利得係数可変のトランスバーサルフィル
タと、前記トランスバーサルフィルタの出力信号から判
定誤差信号を得る誤差成分抽出回路と、前記トランスバ
ーサルフィルタの各タップの信号と前記判定誤差信号と
を入力として積を出力する乗算器群と、前記乗算器群の
出力信号を累積加算する累算器群と、前記累算器群のう
の ち任意も１つの累算器を選択する選択回路と、前記選択
回路によって選択された累算器の累算結果を読みだす機
能、累算器を初期化する機能および読みだされた累算結
果からタップ利得係数を計算して更新する機能を有する
係数制御回路とを備えることを特徴とする。

また、本発明のディジタルフィルタは、ディジタル信号
列を入力とするタップ利得係数可変のトランスバーサル
フィルタと、前記トランスバーサルフィルタの出力信号
から判定誤差信号を得る誤差成分抽出回路と、前記トラ
ンスバーサルフィルタの各タップの信号と前記判定誤差
信号とを入力として積を出力する乗算器群と、前記乗算
器群の出力信号を累積加算する累算器群と、前記累算器
群の正および負のあふれに応じて加算および減算を行い
前記トランスバーサルフィルタのタップ利得係数を出力
する可逆カウンタ群と、前記累算器群のうち任意の１つ
の累算器を選択する第１の選択回路と、前記可逆カウン
タ群のうち任意の１つの可逆カウンタを選択する第２の
選択回路と、前記第１の選択回路によって選択された累
算器の累算結果を読みだす機能、累算器を初期化する機
能、前記第２の選択回路によって選択された可逆カウン
タの内部状態を読みだす機能および読みだされた累算結
果および可逆カウンタの内部状態からタップ利得係数を
計算して可逆カウンタの内部状態を更新する機能を有す
る係数制御回路とを備えることを特徴とする。

〔作用〕

比較的精度の低い誤差信号から十分な精度をもったタッ
プ利得を得るために、従来は非常に桁数の多い累算器を
用いていた。このような累算器を各タップに備えると、
回路規模の増加を招くことになる。

第１の発明では、累算器の上位の桁の動作速度が低速で
あることを利用し、上位桁の回路の共通化を図っている
。この構成によって、より小さい回路規模でタップ利得
の安定性を備えた回路を実現している。

また、第２の発明では、一般に大きい回路規模が必要と
される係数決定の初期における引き込み速度を高めるた
めの回路を、共通化した係数制御回路に設けている。こ
れによって、収束特性改善のために生ずる回路規模の増
加を小さく抑えることができる。

〔実施例〕

次に、本発明について第１図から第３図を参照して説明
する。

第１図は第１の発明のディジタルフィルタの−実施例を
示すブロック図である。入力端子ｌから入力されたディ
ジタル信号列はトランスバーサルフィルタ２に入力され
る。トランスバーサルフィルタ２に入力された信号列は
遅延素子（Ｔ）３て単位時間間隔に遅延され、係数乗算
器４において、係数制御回路１１によって定められたタ
ップ利得係数との積をとった後にそ九ぞれ加算される。

加算結果は出力端子６から出力される。

また、加算結果は同時に誤差成分抽出回路７にも送られ
、出力信号列中から誤差信号がとりたされる。誤差成分
油田回路７は従来例と同様に構成される、誤差信号と遅
延された入力信号は乗算器（×）８で積をとって累算器
（Σ）９に送られる。

このとき累算器９からは入力信号と誤差信号との相関が
出力される。係数制御回路１１は選択回路１０を通して
一定時間毎に累算器９の内部状態を読み込むとともに、
累算器９の内部状態を初期化する。これによって累算器
９は常に最新のタップ利得係数によって得られる誤差信
号と入力信号の相関を保持することになる。また、係数
制御回路１１の読みたしサイクルで累算器９が初期化さ
れるため、各タップに必要とされる累算器９の桁数も少
なくなる。

係数制御回路１１内部では、読み込まれた累算器９の内
部状態を用いてタップ利得係数を更新する。タップ利得
係数の更新には従来技術として示した方法と基本的に同
じ Ｃｋ（ｎ）＝Ｃｋ（ｎ−ｍ）＋αＸ　Ｘｋ（ｉ）Ｅ（」
）が使用できる。ここでｍは係数制御回路１１による累
算器９内部状態の読みだしサイクルである。

ΣＸｋ（ｊ）Ｅ（Ｄは累算器９の内部状態にあたる。読
みだしサイクルｍは累算器９に保持された相関値がタッ
プ利得係数に反映するまでの時間を決めることになるた
め、係数制御回路１１の処理速度が許す範囲で短い方が
好ましい。ただし、上式の右辺第２項αΣＸｋ（」）Ｅ
　（Ｄの精度が係数乗算器４で乗算に用いられる夕、ツ
ブ利得係数の精度を下回る場合には、係数の更新が有効
に働く程度までｍを大きくとることができる。

この構成を用いると、収束速度や安定性を決めるパラメ
ータであるαを変化させながら係数を更新することも、
大幅な回路規模の増加無しに実現できる。例えば、収束
の初期段階においてはαとして比較的大きな値を用いる
ことによって速い収束速度を確保し、αを徐々に小さく
することによって正確なタップ利得係数に収束させる方
法がある。これを第４図に示すような従来技術の構成で
実現する場合には、乗算器８の出力なα倍する回路を各
タップに個別に設ける必要が生じる。これに対し、本実
施例の構成では累算器９の出力をα倍するための回路を
１つだけ係数制御回路ｌｌ中に持てば良いので回路規模
を小さくできる。これはタップ数の増加にともなって顕
著となる。

また、比較的大きな計算量を必要とする学習同定法を用
いた係数更新も、係数制御回路１１をＭＰＵ等によって
構成することにより容易に実現できる。さらに、タップ
利得係数を決定する回路部のうち、係数相関器の高速動
作部にあたる乗算器８および累算器９と係数制御回路１
１とを分離したので、係数制御回路１１のみの変更によ
って制御アルゴリズムを変更できるという利点も有する
。

第２図は第１の発明のディジタルフィルタの他の実施例
を示すブロック図である。第２図に示すように、第１図
の構成に加えて、２乗器１２による。例えば、収束の安
定性を決めるパラメータαを誤差の２乗和に比例して定
めることによって、出力誤差の大きい場合には収束の速
度を優先させ、誤差が少なくなった場合には安定性を優
先させるといった処理も可能となる。また、累算器９，
９−１の動作時間を定め、一定時間後には累算器９．９
−１の動作を停止させるようなカウンタ１３を備えるこ
とによって、読みだしサイクルの変化によらない相関値
が得られる。

次に、第３図は第２の発明のディジタルフィルタの一実
施例を示すブロック図である。この実施例ではトランス
バーサルフィルタ２．誤差成分抽出回路７および乗算器
（×）８の動作は第１図に示した実施例と同様である。

乗算器（Σ）９は乗算器８の出力を累算加算し、正ある
いは負のオーバフローが生じた際には、可逆カウンタ（
Ｃ）１４に対してキャリあるいはボロー信号を送出して
再び初期状態からの累積加算を開始するように動作する
。可逆カウンタ１４はキャリおよびボロー信号に基づい
てカウントアツプおよびカウントダウンを行い、その内
部状態はタップ利得係数としてトランスバーサルフィル
タ２に与えられる。

これによって、係数制御回路が動作しない場合にも、第
３図の回路は従来例として示した第４図の回路と同様な
動作を行う。

一方、高速な収束速度が必要とされる初期段階において
は、第１の選択回路１０−１および第２の選択回路１０
−２を通して累算器９および可逆カウンタ１４の内部状
態を係数制御回路１１内部に読み込み、学習同定法のよ
うな収束性の良いアルゴリズムを用いることができる。

この場合にも第１図の実施例と同様に、累算器９の内部
状態を読みだすと共に初期化することにより常に最新の
相関値を保持させることができる。ただし、累算器９の
桁数は係数制御回路１１による読みだしサイクルで決ま
る時間中に桁あふれを起こさない程度必要である。係数
制御回路１１で求められた新たな係数は第２の選択回路
１０−２を通して可逆をＭｕ等の汎用チップによって構
成した場合には、収束の初期段階以外は係数制御回路１
１部分を適応フィルタから切り離して他の用途に使用で
きるため、通信や記録再生システムといった適応等止器
を用いたシステム全体の小型化にも有効となる。

〔発明の効果〕

以上説明したように本発明のディジタルフィルタは、従
来の回路構成より小さい回路規模で、良好な収束特性と
安定性を有する適応等化器を実現できるという効果を有
する。

【図面の簡単な説明】

第１図は第１の発明のディジタルフィルタの一実施例を
示すブロック図、第２図は第１の発明の他の実施例を示
すブロック図、第３図は第２の発明のディジタルフィル
タの一実施例を示すブロック図、第４図は従来の適応デ
ィジタルフィルタの一例を示すブロック図、第５図およ
び第６図は第４図における誤差成分抽出回路の構成例を
示すブロック図である。 ■・・・・・・入力端子、２・・・・・・トランスバー
サルフィルタ、６・・・・・・出力端子、７・・・・・
・誤差成分抽出回路、８・・・・・・乗算器（×）、９
．９−１・・・・・・累算器（Σ）、１０．１０−１．
１０−２・・・・・・選択回路、１１・・・・・・係数
制御回路、１２・・・・・・２乗器、１４・・・・・・
可逆カウンタ（Ｃ）。 代理人　弁理士　　内　原　　　音

Claims (1)

1. 【特許請求の範囲】 １、ディジタル信号列を入力とするタップ利得係数可変
   のトランスバーサルフィルタと、前記トランスバーサル
   フィルタの出力信号から判定誤差信号を得る誤差成分抽
   出回路と、前記トランスバーサルフィルタの各タップの
   信号と前記判定誤差信号とを入力として積を出力する乗
   算器群と、前記乗算器群の出力信号を累積加算する累算
   器群と、前記累算器群のうち任意の１つの累算器を選択
   する選択回路と、前記選択回路によって選択された累算
   器の累算結果を読みだす機能、累算器を初期化する機能
   および読みだされた累算結果からタップ利得係数を計算
   して更新する機能を有する係数制御回路とを備えること
   を特徴とするディジタルフィルタ。 ２、ディジタル信号列を入力とするタップ利得係数可変
   のトランスバーサルフィルタと、前記トランスバーサル
   フィルタの出力信号から判定誤差信号を得る誤差成分抽
   出回路と、前記トランスバーサルフィルタの各タップの
   信号と前記判定誤差信号とを入力として積を出力する乗
   算器群と、前記乗算器群の出力信号を累積加算する累算
   器群と、前記累算器群の正および負のあふれに応じて加
   算および減算を行い前記トランスバーサルフィルタのタ
   ップ利得係数を出力する可逆カウンタ群と、前記累算器
   群のうち任意の１つの累算器を選択する第１の選択回路
   と、前記可逆カウンタ群のうち任意の１つの可逆カウン
   タを選択する第２の選択回路と、前記第１の選択回路に
   よって選択された累算器の累算結果を読みだす機能、累
   算器を初期化する機能、前記第２の選択回路によって選
   択された可逆カウンタの内部状態を読みだす機能および
   読みだされた累算結果および可逆カウンタの内部状態か
   らタップ利得係数を計算して可逆カウンタの内部状態を
   更新する機能を有する係数制御回路とを備えることを特
   徴とするディジタルフィルタ。