JPH04176164A - Semiconductor integrated circuit - Google Patents

Semiconductor integrated circuit

Info

Publication number
JPH04176164A
JPH04176164A JP30344490A JP30344490A JPH04176164A JP H04176164 A JPH04176164 A JP H04176164A JP 30344490 A JP30344490 A JP 30344490A JP 30344490 A JP30344490 A JP 30344490A JP H04176164 A JPH04176164 A JP H04176164A
Authority
JP
Japan
Prior art keywords
circuit
input
analog
digital
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP30344490A
Other languages
Japanese (ja)
Inventor
Susumu Yasuda
晋 安田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP30344490A priority Critical patent/JPH04176164A/en
Publication of JPH04176164A publication Critical patent/JPH04176164A/en
Pending legal-status Critical Current

Links

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

PURPOSE:To enable defective points to be easily detected and to integrate a semiconductor integrated circuit on the same chip by a method wherein it is selected through control signals inputted to a circuit for selecting one of two connections : one is that the input and the output signals of a digital circuit and an analog circuit are connected to input-output signals from the outside, and the other is that the input and the output signals of a digital circuit and an analog circuit are connected to each other. CONSTITUTION:A digital circuit 2 and an analog circuit 3 are provided inside the whole chip 1, and an input wiring 23 and an output wiring 24 of the digital circuit 2 are connected to the analog circuit 3 with an input wiring 33 and an output wiring 34 through the intermediary of a selection circuit 4 or to outer wiring 16 and 17 through the intermediary of an input wiring 41 and an output wiring 42. When a normal state connection control signal is inputted to the selection circuit 4 from a control signal input 15, the inner output signal 23 and the inner input signal 24 of the digital circuit 2 are connected to the analog circuit 3 through the intermediary of the selection circuit 4 passing through the wirings 33 and 34, whereby the chip 1 starts a normal operation as a whole.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体集積回路に関し、特にアナログ回路およ
びデジタル回路が混在した半導体集積回路に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a semiconductor integrated circuit, and particularly to a semiconductor integrated circuit in which analog circuits and digital circuits are mixed.

〔従来の技術〕[Conventional technology]

従来のアナログ・デジタル混在型半導体集積回路は、第
3図に示すように、デジタル回路2とアナログ回路3と
が同一チップ1内に集積化され、デジタル回路2とアナ
ログ回路3は、2組の配線23.24で接続される。チ
ップ1の外部とデジタル回路2は2組の配線21.22
で接続され、チップ1の外部とアナログ回路3は2組の
配線31.32で接続される。全体のチップ1は、デジ
タルの入出力配線11,12.およびアナログの入出力
配線13.14で外部と接続される。
In a conventional analog/digital mixed semiconductor integrated circuit, a digital circuit 2 and an analog circuit 3 are integrated in the same chip 1, as shown in FIG. They are connected by wires 23 and 24. The outside of the chip 1 and the digital circuit 2 are connected by two sets of wiring 21 and 22.
The outside of the chip 1 and the analog circuit 3 are connected by two sets of wires 31 and 32. The entire chip 1 includes digital input/output wiring 11, 12 . and connected to the outside via analog input/output wiring 13 and 14.

実動作時には、デジタル信号は配線11がら入力され、
デジタル回路2で処理された後、配線23からアナログ
回路3に入力されるが、あるいは配線12から外部へ出
力される。配線23がらアナログ回路3に入力された信
号は、アナログ回路3でアナログ信号に変換された後に
処理され、配線13からアナログ信号として外部へ出力
されるか、あるいはデジタル信号に変換されて、配線2
4からデジタル回路2に入力される。一方、アナログ信
号は、配線14から入力され、アナログ回路3で処理さ
れ、デジタル信号に変換された後に配線24からデジタ
ル回路2に入力されるか、あるいは配線工3から外部に
出力される。配線24からデジタル回路2に入力された
信号は、デジタル回路2で処理され、配線23からアナ
ログ回路3に入力されるか、あるいは配線12から外部
へ出力される。
During actual operation, digital signals are input through the wiring 11,
After being processed by the digital circuit 2, it is input to the analog circuit 3 through the wiring 23, or outputted to the outside through the wiring 12. A signal input to the analog circuit 3 through the wiring 23 is converted into an analog signal by the analog circuit 3 and then processed, and outputted to the outside as an analog signal from the wiring 13, or converted into a digital signal and then sent to the wiring 2.
4 to the digital circuit 2. On the other hand, the analog signal is inputted from the wiring 14, processed by the analog circuit 3, converted into a digital signal, and then inputted from the wiring 24 to the digital circuit 2, or outputted from the wiring worker 3 to the outside. A signal inputted to the digital circuit 2 from the wiring 24 is processed by the digital circuit 2, and then inputted to the analog circuit 3 from the wiring 23 or outputted from the wiring 12 to the outside.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

このような従来のアナログ・デジタル混在集積回路では
、デジタル回路2とアナログ回路3がチップ1の内部で
直接接続されているため、全体の動作に不具合があった
場合、不良箇所がデジタル回路2にあるのか、アナログ
回路3にあるのか区別することができないという問題点
があった。このため、第4図に示すように、デジタル回
路とアナログ回路を別々のチップ5,6とし、各々の正
常動作を確認の上で、配線53.54で接続して全体動
作を確認するという方法をとっていた。しかしながら、
この場合デジタル回路用チップ5きアナログ回路用チッ
プ6を全体チップと独立に作らなければならないための
コストが大きいという問題点があった。また、デジタル
回路とアナログ回路が独立のチップ5,6では正常動作
するが、同一チップ上に集積化すると、ノイズにより正
常動作しなくなるという開面もあった。
In such conventional analog/digital mixed integrated circuits, digital circuit 2 and analog circuit 3 are directly connected inside chip 1, so if there is a problem with the overall operation, the defective part will be located in digital circuit 2. There was a problem in that it was not possible to distinguish whether it was in the analog circuit 3 or in the analog circuit 3. For this reason, as shown in Fig. 4, the digital circuit and the analog circuit are made into separate chips 5 and 6, and after confirming the normal operation of each, the method is to connect them with wires 53 and 54 to confirm the overall operation. I was taking it. however,
In this case, there was a problem in that the digital circuit chip 5 and the analog circuit chip 6 had to be manufactured independently from the whole chip, resulting in a high cost. In addition, although the digital circuit and analog circuit operate normally when they are on independent chips 5 and 6, when they are integrated on the same chip, noise causes the circuit to malfunction.

本発明の目的は、前記問題点を解決し、不良箇所が発見
し易く、同一チップ上に集積化できるようにした半導体
集積回路を提供することにある。
SUMMARY OF THE INVENTION An object of the present invention is to provide a semiconductor integrated circuit which solves the above-mentioned problems, makes it easy to find defective parts, and allows integration on the same chip.

〔課題を解決するための手段〕[Means to solve the problem]

本発明の半導体集積回路の構成は、デジタル信号を処理
するデジタル回路と、アナログ信号を処理するアナログ
回路とを同一集積回路基板内に有する半導体集積回路に
おいて、前記デジタル回路の入出力信号と、前記アナロ
グ回路の入出力信号と、外部からの入出力信号とが接続
された選択回路を有し、前記選択回路に入力される制御
信号によって、前記デジタル回路と前記アナログ回路の
入出力信号を前記外部からの入出力信号と接続するか、
あるいは前記デジタル回路および前記アナログ回路の入
出力信号同士を接続するかを選択することができるよう
にしたことを特徴とする。
The configuration of the semiconductor integrated circuit of the present invention is such that the semiconductor integrated circuit has a digital circuit that processes a digital signal and an analog circuit that processes an analog signal on the same integrated circuit board. It has a selection circuit to which input/output signals of the analog circuit and input/output signals from the outside are connected, and the input/output signals of the digital circuit and the analog circuit are connected to the external input/output signal by a control signal input to the selection circuit. or connect input/output signals from
Alternatively, the present invention is characterized in that it is possible to select whether to connect the input/output signals of the digital circuit and the analog circuit.

〔実施例〕〔Example〕

次に本発明について図面を参照して説明する。 Next, the present invention will be explained with reference to the drawings.

第1図は本発明の第1の実施例の半導体集積回路のブロ
ック図である。
FIG. 1 is a block diagram of a semiconductor integrated circuit according to a first embodiment of the present invention.

第1図において、本実施例が従来例と同一の機能を存す
る部分は、同一の番号を付している。
In FIG. 1, parts in this embodiment that have the same functions as those in the conventional example are given the same numbers.

全体チップ1内に、デジタル回路2とアナログ回路3と
が含まれ、デジタル回路2の入出力配線23.24は、
選択回路4を介して、入出力配線33.34によって、
アナログ回路3か、あるいは入出力配線41.42を介
して外部配線16゜17と接続される。
The overall chip 1 includes a digital circuit 2 and an analog circuit 3, and the input/output wiring 23 and 24 of the digital circuit 2 are as follows.
Via the selection circuit 4, by the input/output wiring 33.34,
It is connected to external wiring 16.degree. 17 via analog circuit 3 or input/output wiring 41,42.

次に動作について説明する。制御信号入力15から通常
状態接続制御信号が入力された時、デジタル回路2の内
部°出力信号23および内部入力信号24は選択回路4
を介して配線33および34を通してアナログ回路3と
接続され、全体のチップ1は通常動作を行なう。
Next, the operation will be explained. When the normal state connection control signal is input from the control signal input 15, the internal output signal 23 and internal input signal 24 of the digital circuit 2 are output to the selection circuit 4.
The chip 1 is connected to the analog circuit 3 through wirings 33 and 34, and the entire chip 1 operates normally.

制御信号人力15から試験状態接続制御信号が入力され
た時、デジタル回路2の内部出力信号23および内部入
力信号24は、選択回路4を介して、外部端子と接続さ
れる配線41.42の一部を通して、外部配線18.1
7に接続される。同時にアナログ回路3に入力されるデ
ジタル信号33およびアナログ回路から出力されるデジ
タル信号34は、選択回路4を介して、外部端子と接続
される配線41.42の一部を通して、外部配線16.
17と接続される。これによって、試験状態時には、デ
ジタル回路2とアナログ回路3とが独立に試験すること
が可能となる。
When the test state connection control signal is input from the control signal human power 15, the internal output signal 23 and internal input signal 24 of the digital circuit 2 are sent via the selection circuit 4 to one of the wirings 41 and 42 connected to the external terminal. through the external wiring 18.1
Connected to 7. At the same time, the digital signal 33 that is input to the analog circuit 3 and the digital signal 34 that is output from the analog circuit are passed through the selection circuit 4, through part of the wiring 41, 42 connected to the external terminal, and through the external wiring 16.
Connected to 17. This allows the digital circuit 2 and analog circuit 3 to be tested independently during the test state.

第2図は本発明の第2の実施例の半導体集積回路のブロ
ック図である。第2図において、本実施例は、前記第1
の実施例においてデジタル回路2とアナログ回路3とを
介する信号がデジタル信号であったのに対し、A/D変
換器28及びD/A変換器27をデジタル回路2側に内
蔵することによって、デジタル回路2とアナログ回路3
を介する信号をアナログ信号としたものである。したが
って、制御信号15が通常動作状態を示す時、デジタル
回路2から出力されるアナログ信号23あるいはデジタ
ル回路2に入力されるアナログ信号26は、選択回路4
を介して、アナログ回路3の配線35あるいは配線36
に接続されて、通常状態となる。一方、制御信号15が
試験状態を示す時、デジタル回路2からの出力アナログ
信号25および出力デジタル信号23は、選択回路4を
介して、デジタル出力配線42およびアナログ出力配線
45の一部に出力され、デジタル回路2への入力アナロ
グ信号26および入力デジタル信号24は選択回路4を
介して、デジタル入力配線41およびアナログ入力配線
44の一部と接続される。
FIG. 2 is a block diagram of a semiconductor integrated circuit according to a second embodiment of the present invention. In FIG. 2, in this embodiment, the first
In the embodiment described above, the signal passing through the digital circuit 2 and the analog circuit 3 was a digital signal, but by incorporating the A/D converter 28 and the D/A converter 27 in the digital circuit 2 side, a digital Circuit 2 and analog circuit 3
The signal passed through is an analog signal. Therefore, when the control signal 15 indicates the normal operating state, the analog signal 23 output from the digital circuit 2 or the analog signal 26 input to the digital circuit 2 is
via the wiring 35 or wiring 36 of the analog circuit 3.
is connected to the normal state. On the other hand, when the control signal 15 indicates the test state, the output analog signal 25 and the output digital signal 23 from the digital circuit 2 are output to a part of the digital output wiring 42 and the analog output wiring 45 via the selection circuit 4. , the input analog signal 26 and the input digital signal 24 to the digital circuit 2 are connected to a part of the digital input wiring 41 and the analog input wiring 44 via the selection circuit 4.

第5図は第1図(又は第2図)のアナログ回路の特性上
問題がある場合に、チップの外でアナログ回路を個別部
品で構成したブロック図である。
FIG. 5 is a block diagram in which the analog circuit of FIG. 1 (or FIG. 2) is constructed of individual components outside the chip in case there is a problem with the characteristics of the analog circuit.

第5図において、本例は、個別部品からなるアナログ回
路7は、アナログ出カフ3.アナログ人カフ4.デジタ
ル出カフ2.アナログ出カフ1が接続されており、その
他は第1図(又は第2図)と同様である。
In FIG. 5, in this example, an analog circuit 7 consisting of individual components includes an analog output cuff 3. Analog human cuff 4. Digital output cuff 2. An analog output cuff 1 is connected, and the rest is the same as in FIG. 1 (or FIG. 2).

〔発明の効果〕〔Effect of the invention〕

以上説明したように、本発明は、デジタル回路とアナロ
グ回路との混在する半導体集積回路において、デジタル
回路とアナログ回路との間に選択回路を設け、各々の入
出力信号を互いの入出力信号の接続かあるいは外部端子
と接続するかを選択するようにしたため、デジタル回路
とアナログ回路とを独立に試験するここができるように
なり、チップに不具合が生じた場合に、デジタル回路の
チップとアナログ回路のチップとを別々に作って動作確
認するという必要がなく、容易にデジタル回路およびア
ナログ回路の試験を行なうことができるという効果があ
り、特にアナログ回路の特性上に問題がある場合には、
第5図に示すように、アナログ回路7を個別部品で構成
することによって、デジタル回路として全体チップ1を
用い、アナログ回路の個別回路の特性改善の必要量を見
積ることができるという効果もある。
As explained above, the present invention provides a selection circuit between the digital circuit and the analog circuit in a semiconductor integrated circuit in which digital circuits and analog circuits coexist, and selects each input/output signal from the other's input/output signal. Since you can select whether to connect or connect to an external terminal, you can now test the digital circuit and analog circuit independently. There is no need to make separate chips and check their operation, making it easy to test digital and analog circuits, especially when there are problems with the characteristics of the analog circuit.
As shown in FIG. 5, by configuring the analog circuit 7 from individual parts, there is also the effect that the entire chip 1 can be used as a digital circuit and the required amount of characteristic improvement of the individual circuits of the analog circuit can be estimated.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の第1の実施例の半導体集積回路のブロ
ック図、第2図は本発明の第2の実施例のブロック図、
第3図は従来例を示す構成図、第4図は第3図の従来例
の問題点を説明するブロック図、第5図は第1図又は第
2図の効果を説明するためのブロック図である。 1・・・全体チップ、2・・・デジタル回路、3・・・
アナログ回路、4・・・選択回路、5・・・デジタルチ
ップ、6・・・アナログチップ、7・・・個別部品アナ
ログ回路、11・・・全体チップデジタル入力、12・
・・全体チップデジタル出力、13・・・全体チップア
ナログ出力、14・・・全体チップアナログ入力、15
・・・全体チップ制御信号入力、16・・・全体チップ
試験デジタル入力、17・・・全体チップ試験デジタル
回路2側 力、18・・・全体チップ試験アナログ入力、19・・
・全体チップ試験アナログ出力、21・・・デジタル回
路外部入力、22・・・デジタル回路外部出力、23・
・・デジタル回路内部デジタル出力、24・・・デジタ
ル回路内部デジタル入力、25・・・デジタル回路内部
アナログ出力、26・・・デジタル回路内部アナログ入
力、31・・・アナログ回路外部アナログ出力、32・
・・アナログ回路外部アナログ入力、33・・・アナロ
グ回路内部デジタル入力、34・・・アナログ回路内部
デジタル出力、35・・・アナログ回路内蔵D/A変換
器、36・・・アナログ回路内蔵A/D変換器、41・
・・選択回路外部デジタル入力、42・・・選択回路外
部デジタル出力、43・・・選択回路制御信号入力、4
4・・・選択回路外部アナログ入力、45・・・選択回
路外部アナログ出力、71・・・個別部品アナログ回路
デジタル入力、72・・・個別部品アナログ回路デジタ
ル出力、73・・・個別部品アナログ回路アナログ出力
、74・・・個別部品アナログ回路アナログ入力。
FIG. 1 is a block diagram of a semiconductor integrated circuit according to a first embodiment of the present invention, FIG. 2 is a block diagram of a second embodiment of the present invention,
FIG. 3 is a block diagram showing a conventional example, FIG. 4 is a block diagram explaining the problems of the conventional example shown in FIG. 3, and FIG. 5 is a block diagram explaining the effects of FIG. 1 or 2. It is. 1... Whole chip, 2... Digital circuit, 3...
Analog circuit, 4... Selection circuit, 5... Digital chip, 6... Analog chip, 7... Individual component analog circuit, 11... Entire chip digital input, 12.
... Entire chip digital output, 13... Entire chip analog output, 14... Entire chip analog input, 15
... Entire chip control signal input, 16... Entire chip test digital input, 17... Entire chip test digital circuit 2 side power, 18... Entire chip test analog input, 19...
・Whole chip test analog output, 21...Digital circuit external input, 22...Digital circuit external output, 23.
... Digital circuit internal digital output, 24... Digital circuit internal digital input, 25... Digital circuit internal analog output, 26... Digital circuit internal analog input, 31... Analog circuit external analog output, 32.
... Analog circuit external analog input, 33... Analog circuit internal digital input, 34... Analog circuit internal digital output, 35... Analog circuit built-in D/A converter, 36... Analog circuit built-in A/ D converter, 41・
...Selection circuit external digital input, 42...Selection circuit external digital output, 43...Selection circuit control signal input, 4
4... Selection circuit external analog input, 45... Selection circuit external analog output, 71... Individual component analog circuit digital input, 72... Individual component analog circuit digital output, 73... Individual component analog circuit Analog output, 74...Individual component analog circuit analog input.

Claims (1)

【特許請求の範囲】[Claims] デジタル信号を処理するデジタル回路と、アナログ信号
を処理するアナログ回路とを同一集積回路基板内に有す
る半導体集積回路において、前記デジタル回路の入出力
信号と前記アナログ回路の入出力信号と外部からの入出
力信号とが接続された選択回路を有し、前記選択回路に
入力される制御信号によって、前記デジタル回路と前記
アナログ回路の入出力信号を前記外部からの入出力信号
と接続するか、あるいは前記デジタル回路および前記ア
ナログ回路の入出力信号同士を接続するかを選択するこ
とができるようにしたことを特徴とする半導体集積回路
In a semiconductor integrated circuit having a digital circuit that processes digital signals and an analog circuit that processes analog signals on the same integrated circuit board, input/output signals of the digital circuit, input/output signals of the analog circuit, and external input/output signals are provided. a selection circuit connected to an output signal, and depending on a control signal input to the selection circuit, the input/output signals of the digital circuit and the analog circuit are connected to the input/output signal from the outside; A semiconductor integrated circuit characterized in that it is possible to select whether input/output signals of a digital circuit and the analog circuit are connected to each other.
JP30344490A 1990-11-08 1990-11-08 Semiconductor integrated circuit Pending JPH04176164A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30344490A JPH04176164A (en) 1990-11-08 1990-11-08 Semiconductor integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30344490A JPH04176164A (en) 1990-11-08 1990-11-08 Semiconductor integrated circuit

Publications (1)

Publication Number Publication Date
JPH04176164A true JPH04176164A (en) 1992-06-23

Family

ID=17921070

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30344490A Pending JPH04176164A (en) 1990-11-08 1990-11-08 Semiconductor integrated circuit

Country Status (1)

Country Link
JP (1) JPH04176164A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001515238A (en) * 1997-08-28 2001-09-18 シーメンス アクチエンゲゼルシヤフト Interface circuit for full custom timing domain and semi-custom timing domain

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001515238A (en) * 1997-08-28 2001-09-18 シーメンス アクチエンゲゼルシヤフト Interface circuit for full custom timing domain and semi-custom timing domain

Similar Documents

Publication Publication Date Title
EP0364925A1 (en) Semiconductor integrated circuit having i/o terminals allowing independent connection test
US5225834A (en) Semiconductor integrated circuit boundary scan test with multiplexed node selection
JPH04176164A (en) Semiconductor integrated circuit
JPH0792229A (en) Electric assembly
US6714002B2 (en) Integrated semiconductor circuit and multi-chip module with a plurality of integrated semiconductor circuits
JPS60142282A (en) Semiconductor integrated circuit
JP2505032B2 (en) Semiconductor integrated circuit
JPS58100437A (en) Method for checking lsi
JP2003004808A (en) Semiconductor device and method of testing the same
JPH1038977A (en) Incorporated integrated circuit
JP2508427B2 (en) IC circuit
JPS6135546A (en) Semiconductor device
JPH03229176A (en) Semiconductor integrated device
JPH0577292B2 (en)
JP2000187063A (en) Semiconductor integrated circuit
JP2661364B2 (en) Test circuit method
JPH04299565A (en) Ic chip
JPH04369862A (en) Semiconductor integrated circuit
JPH07167920A (en) Lsi
JPH01308064A (en) Integrated circuit
JPS59160778A (en) Testing circuit
JPH07151829A (en) Semiconductor integrated circuit
JPH07160527A (en) Microprocessor for incircuit emulator
JPH04373143A (en) Semiconductor integrated circuit device
JPH0556868B2 (en)