JPH04174557A - シフトレジスタおよびイメージセンサ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、アモルファス水素化シリコンすなわちａ−８
ｉからなりイメージセンサやアクティブマトリクス液晶
デイスプレィの輛動回路の一部に使用されるシフトレジ
スタと、このシフトレジスタを用いた光電変換素子と、
その応用電子機器とに関するものである。

〔従来の技術〕

従来のａ−８ｉ薄膜トランジスタで構成したシフトレジ
スタは、特開昭６１−１５３６３号に記載のように、イ
ンバータとパストランジスタとを多段にして構成されて
おり、トランジスタのゲートには常にソース電圧よりも
高い電圧が加わるようになっていた。

また、１ａ−５ｉ薄膜トランジスタを用いたイメージセ
ンサについては、「日経エレクトロニクス」Ｎα４３４
　（１９８７年１１月１６日）の第２０７頁から第２２
１頁において論じられている。

（発明が解決しようとする課題〕 上記従来技術は、ａ−３ｉ薄膜トランジスタには材料物
性に起因するしきい値電圧ドリフトが生ずることについ
ての配慮がなく、ゲート電圧に正の電圧が加わることに
よりしきい値電圧が正にドリフトし、長時間経過後は動
作しなくなる問題があった。

本発明の目的は、ａ−８ｉ薄膜トランジスタの材料物性
に起因するしきい値電圧ドリフトを低減した信頼性の高
いシフトレジスタを提供することである。

本発明の他の目的は、光電変換素子の電荷を転送するａ
−８ｉ薄膜トランジスタ材料物性に起因するしきい値電
圧ドリフトを低減したイメージセンサを提供することで
ある。

〔課題を解決するための手段〕 本発明は、上記目的を達成するために、アモルファス水
素化シリコンを活性層とする薄膜トランジスタを駆動Ｔ
ＦＴとし、ｎ”−ａ−８ｉを抵抗とするインバータとこ
のインバータの８力を次のインバータに伝達するパスト
ランジスタとを１要素とし、この要素を多段に接続して
なるシフトレジスタにおいて、駆動ＴＦＴのゲートに補
正容量を接続し、補正容量の他端をクロックφ、に接続
し、駆動ＴＦＴのソースをクロックφ２に接続し、パス
トランジスタのゲートをクロックφ、に接続し、前記要
素に接続する次段ではクロックφ１とφ２とを入れ換え
、これら２つの段を交互に接続したシフトレジスタを提
案するものである。

また、駆動する際は、Ｈでハイレベルを表わしＬでロー
レベルを表わすことにすると、０の信号を入力信号電圧
Ｈ，Ｌの２クロックサイクルで入力し、１の信号を入力
電圧Ｈ，Ｈの２クロックサイクルで入力する。

本発明は、上記他の目的を達成するために、上記のよう
に構成され動作する安定なシフトレジスタを搭載したイ
メージセンサを提案するものである。

この場合は、光電変換素子に接続した薄膜トランジスタ
のゲートに正負の電圧を加える。

〔作用〕

ａ−８ｉを活性層としたｎチャンネル型電界効果薄膜ト
ランジスタを駆動ＴＦＴとし、ｎ＋　　ａ−８ｉを抵抗
としたＥｎｈａｎｃｅｍｅｎｔ　Ｒｅ５ｉｓｉｔｏｒ　
（Ｅ／Ｒ）インバータは、ソースに接続したクロックが
Ｌの時には論理動作し、入力ＨおよびＬに対してそれぞ
れＬおよびＨを出力する。クロックがＨの時にはソース
がＨとなり、論理動作はせず、インバータの出力は常に
Ｈになるが、インバータに接続したパストランジスタは
ＯＦＦであり、次段には影響しない。

インバータが論理動作する時には、前段のパストランジ
スタはＯＦＦであり、ＨまたはＬの信号をトランジスタ
の容量や補正容量に蓄積している。

この期間、インバータの＄ｔ）ｌＴＦＴのソースはＬな
ので、ゲートソース電圧は入力がＨおよびＬに対してそ
れぞれ正およびＯ付近となり、正の電圧が加わる。また
、パストランジスタはインバータの出力を次段に伝える
ためにゲートがＨとなっており、インバータの出力がＨ
およびＬに対して、ゲートソース電圧は、それぞれＯ付
近および正となり、正の電圧が加わる。

一方、インバータが論理動作をしない時には、％ｗＪＴ
ＦＴのソースはＨとなっている。この時駆動ＴＦＴのゲ
ートは、前段のインバータの出力が前段パストランジス
タを通してそのまま伝達されるため、データによりＨお
よびＬどなる。この時駆動ＴＦＴのゲートソース電圧は
、それぞれ、Ｑ付近および負となる。また、パストラン
ジスタのゲートはＬなので、次段のゲート部に保持され
たデータがＨおよびＬに対して、ゲートソース電圧はそ
れぞれ負および０付近となる。

このように、インバータのソース電圧を適切なタイミン
グのクロックに接続すると、駆動ＴＦＴおよびパストラ
ンジスタのゲートには正負の電圧を印加できる。

インバータに接続した補正容量は、インバータの駆動Ｔ
ＦＴのソースに接続したクロックと逆相のクロックに接
続しであるから、ゲート・ソース間容量に充電された信
号電位が、ソース電圧の変化に基づきゲート・ソース間
容量成分の結合による電圧変化をキャンセルし、Ｈまた
はＬの信号電圧を安定に保持できる。

シフトレジスタでは、このようなインバータ。

パストランジスタ、補正容量を一つの要素とする段を多
段として形成するが、インバータが論理動作をする段と
論理動作をしない段が交互になるようにクロックを接続
する。シフトレジスタの論理動作の一段はこの要素２個
からなり、１クロックサイクルでデータがシフトレジス
タ１段分転送される。データＯにＨが１タロツクサイク
ル、Ｌが１クロックサイクルを割当て、データ１にＨが
２クロックサイクルを割り当てる。そうすると、データ
１を１個転送し、他はデータがＯの使い方でも、各トラ
ンジスタはほぼ正、負の電圧の加わる時間を等しくでき
る。

また、光電変換素子は原稿の反射率に対応した光を光電
変換する。この光電変換素子に接続した薄膜トランジス
タのゲート電極に、スイッチ○Ｎの時には正、スイッチ
ＯＦＦの時には負の電圧を加え、光電変換素子された電
荷の転送を制御する。

すなわち、ゲート電極に正の電圧が加わると、薄膜トラ
ンジスタは導通状態となり、光電変換された電荷を転送
する。一方、ゲート電圧が負の時は、薄膜トランジスタ
が遮断状態となり、光電変換された電荷は転送されなく
なる。これと同時に薄膜トランジスタのしきい値電圧は
、ゲート電圧が正の時は正にドリフトし、負の時は負に
ドリフトする。したがって、正負のドリフトがキャンセ
ルし合い、しきい値電圧が大きく変動することがなく、
安定に動作する。

〔実施例〕

次に、図面を参照して、本発明によるシフトレジスタの
実施例を説明する。

第１図は、本発明によるシフトレジスタの一実施例の構
成を示す回路図である。

シフトレジスタは、基本パターンのくり返しとなってい
るから、１段目のシフトレジスタＳ／Ｒ１で構成を説明
する。１段目のシフトレジスタＳ／Ｒ１は、インバータ
とパストランジスタと補正容量とからなる２つの基本要
素により構成される。

１段目を例にとると、シフトレジスタＳ／Ｒ１の第１基
本要素のインバータは、抵抗Ｒ１と能動トランジスタＴ
１とからなり、入力ＤｉｎのＨ２Ｌに対してそれぞれり
、Ｈの反転信号を出力する。

インバータの出力側にはパストランジスタＰ１を接続し
てあり、第２要素のインバータへの信号のＯＮ、ＯＦＦ
を制御する。補正容量Ｃ１は、駆動トランジスタＴ１の
ゲートに接続しである。抵抗Ｒ１は電源に接続し、駆動
トランジスタＴ１のソースはクロックφ１に接続し、補
正容量Ｃ１とパストランジスタＰ１のゲートはクロック
φ２に接続しである。

シフトレジスタＳ／Ｒ１の第２要素は、補正容量Ｃ２と
、抵抗Ｒ２と、駆動トランジスタＴ２と、パストランジ
スタＰ２とからなる。第２要素では、クロックφ１とφ
、とを、第１要素の場合とは逆にしである。すなわち、
駆動トランジスタＴ２のソースはクロックφ２に接続し
、補正容量Ｃ２およびパストランジスタＰ２のゲートは
クロックφ□にそれぞれ接続しである。シフトレジスタ
は、この１段目シフトレジスタＳ／Ｒ１と同一の構成の
段を多段に接続したダイナミックシフトレジスタとなる
。

第２図は、ａ−Ｓｉ薄膜トランジスタで構成したインバ
ータの一実施例の具体的構造を示す断面図である。

まず、基板１の上にゲート電極２を積層し、フォトリソ
グラフィによりパターンを形成する。次に、Ｓｉ、Ｎ４
やＳ　ｉ　Ｏ２からなるゲート絶縁膜３を形成する。そ
の上に活性層であるａ−８ｉ４を積層し、オーミックコ
ンタクト層であるリンをドープしたｎ”−ａ・−５ｉ５
を積層し、電極６を積層し、パターンを形成する。この
パターン形成手順により、駆動トランジスタ’１０と負
荷抵抗１１とを同一のプロセスで形成できる。ここでは
図示していないが、補正容量はゲート電極２と電極６を
平行平板電極とすれば、容易に形成できる。上記積層は
、プラズマＣＶＤ法かスパッタ法により行ない、パター
ン形成は、フォトリソグラフィー法で行なう。

第３図は、第１図実施例の動作タイミングの一例を示す
タイムチャートである。シフトレジスタの駆動には、２
つのクロックφ１．φ２とデータ人力Ｄｉｎとを用いる
。クロックφ１とφアとは、反転した波形である。デー
タ入力Ｄｉｎは、クロックφ１がＬの期間にとり込まれ
る。データを時間的にシリアルに読み出すマルチプレク
サの用途では、このＤｉｎは通常０であり、読出しを行
う時にデータ１を１個入力し、またＯを入力する方法が
一般的である。こうすると、選択信号の１が順次移動し
てマルチプレクサ動作が可能になる。この方法では、特
定のインバータの入力は常にＨまたはＬどなる。そのた
め、ゲート電圧が加わるとしきい値電圧がドリフトする
ａ−８ｉ薄膜トランジスタでは好ましくない。

そこで、第３図の例では、データ０をＨとＬの２クロツ
クのデータとし、データ１をＨとＨの２クロツクのデー
タとすることにより、ゲート電圧が正負はぼ均等に加わ
るようにしている。例えば、データ０，１．Ｏ，Ｏが送
られると、第１図に示す点Ｎ１〜Ｎ６の電圧は、第３図
に示す波形で順次転送される。

第４図は、ＮＯＲ動作を行うバッファ回路の一例を示す
回路図である。第４図のバッファ回路を第１図の回路の
Ｎ２およびＮ４に接続すると、ＮＢ点にデータ１を取り
出すことができる。第４図のバッファ回路は、抵抗ＲＢ
と、能動トランジスタＴＢＩ、ＴＢ２と、パストランジ
スタＰＢとからなり、ＮＯＨの論理動作以外はシフトレ
ジスタと同様なので、動作の説明は省略する。

さて、これらの動作の間に能動トランジスタのソース電
圧はＨとＬをくり返し、その間ゲート入力電圧もＨとＬ
をくり返す。ゲート・ソース電圧で見ると、ゲート電圧
が正の期間と負の期間とは、およそ同じ長さが得られる
。これはパストランジスタも同様である。そのため、ａ
−Ｓｉ薄膜トランジスタのしきい値電圧は、正方向、負
方向に交互にドリフトし、お互いにキャンセルするため
、ドリフト量を低減できる 第５図は、本発明のシフトレジスタをラインイメージセ
ンサに適用した一実施例を示す図である。

シフトレジスタ１００にＤｉｎ、φ１．φ２の信号を入
力する。シフトレジスタ１００には、その隣接する段か
らの８カについてＮＯＲ論理演算を実行するバッファ１
０１を接続しである。ここまでは、第１図から第４図で
示した実施例そのままである。複数の光電変換素子１０
２は、転送スイッチ１０３を介して、信号マトリクス１
０４に接続しである。第５図実施例は、第２図で示した
実施例のプロセス構成に多層配線の工程を加えると、同
一のプロセスで形成できる。また、光電変換素子には薄
膜トランジスタの活性層であるアモルファス水素化シリ
コンを用いて、同一工程で作成することもできる。

次に動作を説明する。シフトレジスタ１００およびバッ
ファ１０１により、ブロック選択線Ｂ１からＢｎが順次
選択される。例えばブロック選択線Ｂ１がＨとなると、
ブロック１の複数の転送スイッチ１０３は全てＯＮとな
り、光電変換素子１０２の光電変換出力が信号マトリク
ス１０４に接続され、電荷または電流の形で図示しない
外部の検出回路により検出される。検出回路では、ブロ
ックごとに転送された複数の光電変換出力を１素子ごと
に読み呂す。

本実施例によれば、読み取りセンサ基板上に安定なシフ
トレジスタを形成できるので、配線数が減少し、小型化
が可能となり、コストダウンできる。

第６図および第７図を参照して、本発明の別の実施例を
説明する。

第６図は、本実施例によるラインイメージセンサの実施
例を示す回路図である。基準素子１０２ａおよび読み取
り素子１０２ｂからなる光電変換素子１０２は、読み取
る原稿の反射率に対応した光電変換出力を出力する。光
電変換出力は信号容量１０５に蓄えられ、転送スイッチ
１０３によって信号マトリクス１０４に転送される。光
電変換素子１０２はライン状に並べられており、例えば
Ｇ３規格のファクシミリの用途では、ｌ１ｍ１１１当り
８個の割合で配置され、Ｂ４原稿幅に対して２０４８個
ある。この２０４８個の光電変換出力を時系列に１ビツ
トずつ読み出すために、光電変換素子１個当りに１個の
転送スイッチ１０３が設けである。この転送スイッチを
ブロックに分けてマトリクス状に信号を読み出すと、１
ビツトずつの時系列ビデオ信号２０４が得られる。この
読み出しにはＢ１〜Ｂｎのゲート線の制御が必要であり
、ゲートドライブ回路２０１により制御する。また、転
送スイッチ１０３で信号マトリクス１０４に転送された
光電変換出力は、信号アンプ回路２０２により増幅され
、１ビツトずつマルチプレクスされ、ビデオ信号２０４
に出力される。ゲートドライブ回路２０１と信号アンプ
回路２０２との制御は、シーケンスコントロール回路２
０３により行う、シーケンスコントロール回路２０３は
、読み出しのスタート信号およびタイミングを決めるク
ロックを外部から取り込む。

次に、第７図に示す読み出しシーケンスを参照して、マ
トリクスの能動方法を説明する。今ｍ個の光電変換素子
ｌＯ２を１ブロツクとしてｎブロックに分けると、２Ｘ
ｍＸｎ個の素子をマトリクス読み出しできる。信号マト
リクス１０４を２ｍ本の信号線とする。スタート信号が
入ると、ブロック１のゲート線Ｂ１がＶＨとなり、１か
らｍまでの光電変換素子の信号を信号マトリクスＳ１か
らＳｍまでに転送する。転送が終了する時間を経た後、
ゲート線Ｂｌの電圧をｖしとし、転７送スイッチ１０３
をオフ状態にする。引き続いて、ゲート線Ｂ２の電圧を
ＶＨとし、ブロック２の光電変換素子の信号を信号マト
リクス１０４の信号線Ｓ（ｍ＋１）から８２ｍまで転送
する。このブロック２の信号の転送と同時に、すでに転
送したブロック１の信号を、信号アンプ回路２０２を用
いて、信号線から１ビツトずつ順次読み出す。このよう
な読み出しの順序をその後のブロックでも同様に実行す
ると、１ラインの読み出しができる。信号マトリクス１
０４の信号線の数を１ブロツクの素子の数ｍの倍の２ｍ
とすると、信号を連続に読み出しできる。

さて、このようなシーケンスで信号の読み出しは可能と
なるが、光電変換素子１０２の光電変換信号を信号マト
リクス１０４に転送する転送スイッチ１０３のゲート線
には、ＶｏとＶＬの電圧が加わる。転送スイッチ１０３
はａ−Ｓｉ薄膜トランジスタからなるため、エンハンス
メント型ｎチャンネル電界効果型トランジスタとなる。

第６図に示す実施例では、転送スイッチのソース電極は
信号マトリクス側であるので、その電位をＶｓとすると
、ゲート線の電圧がＶｏでありスイッチがＯＮ状態とな
る場合、ゲートソースＶａｓ＝ＶＨＶＳがＶｔよりも小
さい時、スイッチはＯＦＦ状態となる。トランジスタの
しきい値電圧が安定な場合には、Ｖａｓが７丁以下（例
えばＯＶ）の時がＯＦＦ状態であり、このような使用方
法が可能である。しかし、ａ−８ｉ薄膜トランジスタで
は正の電圧が加わると、しきい値電圧は電圧や時間や温
度に依存する速度で正方向にドリフトする。

例えば、しきい値電圧が４ｖであったものが、正のゲー
ト電圧が加わると６ｖになるような現象があり、このし
きい値電圧のドリフトが大きくなると、所定の電圧では
スイッチがＯＮ状態とならなくなる。

そこで本実施例では、ゲートソース電圧Ｖａｓが負とな
るようにＶＬを選定し、スイッチがＯＮの時に正方向に
ドリフトしたしきい値電圧を、スイッチがＯＦＦの期間
にゲートソース電圧を負極性となるようにして、負方向
の、しきい値電圧ドリフトを発生させ、両者をキャンセ
ルする。

第８図は、ラインイメージセンサおよび原稿跳動系の機
械的構造をより詳細に示す図である。第６図に示した本
実施例の回路は、通常ガラス基板の上にａ−８ｉ等の薄
膜を積層して形成し、基台に光源とともに組付けて、原
稿の読み取りに用いる。透明なガラス基板１の上にゲー
ト電極２を形成し、積層とパターニングにより、ゲート
絶縁膜３、ａ−８ｉ４．ｎ＋−ａ−５ｉ５．電極６．パ
ッシベーション膜７．遮光膜を兼ねた電極８を順次形成
する。その結果、基準素子１０２ａ、読み取り素子１０
２ｂ、信号容量１０５．薄膜トランジスタ１０のような
機能素子が形成される。このガラス基板をＬＥＤ光源３
０３とともに基台３０４に搭載し、さらに梨地透明導電
フィルム３０２を装着し、原稿読み取りに用いる。読み
取り時は、原稿３０１をプラテンローラ３００により、
センサに押し付は読み取る。

梨地透明導電フィルムとは、弾性変形が可能な透明フィ
ルムであり、センサ面と接触する側の面が凹凸形状をし
ており、光が散乱される面となっているフィルムをいう
。また、梨地面は読み取りセンサ基板側となるようにフ
ィルムを装着するが、これは、基板背面より原稿を照明
する光源からの光が、フィルム表面の梨地面で散乱され
るので、原稿を押し付けて密着した状態でのフィルムが
変形し凹面鏡形状となった時に、反射による集光で読み
取り出力が異常となるのを防止できる。

すなわち、基板上に導電性透明フィルムを装着すると、
製造容易で読取性能が安定した完全密着センサが得られ
る。導電性透明フィルムは、荷重が加わると簡単に弾性
変形するため、破損しにくい。また、導電性透明フィル
ムは、電波および静電気誘導に対してシールドとなるの
で、完全密着型読み取りセンサの出力信号のノイズを防
止する効果がある。また、原稿面とセンサ素子との間の
スペーサとなるため、照明の透光スペーサとしてまた耐
摩耗性保護フィルムとしても働く。これらの効果のため
、このフィルムを適用した完全密着型読み取りセンサは
組立易く、従来と同等以上の読み取り性能が安定して得
られる。

原稿の読み取りには、読み取り素子１０２ｂと基準素子
１０２ａの２個を−組みとして用いる。

第６図に示したように回路上は抵抗で表現しであるが、
実際にはａ−８ｉからなるフォトコンダクタであり、入
射光量に応じて抵抗が変化する。この２つの素子の動作
は次のとおりである。

読み取り素子１０２ｂは、遮光膜２ａにより、光源３０
３の光を直接受光しないように形成されており、光源３
０３から出て原稿３０１を照らした反射光を光電変換す
る。一方、読み取り素子の近傍に形成した基準素子１０
２ａは、遮光膜２ａはなく、光源３０３の光を直接に光
電変換する。

また、基準素子１０２ａの上には遮光１ｉ８を形成して
あり、原稿３０１からの反射光は入射しないゎ読み取り
素子１０２ａの光電変換出力は、原稿３ｏ１の照度およ
び反射率に比例する。

また、基準素子１０２ａの光電変換出力は、光源３０３
の放射強度に比例するので、読み取り素子１０２ａの光
電変換出力をこれを用いて補正すれば、原稿の照度むら
すなわち光源の放射強度のむらに依存しないで、反射率
にのみ依存した出力を取り出すことができる。

本実施例では、読み取り素子１０２ｂに基準素子１０２
ａを直列に接続し、一定印加電圧Ｖｐを分圧しており、
読み取り素子１０２ｂと基準素子１０２ａの接続点Ａに
読み取り出力信号が電圧として出てくる構成となってい
る。さらに、信号容量１０５は、読み取り素子１０２ｂ
と並列に形成しである。したがって、接続点Ａの電圧Ｖ
　ｓ　Ｉａと読み出し容量１０２ｂの静電容量Ｃに比例
した信号電荷Ｑ＝Ｃ・ＶｓＩｃを蓄える。

一定の読み取り周期ごとに転送スイッチ１０を導通させ
信号線に電荷を転送し、信号を読み出す。

本実施例のラインイメージセンサは原稿と密着して読み
取りを行うので、非常に小さな読み取り系を構成できる
。そのため、本実施例のラインイメージセンサをファク
シミリ装置に搭載すると。

第９図の断面図のように、小形の装置を実現可能となる
。このファクシミリ装置は、フレーム４０３の中にライ
ンイメージセンサ４００およびプラテンローラ３００か
らなる読み取り系と、サーマルヘッド４０１とプラテン
ローラ３００ａと感熱紙４０４とからなる記録系と、制
御／電源回路４０２とで構成され、コンパクトである。

本実施例によれば、ａ−Ｓｉからなる薄膜トランジスタ
のゲートソース電圧に正および負の電圧が順次印加され
るので、しきい値電圧の正および負方向のドリフトがキ
ャンセルし合い、安定な動作が得られる効果がある。

また、１ブロツクに含まれる光電変換素子の数の２倍の
信号マトリクス線を設けているので、信号を連続読み出
しできる効果がある。

さらに、読み取り素子と基準素子の導電率の比をとるた
めに、光源の照度むらによらない安定な読み取りが可能
となる。

梨地導電フィルムにより静電誘導ノイズを防止し、異常
な光学反射を防止できるので、安定な読み取りが可能と
なる。

〔発明の効果〕

本発明によれば、ａ−Ｓｉ薄膜トランジスタのゲート電
圧に正および負の電圧を加える期間を設けであるので、
しきい値電圧ドリフトを低減したａ−３ｉ薄膜トランジ
スタを用いたシフトレジスタが得られる。

また、シフトレジスタをラインイメージセンサに搭載し
、配線数を削減し、ファクシミリ等の機器を小型化でき
る。

【図面の簡単な説明】

第１図は本発明によるシフトレジスタの一実施例の構成
を示す回路図、第２図はａ−８ｉ薄膜トランジスタで構
成したインバータの一実施例の具体的構造を示す断面図
、第３図は第１図実施例の動作タイミングの一例を示す
タイムチャート、第４図はＮＯＲ動作を行うバッファ回
路の一例を示す回路図、第５図は本発明のシフトレジス
タをラインイメージセンサに適用した一実施例を示す図
、第６図は本実施例によるラインイメージセンサの他の
実施例を示す回路図、第７図は第６図の回路の信号タイ
ミングを示すタイミングチャート、第８図はラインイメ
ージセンサおよび原稿駆動系の機械的構造を示す断面図
、第９図は第８図ラインイメージセンサおよび原稿駆動
系を搭載したファクシミリ装置の断面図である。 φ２．φ２・・・クロック、 Ｔ、ＴＢ・・・駆動トランジスタ、 Ｔ＋Ｒ・・・インバータ。 Ｐ、ＰＢ・・・パストランジスタ、 Ｓ／Ｒ・・・シフトレジスタ、 Ｃ・・・補正容量、Ｄｉｎ・・・入力、１・・・基板、
２・・・ゲート電極、３・・・ゲートＩ！！縁膜、４・
・・アモルファス水素化シリコンａ−５ｉ、５・・・ｎ
”−ａ−８ｉ、６・・・電極、７・・・パッシベーショ
ン膜、８・・・電極、１０・・・駆動トランジスタ、１
１・・負荷抵抗、１００・・・シフトレジスタ、１０１
・・・バッファ、１０２・・・光電変換素子、１０２ａ
・・・基準素子、１０２ｂ・・・読み取り素子、 １０３・・・転送スイッチ、 １０４・・・信号マトリクス、１０５・・・信号容量、
２０１・・・ゲートドライブ回路、 ２０２・・・信号アンプ回路、 ２０３・・・シーケンスコントロール回路、２０４・・
・ビデオ信号、 ３００．３００ａ・・・プラテンローラ、３０１・・・
原稿、３０２・・・梨地透明導電フィルム、３０３・・
・ＬＥＤ光源、３０４・・・基台、４００・・・ライン
イメージセンサ、 ４０１・・・サーマルヘッド、 ４０２・・・制御／電源回路、４０３・・・フレーム、
４０４・・・感熱紙。

Claims (1)

1. 【特許請求の範囲】 １、アモルファス水素化シリコンを活性層に用いた薄膜
   トランジスタを駆動ＴＦＴとするインバータと、当該イ
   ンバータの出力を次のインバータに伝達するパストラン
   ジスタとにより１段の要素を構成し、当該要素を多段に
   接続してなるシフトレジスタにおいて、 前記１段の駆動ＴＦＴのゲートに補正容量を接続し、当
   該補正容量の他端と前記パストランジスタのゲートとを
   接続し、 前記駆動ＴＦＴのソースと前記補正容量の他端およびパ
   ストランジスタのゲートとに逆極性の信号を印加し、前
   記１段に接続する次段では信号の極性を入れ換えて印加
   する手段を備えたことを特徴とするシフトレジスタ。 ２、アモルファス水素化シリコンを活性層に用いた薄膜
   トランジスタを駆動ＴＦＴとしｎ＾＋−アモルファス水
   素化シリコンを抵抗としたインバータと、当該インバー
   タの出力を次のインバータに伝達するパストランジスタ
   とにより１段の要素を構成し、当該要素を多段に接続し
   てなるシフトレジスタにおいて、 前記１段の駆動ＴＦＴのゲートに補正容量を接続し、当
   該補正容量の他端をクロックφ＿１に接続し、前記駆動
   ＴＦＴのソースをクロックφ＿２に接続し、前記パスト
   ランジスタのゲートを前記クロックφ＿１に接続し、前
   記１段に接続する次段ではクロックφ＿１とφ＿２とを
   入れ換えて接続したことを特徴とするシフトレジスタ。 ３、請求項１または２に記載のシフトレジスタの駆動方
   法において、 ０の信号をハイレベルの入力信号電圧とローレベルの入
   力信号電圧との２クロックサイクルで入力し、１の信号
   をハイレベルの入力信号電圧とハイレベルの入力信号電
   圧との２クロックサイクルで入力することを特徴とする
   シフトレジスタの駆動方法。 ４、請求項１または２に記載のシフトレジスタと、光電
   変換素子と、 当該光電変換素子にそれぞれ接続され前記シフトレジス
   タによりＯＮ−ＯＦＦされる転送スイッチと、 当該転送スイッチにより転送された信号をマトリクス状
   に読み出し外部回路に出力する信号マトリクスと からなるイメージセンサ。 ５、アモルファス水素化シリコン層を有する光電変換素
   子と、当該光電変換素子に接続されアモルファス水素化
   シリコンを活性層に用いた薄膜トランジスタからなる転
   送スイッチとを含むイメージセンサにおいて、 前記転送スイッチの薄膜トランジスタのゲートに正負の
   交番電圧を加えるゲートドライブ回路を備えたことを特
   徴とするイメージセンサ。 ６、請求項１または２に記載のシフトレジスタと、アモ
   ルファス水素化シリコン層を有する光電変換素子と、 アモルファス水素化シリコンを活性層に用いたて形成さ
   れ前記光電変換素子にそれぞれ接続され前記シフトレジ
   スタによりＯＮ・ＯＦＦされる転送スイッチと、 当該転送スイッチにより転送された信号をマトリクス状
   に読み出し外部回路に出力する信号マトリクスと 前記転送スイッチの薄膜トランジスタのゲートに正負の
   交番電圧を加えるゲートドライブ回路と からなるイメージセンサ。 ７、請求項４ないし６のいずれか一項に記載のイメージ
   センサにおいて、 前記光電変換素子が、原稿からの光を受光する読み取り
   素子と光源からの光を直接的に受光する基準素子とから
   なり、 前記読み取り素子の信号を基準素子の信号で補正し光源
   の照度むらを排除した画像信号を得る手段を備えたこと
   を特徴とするイメージセンサ。 ８、請求項４ないし７のいずれか一項に記載のイメージ
   センサを原稿読み取り手段として備えたファクシミリ。 ９、請求項４ないし７のいずれか一項に記載のイメージ
   センサを画像読み取り手段として備えたイメージスキャ
   ナ。