JPH04171769A - 縦型ｍｏｓ―ｆｅｔ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は縦型パワーＭＯ８−ＦＥＴに関するものである
。

〔従来の技術〕

従来技術による縦型ＭＯＳ−ＦＥＴについて、第３図を
参照して説明する。

Ｎ＋型トドレイン１構成している半導体基板の表面にエ
ピタキシャル成長されたＮ型ドレイン２が形成されてい
る。

ゲート酸化膜６とゲート電極５とが形成され、チャネル
を構成するＰ型層３とＮ＋＋ソース４とが形成され、眉
間絶縁膜７を介してソース電極８が形成され、裏面にド
レイン電極１０が形成されている。

第４図の等節回路に示すように、縦型ＭＯ８−ＦＥＴの
ソース−ドレイン間には寄生的にＰＮ接合ダイオードが
あり、ＦＥＴの動作条件では逆バイアスされているが、
直流モータ制御回路など誘導（インダクタンス）負荷の
時に発生する逆起電力により順バイアスされる瞬間があ
る。

〔発明が解決しようとする課題〕

縦型ＭＯＳ−ＦＥＴの破壊の問題について、山峡　浩訳
（Ｅｄｗｉｎ　Ｓ、０ｘｎｅｒ著）のパワーＦＥＴ　（
Ｐｏｗｅｒ　ＦＥＴ５　ａｎｄ　Ｔｈｅｉｒ　Ａｐｐｌ
ｉｃａｔｉｏｎｓ　）　、１９８２、丸善（株）、９３
頁を要約する。

寄生的に形成されているダイオードはＰＮ接合ダイオー
ドなので、縦型ＭＯＳ−ＦＥＴがＯＮからＯＦＦに切り
香った瞬間Ｐ型層に蓄積している少数キャリアの電子か
、再結合やＮ型ドレインへの流出によって放出されるの
に要する逆回復時間（リカバリ）ｔｒｒがμｓｅｃ　（
マイクロ秒）オーダーとなっている。

これは少数キャリアが放出されるまでの間（逆回復時間
の間）、グイオートか逆バイアスされているにもかかわ
らす、ドレイン電流が流れ続けることを意味する。

ところがＭｏ３−ＦＥＴの逆回復時間は、ｎ５ｅｃ（ナ
ノ秒）オーダーとダイオードの逆回復時間より遥かに速
い。

このときタイオードの逆回復時間より早くＭｏ５−ＦＥ
Ｔのスイッチングを行なうと、再び空乏層を形成するの
に一定の時間を要する。

少数キャリアか除かれるまでの間、ダイオードか逆バイ
アスされているにもかかわらず、順方向に電流か流れつ
づけるということである、そのためダイオードによる低
抵抗の電流路が形成されて熱暴走するため、ＰＮ接合に
回復不能な損傷を受けることがある。

本発明の目的は、同一半導体基板内にリカバリの速いシ
ョットキダイオードを内蔵することにより、ＰＮ接合破
壊を防止することにある。

〔課題を解決するだめの手段〕

本発明の縦型ＭＯＳ−ＦＥＴは、半導体基板の表面にソ
ース電極とゲート酸化膜を挟むケート電極とを有し、ソ
ース電極と電気的に接続された金属が前記半導体基板と
接触することにより、ショットキダイオードを形成して
いるものである。

〔作用〕

ドレイン−ソース間にショットキダイオードを形成する
ことにより、リカバリ特性を改善することができる。

つぎに古川　清二部と松材　正清共著の電子デバイス〔
Ｔ〕　（株）昭晃堂１００頁を要約する。

ショットキバリアダイオードは、少数キャリアがほとん
ど電気伝導に寄与しないから、少数キャリアの流れに基
づく効果、特に少数キャリアの蓄積効果はほとんど生じ
ない。

そのなめＰＮ接合タイオードよりも高速スイッチングが
可能になる。

また同一電流を流すのに要する電圧も低い。

〔実施例〕

本発明の第１の実施例について、第１図を参照して説明
する。

シリコンにアンチモンなどＶ族の不純物がドープされた
、比抵抗８〜１８ｍΩ・ｃｍのＮ４型ドレイン１の上に
、リンなどのＮ型不純物がドープされた、比抵抗１〜数
１０Ω・ｃｍのＮ型ドレイン２かエピタキシャル成長さ
れている。

ポリシリコンからなるゲート電極５がゲート酸化膜６を
挟んで形成されている。

ＰＮ接合ダイオードを形成しているＰ型層３がＮ＋＋ソ
ース４を囲んで、ヂャネルを構成している。

酸化シリコン膜または窒化シリコン膜からなる眉間絶縁
膜７を介して、ソース電極８がＮ＋型ソ−ス４とＰ型層
３とでオーミック接触をなし、さらにＮ型ドレイン２と
ショットキ接合タイオート部１１を構成している。

ショットキ接合を形成するなめ、ソース電極８の材質と
しては、Ａ、Ｒ−Ｍｏ、Ｐｔ、Ｔｉなどの金属が用いら
れる。

Ｎ＋型トドレイン１は蒸着法など用いて形成された、金
（Ａｕ）などからなるドレイン電極１０が形成されてい
る。

つぎに本発明の第２の実施例について、第２図を参照し
て説明する。

ここではＰ型層３の一部９ａが深くなっていて、ＰＮ接
合がブレークタウンする電圧以下で空乏層がピンチオフ
するように設計されているなめ、さらに高耐圧化か可能
になる。

〔発明の効果〕

ソース−ドレイン間のＰＮダイオードを形成しているＰ
型層を縮小して、ソース電極金属とＮ型ドレインとでリ
カバリの速いショットキタイオードを構成することによ
り、高速スイッチングに適した縦型ＭＯＳ−ＰＥＴを得
ることができた。

縦型ＭＯＳ−ＦＥＴと同一半導体基板上にショットキダ
イオードか形成されているため、容易に高速スイッチン
グや高周波動作に適した特性を得ることができる。

【図面の簡単な説明】

第１図は本発明の第１の実施例を示す断面図、第２図は
本発明の第２の実施例を示す断面図、第３図は従来技術
による縦型ＭＯＳ−ＦＥＴの断面図、第４図は縦型ＭＯ
Ｓ−ＦＥＴの等節回路図である。 １・・・Ｎ＋型トドレイン２・・・Ｎ型ドレイン、３・
・・Ｐ型層、４・・・Ｎ＋＋ソース、５・・・ゲート電
極、６・・・ゲート酸化膜、７・・・層間絶縁膜、８・
・・ソース電極、９，９ａ・・・ＰＮ接合ダイオード部
、１０・・・ドレイン電極、１１・・・ショットキ接合
ダイオード部。

Claims (1)

【特許請求の範囲】
1. 　半導体基板の表面にソース電極とゲート酸化膜を挟む
   ゲート電極とを有し、裏面にドレイン電極を有する縦型
   ＭＯＳ−ＦＥＴにおいて、前記ソース電極と電気的に接
   続された金属が前記半導体基板とショットキ接合をなし
   て、ショットキダイオードを形成していることを特徴と
   する縦型ＭＯＳ−ＦＥＴ。